CN102369495A - 用于低功率电压基准的方法和电路以及偏置电流发生器 - Google Patents

Abstract

提供了一种用于没有电阻器的PTAT单元的***和方法，其能够以低功率工作，对过程变化具有较差的灵敏度，占据较少的硅面积，并且具有低噪声。此外，提供了一种***和方法，用于通过单位单元的级联来提高基准电压和电流。此外，提供了一种用于PTAT分量的***和方法以对其进行微调，这有利地提供了较少的过程变化性以及较差的温度灵敏度。

Description

用于低功率电压基准的方法和电路以及偏置电流发生器

版权和法律声明

该专利文献的公开内容的一部分包含受版权保护的材料。版权所有者不反对任何人对专利文献或专利公开内容的传真复制，正如其在专利和商标局的专利文件或记录中所表明的一样，但是无论如何保留所有的版权。

技术领域

本发明一般涉及电压基准，并且更特别地，涉及使用带隙电路实现的电压基准。本发明更特别地涉及一种电路和方法，其提供可以被调节和调谐的、与绝对温度成比例的电压(PTAT)。

背景技术

传统的带隙电压基准电路基于添加具有相反的且平衡的温度斜率的两个电压分量。

图1示出了传统的带隙基准的符号表示。其包括电流源110、电阻器120以及二极管130。应理解，二极管表示双极晶体管的基极-发射极结。二极管两端的压降具有大约为-2.2mV/℃的负温度系数TC，并且通常被表示为与绝对温度互补的(CTAT)电压，这是因为电压的输出值随着温度增加而减小。该电压具有根据以下等式1的典型负温度系数：

$V_{\mathrm{be}}\left(T\right)=V_{G0}(1-\frac{T}{T_0})+V_{\mathrm{be}}\left(T_0\right)*\frac{T}{T_0}-\mathrm{\σ}*\frac{\mathrm{KT}}{q}*\ln \left(\frac{T}{T_0}\right)+\frac{\mathrm{KT}}{q}*\ln \left(\frac{\mathrm{Ic}\left(T\right)}{\mathrm{Ic}\left(T_0\right)}\right)$

                                    (等式1)

这里，V_G0是大约为1.2V的、零绝对温度处的外推基极-发射极电压；T是实际温度；T₀是可以为室温(即，T＝300K)的基准温度；V_be(T₀)是可以为大约0.7V的、T₀处的基极-发射极电压；σ是与饱和电流温度指数有关的常数，其是依赖于工艺的并且对于CMOS工艺可以在3至5的范围中；K是波尔兹曼常数，q是电子电荷，I_C(T)和I_C(T₀)分别是实际温度T和T0处的相应集电极电流。

图1中的电流源110期望是与绝对温度成比例的(PTAT)源，以使得电阻器120两端的压降是PTAT电压。随着绝对温度增加，电阻器120两端的压降也增加。通过在电阻器两端反映以不同电流密度工作的双极晶体管的两个正向偏置的基极-发射极结的电压差(ΔV_be)来生成PTAT电流。集电极电流密度的差可以从两个类似的晶体管(即，Q1和12(未示出))来建立，其中，Q1具有单位发射极面积，而Q2具有n倍的单位发射极面积。在以下等式(2)中提供了具有正温度系数的、所得到的ΔV_be：

$\mathrm{\Δ}{V}_{\mathrm{be}}=V_{\mathrm{be}}\left(Q_1\right)-V_{\mathrm{be}}\left(Q_2\right)=\frac{\mathrm{KT}}{q}*\ln \left(n\right)$

                                        (等式2)

在例如低功率应用的一些应用中，电阻器120可以较大甚至支配硅管芯的面积，从而增加了成本。因此，期望具有无电阻器的PTAT电压电路。使用有源器件生成的PTAT电压可能经由偏移、失配以及阈值电压而对过程变化敏感。此外，PTAT电压单元中使用的有源器件可能会对所得到的PTAT电压的总噪声做出贡献。本发明的实施例的一个目标是提供如下无电阻器的PATA单元：其可以以低功率工作，对过程变化具有低敏感度并且具有低噪声。

图2示出了图1的电路的操作。通过组合二极管130的CTAT电压V_CTAT与来自电阻器120两端的压降的PTAT电压V_PTAT，可以在宽温度范围(即，-50℃至125℃)内提供相对恒定的输出电压Vref。对于n从8至50，室温处的该基极-发射极电压差可以是大约50mV至100mV。

为了平衡来自等式1的负温度系数和等式2的正温度系数的电压分量，期望具有对PTAT分量进行微调的能力，以提高对过程变化的免疫性。因此，在本发明的另一实施例中，目标是提供PTAT分量的微调能力。

在本发明的又一实施例中，目标是乘以在不同电流密度处工作的晶体管的ΔVbe分量，以提供对温度变化不敏感的更高基准电压。

附图说明

在附图的图中示出了本发明，附图意为示例性的而非限制性的，并且在附图中，相同的附图标记旨在指的是相同的或相应的部分。

图1示出了已知的带隙电压基准电路。

图2是示出可以如何组合通过图1的电路生成的PTAT电压和CTAT电压以提供基准电压的图。

图3a示出了根据本发明的实施例的无电阻器的PTAT单位单元(unitcell)。

图3b示出了根据本发明的实施例的、具有附加晶体管的堆叠的无电阻器的PTAT单位单元。

图3c示出了根据本发明的实施例的PTAT电压输出与温度的关系。

图3d示出了根据本发明的实施例的电压基准电路的不同分量的噪声贡献的仿真结果。

图4示出了无电阻器的偏置发生器的实施例。

图5示出了电压级联电路的实施例。

图6示出了本发明的另一实施例，其中，通过将PTAT电压与基极-发射极电压分数相加来生成基准电压。

图7示出了根据本发明的实施例的基极-发射极数字分压器。

图8示出了基于级联PTAT电压加上基极-发射极电压的分数的基准电压的实施例。

图9示出了对于根据图7的不同输入节点的不同电压值的仿真结果。

具体实施方式

提供了一种用于没有电阻器的PTAT单元的***和方法，其可以以低功率工作，对过程变化具有较小的灵敏度，占据较小的硅面积并且具有低噪声。在本发明的另一方面，提供了一种用于提高基准电压和电流的***和方法。在本发明的又一方面，提供了一种用于对PTAT分量进行微调的***和方法。

图3a的无电阻器的PTAT单元是本发明的一方面的实施例。电路300包括被布置成提供与绝对温度互补的(CTAT)电压的第一组电路元件。例如，第一组电路元件可以包括通过电流源310供电的晶体管330和340。晶体管330可以是例如NMOS。第二组电路元件被布置成提供与绝对温度成比例的(PTAT)电压或电流。例如，第二组电路元件至少可以包括晶体管350和有源元件360。晶体管350由电流源320来供电。在一个实施例中，有源器件360可以是NMOS。晶体管340和350可以是双极晶体管。

第二组电路元件的晶体管350被配置成使得其发射极面积是第一组电路元件的晶体管340的发射极面积的n倍。因此，如果电流源310和320提供相同的电流，并且可以忽略通过晶体管360的栅极的电流，则晶体管340以n倍于晶体管350的电流密度来工作。在一个实施例中，第一组电路元件的晶体管330提供晶体管340和350的基极电流。此外，晶体管330还可以控制晶体管340的基极-集电极电压，以最小化其厄利效应(Early effect)。晶体管360还具有多种作用。首先，在晶体管350的发射极处，其经由反馈、根据晶体管340和350的集电极电流密度的比率而生成基极-发射极电压差。第二，其限制晶体管350的集电极电压，从而减小晶体管350的厄利效应。晶体管330和360的纵横比(W/L)可以被选择为首先使得晶体管340和晶体管360的基极-集电极电压跟踪彼此，以最小化厄利效应。

以以下等式1提供图3a的晶体管360的漏极处的PTAT电压：

$V_{\mathrm{PTAT}}=\frac{\mathrm{kT}}{q}\ln (n*\frac{I_1}{I_2})$

                                        (等式1)

因此，当电流I1(310)和I2(320)具有类似的温度相关性时，所得到的电压完全是PTAT。例如，如果两个电流I1(310)和I2(320)恒定并且它们跟踪彼此，则晶体管360的漏极处的电压是PTAT。

对于较大的PTAT电压，可以使用堆叠配置。例如，图3b示出了具有堆叠配置的无电阻器电压基准的实施例。对于附加的堆叠晶体管344和346，以以下等式1b提供基极-发射极电压差ΔVbe。

$\mathrm{\Δ}{V}_{\mathrm{be}}=V_{\mathrm{PTAT}}=2*\frac{\mathrm{kT}}{q}\ln (n*\frac{I_1}{I_2})$

                                        (等式1b)

图3a的两个偏置电流310和320或者图3b的两个偏置电流312和322也可以从无电阻器偏置发生器生成。图4示出了无电阻器偏置发生器的示例性实施例，其中，两个双极晶体管450和455的基极-发射极电压差反映在晶体管435两端。在一个实施例中，双极晶体管455具有n倍于双极晶体管450的发射极面积，并且晶体管435是工作在线性区域中的NMOS。晶体管435的偏置栅极电压由两个二极管连接的晶体管(晶体管440和晶体管465)来提供。在一个实施例中，晶体管440是NMOS，并且晶体管465是双极晶体管。晶体管440和465两者均以与晶体管435相同的电流被偏置。因此，晶体管435和440跟踪彼此，并且晶体管435被保持在线性区域中。

在一个实施例中，第一放大器级可以通过双极晶体管455和460以及PMOS 425和430来提供。PMOS 410、415和420的栅极由表示第一级的输出的、晶体管425的漏极来驱动。第二级放大器级通过PMOS 415来提供，PMOS 415向晶体管435提供电流，该电流反映了晶体管450和455的基极-发射极差。

图5示出了根据本发明的实施例的电压级联电路500。例如，如果在室温下期望大于100mV的电压，则图3a或图3b的单位单元300可以如图5的示例所示的那样级联。因此，在该示例中，电路的输出电压是晶体管550到晶体管540的相应基极-发射极电压差的四倍。在这点上，电压级联电路500可以通过包括与电路300或302类似的附加单位单元而得到进一步扩展。电路500的复合基极-发射极电压差的平均效应有利地提供了附加的一致性，并且更少受到来自各个MOSFET的影响。

有利地，图3a的电路300、图3b的电路302以及图5的电路500极少受到由任何MOSFET(例如，NMOS 330和360)引起的噪声和偏移电压的影响。图3c提供了根据电路300的、对NMOS晶体管330和360的偏移电压的PTAT电压敏感度的仿真结果。仿真中所使用的参数包括：I1＝I2＝10μA，并且n＝48。曲线370表示对于NMOS 330和360的零偏移电压的PTAT电压输出与温度的关系。曲线372表示根据电路300的两个PTAT电压的差，第一PTAT电压具有NMOS 330没有偏移电压的配置，而第二PTAT电压具有NMOS 330具有10mV偏移的配置。类似地，曲线374表示两个PTAT电压的差，第一PTAT电压具有NMOS360没有偏移电压的配置，而第二PTAT电压具有NMOS 360具有10mV偏移的配置。如这些曲线所表明的，图3a的NMOS 330和360的较大10mV偏移可以对输出具有小于0.006％的影响。

图3d示出了对于具有相同的上述仿真参数的电路300，在0.1Hz至10Hz谱带中的谱噪声密度及其分量的仿真结果。如所示出的，与晶体管340和350相比，晶体管330和360的噪声贡献可忽略不计。

如图3c和3d所示，单位单元电路300的晶体管360两端的基极-发射极电压差非常一致，并且极少受到来自晶体管330和360的影响。电路300的配置的附加益处包括其设计的简单性。此外，电路配置300消耗很少的功率，并因而与低功率应用兼容。此外，与配置有电阻器的传统带隙基准电路相比，电路300占据较少的硅管芯面积。如之前的讨论中所提供的，电阻器甚至会支配硅管芯面积，尤其是在低功率应用中。在这点上，300的无电阻器配置节省了硅面积。此外，晶体管330和350可以共享阱，并且因而可以非常靠近彼此地放置，从而进一步减小了硅面积。

图6示出了本发明的另一实施例。电路600包括第一组电路元件，该第一组电路元件被布置成提供与绝对温度互补(CTAT)的电压或电流。例如，第一组电路元件可以包括由电流源610供电的晶体管630和640。晶体管630可以是例如NMOS。

第二组电路元件被布置成提供与绝对温度成比例(PTAT)的电压或电流。例如，第二组电路元件至少可以包括晶体管650和有源元件660。晶体管650由电流源620供电。在一个实施例中，有源器件660可以是NMOS或PMOS。晶体管640和650可以是双极晶体管。图6的电路部件610、620、630、640、650和660的配置基本上与图3a的单位单元电路300的配置类似。因此，在电路300的上下文中描述的许多特征在这里也适用。

在图6的示例性实施例中，第一组电路元件的晶体管630提供晶体管640和650的基极电流，控制晶体管640的基极-集电极电压以最小化其厄利效应，并且它还将偏置电流提供到第三组电路元件中。

在图6的示例性实施例中，第三组电路元件可以包括多个电阻。例如，图6示出了电阻672、674、676、678和680。在一个实施例中，电阻672至680可以是工作在线性(或三极管)区域中的NMOS。电阻的数量取决于期望的基极-发射极划分的分辨率(resolution)。第三组电路元件通过一系列电阻672至680来划分CTAT电压输出，以使得节点625处的输出电压是独立于温度的。因此，可以进一步校准CTAT分量，从而有利地提供了更稳定的输出。例如，可以向基极-发射极电压差添加晶体管650的基极-发射极电压的不同分数，以补偿温度依赖性，从而生成更独立于温度且对过程变化更不敏感的基准电压输出625。

在一个实施例中，一串NMOS(即，672、674、676、678和680)可以具有不同的栅源电压。此外，这些NMOS可以经受体效应(bodyeffect)。在这点上，晶体管556的基极-发射极电压可能会不均匀地分布在这串NMOS上。这串NMOS上的压降可以通过调节它们各自的纵横比(W/L)来平衡。

第四组电路元件被布置成提供独立于温度的电流输出695。在一个实施例中，第四组电路元件可以包括放大器670、晶体管624、626和685、电阻690以及输出695。例如，PTAT电压和晶体管660的基极-发射极电压的分数的组合被施加于放大器670的非反相端子。负端子连接到可以是电阻器(或者工作在线性区域中的NMOS)的电阻690。由于在放大器670的正输入和负输入之间存在虚拟零电压差，因此基本上与放大器370的正端子的电压相同的电压被强加于负端子。因此，放大器670的非反相输入处的电压被看作在电阻690两端，从而产生与由电阻690的幅值划分的该电压成比例的电流。放大器670的非反相端子处的电压被配置成具有特定的温度变化以补偿电阻690的温度系数。因此，提供与电阻690的温度系数相反的温度系数的抽头节点(晶体管672至680的发射极)被选择作为到放大器670的非反相端子的输入。在图6的示例性实施例中，晶体管676的源极用作该输入。在一个实施例中，与依赖于大约1.2V的典型带隙电压的传统方法相比，该输入电压可以较低，例如为大约200mV。有利地，使用低输入电压节省了功率并且允许使用较小的电阻690，从而进一步减小了芯片面积。

放大器670的输出驱动晶体管685的栅极，晶体管685可以是NMOS。由于放大器670在晶体管685的栅极处几乎不提供电流，因此从晶体管685的漏极到源极的电流基本上与通过电阻690的电流相同。晶体管624和626被配置为将该电流反映在输出695处的电流镜。因此，在输出695处提供了独立于温度变化的恒定电流。

在一个实施例中，输出625处的基准电压可以通过选择性地使一系列电阻短路而被数字地调整。在这点上，图7提供了数字控制的基极-发射极电压的实施例。图7的电路700可以替换图6的电阻672、674、676、678和680的基极-发射极分压器。在另一实施例中，输出可以在NMOS晶体管750的源极与NMOS晶体管735的漏极之间的相应节点处分接。来自节点D和S的电压被分配在两串(string)上：粗略串和微细串。在一个实施例中，粗略串775可以包括晶体管705、710、715和720。微细串780可以包括晶体管735、740、745和750。在一个实施例中，粗略串775和微细串780的晶体管是NMOS。来自微细串780的NMOS晶体管的各个漏极可以经由数字接口和输入接口D1至Ds而被短路至NMOS750的源极，该数字接口包括NMOS晶体管765和760。因此，用户可以确定确切的比率。节点Ref处的基准电压值对应于节点S处的PTAT电压加上节点S与Ref之间的基极-发射极分数，该基极-发射极分数取决于输入节点D1至Ds。

图8示出了根据本发明的实施例的、具有生成大PTAT的级联PTAT配置的基准电压电路，其中，PTAT输出被一系列电阻划分。在一个实施例中，来自链的最后晶体管(即，双极晶体管856)的基极-发射极电压经由NMOS晶体管872、874、876、878和880被划分，以生成独立于温度的电压。图8的电路800被配置成基本上与图5的级联电路500类似，但是包括与电路600的第三组电路元件基本类似的一系列电阻。因此，分别在电路500和600的上下文中讨论的级联配置以及CTAT电压的分数划分的原理和益处也适用于电路800。在图8的示例中，四个单位单元(每个均基本上与电路300一致)的链可以用于生成四倍于单位单元的PTAT电压的电压。如在图6的上下文中讨论的，在一级(即，最后一级)中，一系列电阻872、874、876、878和880划分双极晶体管856的基极-发射极电压，从而在输出825处提供微调的、独立于温度的电压基准。

图9示出了根据本发明的实施例的、包括电路700的数字调整概念的电路的阻性分压器的不同节点处的电压基准电路的仿真结果。在该示例性实施例中，PTAT电压基于五个单位单元。电路的提供电流仅为50μA，包括10nA的输出电流(类似于图6的输出695)。如进一步关于该示例性实施例，基准电压输出的总提供电流(类似于图8的输出825)近似为150nA。图9示出了在不同发射极输出处选择的不同基准电压图，其表示与不同的输入节点相关的、不同输出电压与温度的关系。例如，曲线可以表示图8的NMOS 872至880的发射极节点处的电压与温度的关系。如图9所示，可以选择不同的电压斜率，其中分辨率取决于基极-发射极分压器(即，图8的电阻872至880)中的晶体管的数量。在一个实施例中，该调谐可以经由金属选择(metal option)来实现。在另一实施例中，可以使用电熔丝(fuse)或激光熔丝。在又一实施例中，可以通过激活适当的MOS门以选择期望的输出来进行调谐。

本领域技术人员将容易地理解，上述概念可以适用于不同的装置和配置。尽管已参照特定示例和实施例描述了本发明，但是应理解，本发明不限于这些示例和实施例。因此，如对本领域技术人员来说明显的是，要求保护的本发明包括对此处描述的具体示例和实施例的变型。例如，可以使用双极晶体管以替代MOS晶体管。此外，可以使用PNP来替代NPN，并且可以使用PMOS来替代NMOS。因此，意为本发明仅按照所附权利要求而受到限制。

Claims (46)

1.一种与绝对温度成比例的PTAT电压电路，被配置成在所述电路的输出处提供电压基准，所述电路包括：

第一组电路元件，所述第一组电路元件被布置成提供与绝对温度互补CTAT的电压或电流；以及

第二组电路元件，所述第二组电路元件被布置成提供与绝对温度成比例PTAT的电压或电流，其中，

所述第二组电路元件包括至少一个双极晶体管和无电阻器的有源元件，所述有源元件具有电阻，以及

所述第一组电路元件包括至少一个双极晶体管，该至少一个双极晶体管以n倍于所述第二组电路元件的至少一个双极晶体管的电流密度工作。

2.根据权利要求1所述的PTAT电压电路，其中，所述第二组电路元件的有源元件限制所述第二组电路元件的至少一个双极晶体管的集电极电压，从而减小所述第二组电路元件的至少一个双极晶体管的厄利电压VA。

3.根据权利要求1所述的PTAT电压电路，其中，所述第一组电路元件包括至少一个MOSFET，所述至少一个MOSFET提供所述第一组电路元件的至少一个双极晶体管的基极电流和所述第二组电路元件的至少一个双极晶体管的基极电流。

4.根据权利要求3所述的PTAT电压电路，其中，所述第一组电路元件的至少一个MOSFET减小所述第一组电路元件的至少一个双极晶体管的厄利电压VA。

5.根据权利要求1所述的PTAT电压电路，其中，所述第一组电路元件和所述第二组电路元件的集电极偏置电流是从无电阻器的偏置发生器生成的。

6.根据权利要求1所述的PTAT电压电路，其中，来自所述第二组电路元件的所述无电阻器的有源元件是MOSFET。

7.根据权利要求6所述的PTAT电压电路，其中，所述输出对来自所述第一组电路元件的至少一个MOSFET和来自所述第二组电路元件的MOSFET引起的噪声和偏移电压不敏感。

8.根据权利要求1所述的PTAT电压电路，还包括第三组电路元件，所述第三组电路元件包括一系列电阻，所述一系列电阻中的每个均具有可以分接的相应输出，所述电阻被布置成划分所述CTAT电压以在所述输出处生成独立于温度的电压基准。

9.根据权利要求8所述的PTAT电压电路，其中，所述一系列电阻包括工作在线性区域或三极管区域中的NMOS。

10.根据权利要求8所述的PTAT电压电路，其中，所述一系列电阻的数量取决于期望的CTAT划分的分辨率。

11.根据权利要求10所述的PTAT电压电路，其中，所述PTAT电压在所述一系列电阻中与温度最无关的电阻的输出处分接。

12.根据权利要求8所述的PTAT电压电路，还包括第四组电路元件，所述第四组电路元件被布置成提供对温度变化不敏感的独立电流输出。

13.根据权利要求12所述的PTAT电压电路，其中，所述第四组电路元件包括放大器和耦合到所述放大器的反相端子的电阻。

14.根据权利要求13所述的PTAT电压电路，其中，所述放大器的非反相端子被配置成具有特定的温度变化，以补偿耦合到所述放大器的反相端子的电阻的温度系数。

15.根据权利要求12所述的PTAT电压电路，其中，所述一系列电阻的输出之一被分接为所述放大器的非反相端子的输入。

16.根据权利要求1所述的PTAT电压电路，其中，通过在所述第一组电路元件中包括至少一个堆叠晶体管以及在所述第二组电路元件中包括至少一个堆叠晶体管来增大所述PTAT电压，其中，所述第一组电路元件的至少一个堆叠晶体管以n倍于所述第二组电路元件的至少一个堆叠晶体管的电流密度工作。

17.一种与绝对温度成比例的PTAT电压电路，被配置成在所述电路的输出处提供电压基准，所述电路包括单位单元的级联，每个单位单元包括：

第一组电路元件，所述第一组电路元件被布置成提供与绝对温度互补的CTAT电压或电流；以及

第二组电路元件，所述第二组电路元件被布置成提供PTAT电压或电流，其中，

所述第二组电路元件包括至少一个双极晶体管和无电阻器的有源元件，所述有源元件具有电阻，以及

所述第一组电路元件包括至少一个双极晶体管，该至少一个双极晶体管以n倍于所述第二组电路元件的至少一个双极晶体管的电流密度工作，并且所述电压基准基本上等于每个单位单元的电压基准乘以单位单元的数量。

18.根据权利要求17所述的PTAT电压电路，其中，在每个单位单元中，所述第二组电路元件的有源元件限制所述第二组电路元件的至少一个双极晶体管的集电极电压，从而减小所述第二组电路元件的至少一个双极晶体管的厄利电压VA。

19.根据权利要求17所述的PTAT电压电路，还包括第三组电路元件，所述第三组电路元件包括一系列电阻，所述一系列电阻中的每个均具有能够分接的相应输出，所述电阻被布置成划分所述CTAT电压以在所述输出处生成独立于温度的电压基准。

20.根据权利要求17所述的PTAT电压电路，其中，在每个单位单元中，通过在所述第一组电路元件中包括至少一个堆叠晶体管以及在所述第二组电路元件中包括至少一个堆叠晶体管来增大所述PTAT电压，其中，所述第一组电路元件的至少一个堆叠晶体管以n倍于所述第二组电路元件的至少一个堆叠晶体管的电流密度工作。

21.一种提供PTAT电压电路的方法，所述电路被配置成在其输出处提供电压基准，所述方法包括：

设置第一组电路元件，所述第一组电路元件被布置成提供与绝对温度互补的CTAT电压或电流；以及

设置第二组电路元件，所述第二组电路元件被布置成提供PTAT电压或电流，其中，

所述第二组电路元件包括至少一个双极晶体管和无电阻器的有源元件，所述有源元件具有电阻，以及

所述第一组电路元件包括至少一个双极晶体管，该至少一个双极晶体管以n倍于所述第二组电路元件的至少一个双极晶体管的电流密度工作。

22.根据权利要求33所述的方法，其中，所述第二组电路元件的有源元件限制所述第二组电路元件的至少一个双极晶体管的集电极电压，从而减小所述第二组电路元件的至少一个双极晶体管的厄利电压VA。

23.根据权利要求33所述的方法，其中，所述第一组电路元件包括至少一个MOSFET，所述至少一个MOSFET提供所述第一组电路元件的至少一个双极晶体管的基极电流和所述第二组电路元件的至少一个双极晶体管的基极电流。

24.根据权利要求35所述的方法，其中，所述第一组电路元件的至少一个MOSFET减小所述第一组电路元件的至少一个双极晶体管的厄利电压VA。

25.根据权利要求33所述的方法，其中，所述第一组电路元件和所述第二组电路元件的集电极偏置电流是从无电阻器的偏置发生器生成的。

26.根据权利要求33所述的方法，其中，来自所述第二组电路元件的所述无电阻器的有源元件是MOSFET。

27.根据权利要求38所述的方法，其中，所述输出对来自所述第一组电路元件的至少一个MOSFET和来自所述第二组电路元件的MOSFET引起的噪声和偏移电压不敏感。

28.根据权利要求33所述的方法，还包括第三组电路元件，所述第三组电路元件包括一系列电阻，所述一系列电阻中的每个均具有能够分接的相应输出，所述电阻被布置成划分所述CTAT电压以在所述输出处生成独立于温度的电压基准。

29.根据权利要求40所述的方法，其中，所述一系列电阻包括工作在线性区域或三极管区域中的NMOS。

30.根据权利要求40所述的方法，其中，所述一系列电阻的数量取决于期望的CTAT划分的分辨率。

31.根据权利要求42所述的方法，其中，所述电压基准在所述一系列电阻中与温度最无关的电阻的输出处分接。

32.根据权利要求40所述的方法，还包括第四组电路元件，所述第四组电路元件被布置成提供对温度变化不敏感的独立电流输出。

33.根据权利要求44所述的方法，其中，所述第四组电路元件包括放大器和耦合到所述放大器的反相端子的电阻。

34.根据权利要求45所述的方法，其中，所述放大器的非反相端子被配置成具有特定的温度变化，以补偿耦合到所述放大器的反相端子的电阻的温度系数。

35.根据权利要求44所述的方法，其中，所述一系列电阻的输出之一被分接作为所述放大器的非反相端子的输入。

36.根据权利要求33所述的方法，其中，通过在所述第一组电路元件中包括至少一个堆叠晶体管以及在所述第二组电路元件中包括至少一个堆叠晶体管来增大所述PTAT电压，其中，所述第一组电路元件的至少一个堆叠晶体管以n倍于所述第二组电路元件的至少一个堆叠晶体管的电流密度工作。

37.一种提供与绝对温度成比例的PTAT电压电路的方法，所述电路被配置成在所述电路的输出处提供电压基准，所述电路包括单位单元的级联，所述方法包括：

为每个单位单元设置第一组电路元件，所述第一组电路元件被布置成提供与绝对温度互补的CTAT电压或电流，

为每个单位单元设置第二组电路元件，所述第二组电路元件被布置成提供PTAT电压或电流，其中，对于每个单位单元，

所述第二组电路元件包括至少一个双极晶体管和无电阻器的有源元件，所述有源元件具有电阻，以及

所述第一组电路元件包括至少一个双极晶体管，该至少一个双极晶体管以n倍于所述第二组电路元件的至少一个双极晶体管的电流密度工作，并且所述电压基准基本上等于每个单位单元的电压基准乘以单位单元的数量。

38.根据权利要求49所述的方法，其中，在每个单位单元中，所述第二组电路元件的有源元件限制所述第二组电路元件的至少一个双极晶体管的集电极电压，从而减小所述第二组电路元件的至少一个双极晶体管的厄利电压VA。

39.根据权利要求49所述的方法，还包括第三组电路元件，所述第三组电路元件包括一系列电阻，所述一系列电阻中的每个均具有能够分接的相应输出，所述电阻被布置成划分所述CTAT电压以在所述输出处生成独立于温度的电压基准。

40.根据权利要求49所述的方法，其中，在每个单位单元中，通过在所述第一组电路元件中包括至少一个堆叠晶体管以及在所述第二组电路元件中包括至少一个堆叠晶体管来增大所述PTAT电压，其中，所述第一组电路元件的至少一个堆叠晶体管以n倍于所述第二组电路元件的至少一个堆叠晶体管的电流密度工作。

41.根据权利要求8所述的PTAT电压电路，其中，所述一系列电阻能够选择性地被短路。

42.根据权利要求41所述的PTAT电压电路，其中，选择性地短路是通过数字调整来执行的。

43.根据权利要求42所述的PTAT电压电路，其中，所述数字调整通过粗略串和微细串。

44.根据权利要求40所述的方法，其中，所述一系列电阻能够选择性地被短路。

45.根据权利要求71所述的方法，其中，选择性地短路是通过数字调整来执行的。

46.根据权利要求72所述的方法，其中，所述数字调整通过粗略串和微细串。

Images