CN102365750B - 具有本征二极管的可切换结 - Google Patents

具有本征二极管的可切换结 Download PDF

Info

Publication number
CN102365750B
CN102365750B CN200980158474.6A CN200980158474A CN102365750B CN 102365750 B CN102365750 B CN 102365750B CN 200980158474 A CN200980158474 A CN 200980158474A CN 102365750 B CN102365750 B CN 102365750B
Authority
CN
China
Prior art keywords
knot
memory resistor
interface
electrode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200980158474.6A
Other languages
English (en)
Other versions
CN102365750A (zh
Inventor
J.杨
D.B.斯特鲁科夫
R.S.威廉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Enterprise Development LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN102365750A publication Critical patent/CN102365750A/zh
Application granted granted Critical
Publication of CN102365750B publication Critical patent/CN102365750B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

具有本征二极管的可切换结（600）包括第一电极（635）和第二电极（640）。第一记忆电阻基体（605）形成具有可编程电导的、与第一电极（635）的电气界面（625）。半导体基体（615）与第一记忆电阻基体（605）电气接触并形成与第二电极（640）的整流二极管界面（630）。

Description

具有本征二极管的可切换结
背景技术
纳米级电子装置预示了许多优点，包括显著减小的特征尺寸和针对自组装和针对其它相对廉价的、非基于光刻的制造方法的潜力。纳米线纵横闩（crossbar）阵列能够用来形成多种电子电路和器件，包括超高密度非易失性存储器。可以在两个纳米线相互重叠的交叉点处的纳米线之间***结元件（junction element）。可以将这些结元件编程以保持两个或更多导电状态。例如，结元件可以具有第一低电阻状态和第二较高电阻状态。可以通过选择性地设置纳米线阵列内的结元件的状态来将数据编码到这些结元件中。增加结元件的稳健性和稳定性能够提供显著的操作和制造优点。
附图说明
附图图示了本文所述原理的各种实施例，并且是本说明书的一部分。所图示的实施例仅仅是示例且不限制权利要求的范围。
图1是根据本文所述原理的一个实施例的纳米线纵横闩架构的一个说明性实施例的透视图。
图2是根据本文所述原理的一个实施例的结合了结元件的纳米线纵横闩架构的等角视图。
图3A和3B是根据本文所述原理的一个实施例的示出通过纵横闩存储器阵列的一部分的电流路径的说明性图。
图4A～4C是根据本文所述原理的一个实施例的说明性可切换结元件的各种操作状态的图。
图5是根据本文所述原理的一个实施例的结合了二氧化钛和钛酸锶层以在一个电极/半导体界面处产生稳定的二极管界面的说明性可切换结元件的图。
图6A和6B是根据本文所述原理的一个实施例的可切换结元件的说明性实施例的图。
遍及各图，同样的附图标记指示类似但未必同样的元件。
具体实施方式
纳米级电子装置预示了许多优点，包括显著减小的特征尺寸和针对自组装和针对其它相对廉价的、非基于光刻的制造方法的潜力。一个特别有前途的纳米级器件是纵横闩架构。对纳米级交叉线器件中的切换的研究先前已报告说这些器件可以被可逆地切换，并且可以具有～103的“开关（on-to-off）”电导比（conductance ratio）。这些器件已被用来构建纵横闩电路并提供用于产生超高密度非易失性存储器的一种有前途的途径。另外，纵横闩架构的多用性适合于产生其它通信和逻辑电路。例如，可以完全由纵横闩开关阵列或由开关和晶体管所构成的混合结构来构建新的逻辑系列。这些器件具有显著地增加CMOS电路的计算效率的潜力。这些纵横闩电路在某些情况下可以替换CMOS电路，并且使得能够在不必进一步缩小晶体管的情况下实现数个数量级的性能改善。
纳米级电子器件的设计和制造提出许多挑战，正在解决这些挑战以改善纳米级电子器件的大规模生产并将这些器件结合到微米级和较大尺度的***、器件和产品中。
在以下说明中，出于解释的目的，阐述了众多具体细节以便提供对本***和方法的透彻理解。然而，对于本领域的技术人员来说显而易见的是可以在没有这些具体细节的情况下实践本设备、***和方法。在说明书中参考“实施例”、“示例”或类似语言意指结合该实施例或示例所描述的特定特征、结构或特性被包括在至少那一个实施例中，但未必在其它实施例中。在本说明书中各种位置上的短语“在一个实施例中”或类似短语的各种实例未必全部涉及相同的实施例。
遍及本说明书，使用了用于电流的流动的常规标志法。具体地，正电荷（“空穴”）的流动方向是从电源的正侧到电源的更负侧。
图1是说明性纳米线纵横闩阵列（100）的等角视图。纵横闩阵列（100）由被第二层近似平行纳米线（106）覆盖的第一层近似平行纳米线（108）构成。第二层（106）中的纳米线在取向上粗略地垂直于第一层（108）中的纳米线，不过层之间的取向角可以改变。这两层纳米线形成栅格或纵横闩，第二层（106）中的每个纳米线覆盖在第一层（108）的纳米线中的所有纳米线上面并在表示两个纳米线之间的最紧密接触的纳米线交叉点处与第一层（108）中的每个纳米线进行紧密接触。
虽然用矩形横截面示出了图3中的单独纳米线（102、104），但是纳米线还可以具有正方形、圆形、椭圆形或更复杂的横截面。纳米线还可以具有许多不同的宽度或直径和纵横比或偏心率。术语“纳米线纵横闩”可以指的是除纳米线之外还具有一层或多层亚微米级导线、微米级导线或具有较大尺度的导线的纵横闩。
可以使用包括常规光刻法以及机械纳米压印技术在内的多种技术来制造这些层。可替换地，可以对纳米线进行化学合成，并且可以作为各层近似平行的纳米线在包括Langmuir-Blodgett过程在内的一个或多个处理步骤中进行沉积。还可以采用用于制造纳米线的其它替换技术，诸如干涉光刻法。可以由金属和半导体物质、由这些类型物质的组合以及由其它类型的物质对许多不同类型的导电和半导电纳米线进行化学合成。可以通过多种不同方法将纳米线纵横闩连接到微米级地址线引线或其它电子引线以便将纳米线结合到电路中。
在纳米线交叉点处，能够制造诸如电阻器之类的纳米级电子组件及其它熟悉的基本电子组件以将两个重叠的纳米线互连。由开关连接的任何两个纳米线被称为“纵横闩结”。
图2示出了显示设置在第一层近似平行纳米线（108）与第二层近似平行纳米线（106）之间的中间层（210）的说明性纳米线纵横闩架构（200）的等角视图。根据一个说明性实施例，中间层（210）可以是介电层。在顶层（106）中的导线与底层（108）中的导线之间的导线交叉点处的中间层中形成了许多结元件（202－208）。这些结元件（202－208）可以执行多种功能，包括提供纳米线之间的可编程切换。出于说明的目的，在图2中仅示出几个结元件（202－208）。如上文所讨论的，在许多器件中可能期望在每个纳米线交叉点处都存在结元件。由于第一层纳米线（108）中的每个导线与第二层纳米线（106）中的每个导线交叉，所以在每个交叉点处放置结元件允许将第一层（108）中的任何纳米线连接到第二层（106）中的任何导线。
根据一个说明性实施例，可以使用纳米线纵横闩架构（200）来形成非易失性存储器阵列。可以使用每个结元件（202－208）来表示数据的一个或多个位。例如，在最简单的情况下，结元件可以具有两个状态：导电状态和不导电状态。导电状态可以表示二进制“1”而不导电状态可以表示二进制“0”，或者反之亦然。可以通过改变结元件的导电状态将二进制数据写入纵横闩架构（200）中。然后可以通过感测结元件（202～208）的状态来检索二进制数据。
以上示例仅仅是纳米线纵横闩架构（200）的一个说明性实施例。可以使用多种其它构造。例如，纵横闩架构（200）可以结合具有两个以上状态的结元件。在另一示例中，可以使用纵横闩架构来形成基于推断逻辑结构和纵横闩的自适应电路，诸如人工神经网络。
图3A是示出说明性纵横闩架构（300）的图。出于说明的目的，仅示出纵横闩架构（300）的一部分，并且将纳米线（302、304、314、316）示为线。纳米线A和B（302、304）在上层纳米线中，而纳米线C和D（314、316）在下层纳米线中。结（306－312）在纳米线的交叉点处连接各个纳米线。
根据一个说明性实施例，可以通过向导线B（304）施加负（或接地）读电压并向导线C（316）施加正电压来读取导线B（304）与导线C（316）之间的结（312）的状态。理想地，如果在施加读电压时电流（324）流过结（312），则读取电路能够确定结（312）处于其导电状态。如果没有电流或弱电流流过结（312），则读取电路能够确定结（312）处于其电阻状态。
然而，如果结（306～310）实际上纯粹是电阻性的（即低电阻是导电状态而高电阻是电阻状态），则许多漏电流还可以穿过其它路径。可以将这些漏电流视为“电噪声”，其使结（312）的期望读取混淆。
图3B示出了穿过导线C（316）与导线B（304）之间的替换路径的漏电流（326）。图3B，漏电流（326）穿过三个结（310、308、306）并出现在线B（304）上。如能够设想的，在比图3B中所图示尺寸大的尺寸的阵列中，各漏电流可以穿过许多替换路径并在其被读取电路感测到时出现在线B（304）上。这些漏电流能够产生相当大量的不期望电流，其使结（312）的状态的期望读取混淆。
图4A－4C是示出可以包括减少串扰的类似二极管性质的可切换结元件（400）的一个说明性实施例的图。根据一个说明性实施例，结元件包括上铂电极（418）和下铂电极（422）。典型地，电极（418、422）是交叉导线，但是这些电极可以是被电连接到交叉导线的分开的元件。结元件（400）的中心部分可以由包含许多移动掺杂剂的记忆电阻基体材料组成。在相对高的编程电压的影响下，使移动掺杂剂移动通过记忆电阻基体，从而改变结的属性。移动掺杂剂在施加下读取电压时仍留在原位，这允许结的状态保持稳定，直至施加另一编程电压。
根据一个说明性实施例，记忆电阻基体可以是二氧化钛（TiO2）基体（420），并且移动掺杂剂（424）可以是二氧化钛基体（420）内的氧空位。氧空位掺杂剂（424）是带正电的，于是将被吸引到负电荷，而被正电荷排斥。因此，通过向上电极（418）施加负编程电压并向底部电极（422）施加正编程电压，能够实现具有足以使掺杂剂（424）向上移动的强度的电场。在纳米线阵列内的其它结内将不存在此强度的电场，这是因为仅存在一个这样的结：在该结处（即结（400）处）连接到上电极和下电极的导线交叉。因此，能够单独地对纳米线阵列内的每个结进行编程。移动掺杂剂（424）向上漂移并紧挨着记忆电阻基体（420）与上电极（418）之间的界面形成掺杂区域（438）。从基体（420）的其余部分去除这些移动掺杂剂产生了未掺杂区域（436）。遍及本说明书和所附权利要求，术语“掺杂区域”和“未掺杂区域”用来指示可能存在于材料中的掺杂剂或其它杂质的相比较的水平。例如，术语“未掺杂”不指示完全不存在杂质或掺杂剂，而是指示与在“掺杂区域”中相比存在显著更少的杂质。 二氧化钛基体（420）是在掺杂区域中展现出显著较高的导电率且在未掺杂区域中展现出较低导电率的半导体。
作为移动掺杂剂（424）在基体的上端处被分组的结果，在上电极（418）与基体（420）之间的界面处产生欧姆界面（426）。上电极（418）的高导电率和掺杂区域（438）的相对高的导电率在界面处在电学属性方面产生相对好的匹配。因此，在这两种材料之间存在平滑的电气过渡。此电气过渡被称为欧姆界面（426）。欧姆界面（426）的特征在于相对高的导电率。在结元件（400）的物理图示的右侧，示出了相应的电气图。欧姆界面（426）被模型化为电阻器R1（430）。如上文所讨论的，由于跨越该界面的低电阻的原因电阻器R1（430）将具有相对低的电阻。
在基体（420）与下电极（422）之间的界面处，导电金属电极（422）直接与氧化钛基体的未掺杂区域（436）相接口。在此界面处，在毗邻材料的导电率及其它属性方面存在大的差异。此界面处的电气性质显著不同于欧姆界面（426）。替代地，下界面形成了类似肖特基（Schottky-like）界面（428）。肖特基界面（428）具有在金属半导体界面处形成的势垒，其具有类似二极管的整流特性。肖特基界面与p-n界面的不同之处在于其在金属中具有小得多的耗尽宽度。在多层薄膜中，界面性质可能不与传统肖特基势垒完全相同。因此，将说明性薄膜之间的各界面描述为“类似肖特基”。 对应的电气元件被模型化为二极管D1（434）。在适度电压下，二极管D1（434）允许电流仅沿着一个方向流动。在图4A中所示的说明性实施例中，二极管D1（434）仅允许电流从下电极（422）流动到上电极（418）。通过将此二极管性质结合到纵横闩阵列中的结元件中的每一个结元件，能够阻挡大部分的串扰电流。
通过返回图3A和3B能够更好地理解此二极管性质的优点。在一个实施例中，结元件（306－312）中的每一个结合了此二极管性质。因此，电流能够从下导线（314、316）流动到上导线（302、304），但是不能沿相反的方向流动。图3A的读取电流未受到阻碍，这是因为电流的流动是从导线C（316）向上至导线B（304）。然而，图3B中所示的漏电流（326）被阻挡，这是因为漏电流尝试向下穿过线A（302）与线D（314）之间的结元件（308）。纳米线阵列内的其它泄漏路径被同样地阻挡，这是因为它们尝试从阵列的上层中的纳米线通过至下层中的纳米线。
然而，当跨越结元件施加较高反向电压时，该二极管性质中止。二极管和类似二极管的界面具有特性反向电压，电流流动的势垒在该特性反向电压下击穿。此特性反向电压被称为介电击穿电压。在超过介电击穿电压之后，界面变成永久性导电的，并且电流能够相对不受阻碍地流过势垒。在一些实施例中，可以替换地通过施加高反向电压来改变该界面，使得其具有非常高的电阻。本说明书和所附权利要求中所使用的术语“击穿电压”指的是在界面处不可逆的化学变化，而不是诸如在雪崩或齐纳二极管中使用的那些可逆击穿机制。介电击穿既可以沿着反向电流方向（如上所述）发生又可以沿着前向方向发生。沿前向方向的介电击穿可以在电场相对小时发生，但是电流和加热大到足以在化学上改变界面。
图4B图示了处于第二状态的可切换结元件（400）。通过适当电压的施加可以使移动掺杂剂（424）移动远离顶部电极（418）。 例如，在移动掺杂剂（424）是氧空位的情况下，向顶部电极（418）施加正电压、向底部电极（422）施加负电压、或者两者的组合能够产生带正电的氧空位朝着基体（420）的中心向下的运动。这产生了上未掺杂区域（446）、中央掺杂区域（448）和下未掺杂区域（450）。上界面于是变成了上类似肖特基界面（452），其是由上未掺杂区域（446）与金属电极（418）之间的直接电气接触产生的。在横截面图的右侧示出了该结的电气模型。上二极管D2（442）和下二极管D1（434）为头对头构造，其防止任何相当大的电流流过结（400）。下二极管D1（434）防止电流的向下流动而上二极管D2（442）防止电流的向上流动。电阻R2（444）表示残余电阻，诸如构成该界面（418）的材料的电阻和界面电阻。
图4B中所图示的结状态为不导电状态。当向结施加读取电压时，将没有相当大量的电流通过该结。因此，通过改变移动掺杂剂（424）的位置，能够改变结（400）的状态。移动掺杂剂（424）基本上保持处于相同的分布，直至施加编程电压，该编程电压产生足以促使移动掺杂剂（424）的运动的电场。
图4C是可切换界面元件（400）的说明性第三状态的图。移动掺杂剂（424）已经移动至基体（420）与电极（422）之间的下界面。这在对下电极（422）的界面处产生大的上未掺杂区域（456）和较小的掺杂区域（458）。在此构造中，下界面变成在电气模型中用电阻器R3（460）来表示的欧姆界面（452）。如上文所讨论的，欧姆界面（452）是低电阻界面且电阻器R3（460）的值将是最小的。在此状态下，电流能够从上电极（418）流动至下电极（422），但是不能沿相反方向行进，直至超过二极管击穿电压或者界面被重新构造为止。
在一些情况下，被施加以引发移动掺杂剂在记忆电阻基体内的运动的编程电压可以接近二极管击穿电压。高编程电压使移动掺杂剂快速地且可重复地移动至期望位置。例如，掺杂剂在记忆电阻基体内的移动率可能是呈指数性地，这取决于施加电压。当施加高编程电压（>1 MV/cm）时，一些掺杂剂物质的掺杂剂运动可能是极其快速且可重复的。因此，使用高编程电压来达到快速的写时间和准确的结状态可能是期望的。然而，如果编程电压在特定界面处接近介电击穿，则这些界面中的一个或多个界面中的类似肖特基势垒可能击穿，这允许电涌通过结和纳米线。由于若干原因这可能是不期望的。首先，电流的过量流动增加了器件的功率消耗。其次，电涌能够在产生热量的结或纳米线中引发加热。此热量可能损坏纳米线阵列内组件中的一个或多个。例如，该热量可能引起导线或基体中的化学变化，这不期望地改变了它们的属性。较高的热量可能促使组件中的一个或多个熔化，产生电气短路。因此，能够针对击穿可切换结元件内的类似二极管的界面的可能性来平衡对较高编程电压的期望。
根据一个说明性实施例，产生结合了两个记忆电阻材料的基体在产生具有较高击穿电压的稳定二极管界面时可能是有利的。这允许使用期望的编程电压和到纵横闩存储器阵列的快速数据写入。
图5是结合了具有较高击穿电阻的本征二极管的可切换结（500）的一个说明性实施例的图。根据一个说明性实施例，在硅衬底（545）上形成结。氧化硅（SiOx）（540）的介电层使该结构与底层硅衬底绝缘。薄钛粘附层（535）促进该结构到氧化硅层（540）的结合。根据一个说明性实施例，钛粘附层（535）可以约为5纳米厚。在粘附层上形成具有约10至500纳米厚度的底部铂电极（530）。如上文所讨论的，铂电极（530）可以是纳米线的一部分。电极材料不限于铂，而是可以是任何数目的导电材料或纳米结构，其能够用适当的所选半导体材料形成稳定的类似肖特基界面。
然后在底部铂电极（530）的顶部上沉积半导电或绝缘材料（为了简单起见称为半导电）。根据一个说明性实施例，半导电材料是具有约2－50纳米厚度的钛酸锶（SrTiO3）（525）。在此实施例中所使用的该形式的钛酸锶具有电容率常数k＝200和约2MV/cm的击穿电压。在钛酸锶层（525）之上，形成具有约2至100纳米厚度的氧化钛层（515）。根据一个说明性实施例，将钛酸锶层（525）和氧化钛层（515）形成为使得在这两种材料之间存在显著的混杂。这形成了不表现出界面性质的混合层（SrTiO3/TiO2）（520）。因此，能够电气地将钛酸锶和氧化钛层模型化为在它们的界面处具有最小电阻。二氧化钛层（515）具有约k＝100的电容率常数和小于2 MV/cm的电气击穿电压。在二氧化钛层（515）的顶部上形成具有约10－500纳米厚度的顶部铂电极（510）。钛酸锶和二氧化钛层的相对垂直位置可能不同于图中所示的那样。例如，钛酸锶可以在二氧化钛记忆电阻层的顶部上。
根据一个说明性实施例，氧化钛层（515）包含诸如氧空位之类的移动掺杂剂。如上文所讨论的，这些移动掺杂剂的运动能够改变氧化钛和欧姆界面与类似肖特基界面之间的顶部电极（510）之间的界面的电气特性。这形成了能够用来改变结元件（500）的导电状态的可切换界面（526）。此可切换界面（526）在电气模型中在右侧被表示为记忆电阻元件M1（546）。如前所述，电阻器R3（544）表示该界面的总静态电阻。钛酸锶（525）与电极（530）之间的界面形成了被表示为二极管D3（534）的稳定的类似肖特基界面（528）。将类似肖特基界面（528）描述为“稳定的”指的是当与可切换界面相比时此界面的显著更高的击穿电压。因此，当施加编程电压时，即使在氧化钛/顶部电极切换界面的任何二极管性质的击穿之后，稳定的类似肖特基界面（528）的二极管性质仍保持完好。
类似肖特基界面（528）的稳定性质提供了若干优点。例如，结元件（500）可以处于导电状态，与图4A中所示的结元件类似。如果期望将结元件（500）重新编程到不导电状态，则在顶部电极（510）上施加正编程电压。稳定的类似肖特基界面（528）防止电流从顶部电极流动到底部电极。这限制了电流通过结（500）的流动。因此，在重新构造结元件（500）时几乎不消耗功率。为了使结（500）返回至其导电状态，可以向底部电极（545）施加正电压。
图6A是结元件（600）的说明性实施例。总的来说，结元件（600）将具有至少两个分开的电极（635、640）。如上文所讨论的，这些电极可以由多种金属或其它导电材料形成。记忆电阻基体（605）邻近于第一电极（635），使得产生可切换界面（625）。半导体层（615）被形成为邻近于第二电极（640），使得产生稳定的类似肖特基界面（630）。稳定的类似肖特基界面（630）具有比可切换界面（625）高的击穿电压。根据一个说明性实施例，记忆电阻基体（605）和半导体层（615）被接合，使得在它们之间不存在显著的界面性质。以示例而不是限制的方式，这可以通过产生过渡层（610）来实现，过渡层（610）通过将这两种材料混合来在它们之间形成渐变过渡。在其它实施例中，可以用替换手段来形成记忆电阻基体（605）与半导体（615）之间的边界，并且其可以表现出也可以不表现出界面性质。
对于一些氧化物对而言，诸如二氧化钛和钛酸锶，在这两种材料之间由于它们类似的带隙和电子亲和性而不存在电势垒。然而，其它氧化物对可能具有非常不同的带隙和电子亲和性。在界面处之间所得到的电势垒能够形成相当于p-n结的部分。此p-n结能够用作二极管以限制不期望的串扰，如上文所讨论的。这可以通过选择具有大的带隙差和大的电子亲和性差异的一对记忆电阻/半导电材料来实现。另外或可替换地，这两种材料在产生p-n结的化学势方面可以具有差异。例如，用受主掺杂的硅和用施主掺杂的硅具有相同的电子亲和性和带隙，但是由于化学势和在界面处得到的电荷转移而仍可以形成p-n结。
图4A－4C和图5中所图示的氧化钛/氧空位记忆电阻基体仅仅是记忆电阻基体的一个说明性实施例。可以使用许多不同类型的基体/掺杂剂组合。下表1列出了可以使用的许多说明性材料和掺杂剂。
表1. 掺杂材料、未掺杂材料和移动掺杂剂的说明性列表
Figure 543774DEST_PATH_IMAGE001
。
在选择基体和掺杂剂组合时可以考虑许多因素。为了成功地构建具有期望整流性质的结元件，可以考虑许多因素，包括：半导体基体的带隙、半导体中的掺杂剂的类型和浓度、电极金属的功函数及其它因素。
同样地，可以有利地将构成半导体层（615）的半导体材料选择为用所选电极材料产生期望的稳定的类似肖特基势垒。根据一个说明性实施例，可以使用电容率和电气击穿电压作为标准来选择半导体/记忆电阻组合。例如，可以使用电容率和电气击穿电压的乘积。为了在半导体与电极之间的界面处形成稳定的类似肖特基二极管，可能期望半导体材料具有比记忆电阻基体高的电容率和高的击穿电压。下图表列出了许多金属氧化物半导体及其相关联的介电常数和击穿电压。
表2. 各种说明性材料的物理参数
。
在右列中列出了针对击穿电压的多重值。这些多重值表示针对相同材料的各个同素异形体的不同击穿电压值。表2仅列出可以在可切换结中使用的可能材料中的几种材料。通过适当地选择具有期望值得称赞特性的材料而可以使用其它材料。
根据一个说明性实施例，记忆电阻基体可以是二氧化钛，其具有k＝95的介电常数（电容率）和约1.0 MV/cm的理论击穿电压。这可以与钛酸锶配对，其具有k＝200的介电常数（电容率）和2.0 MV/cm以上的理论击穿电压。还可以考虑选择半导体材料时的其它因素。例如，可以选择半导体材料，使得其为共享与记忆电阻基体（605）相同的移动掺杂剂物质的记忆电阻材料。例如，如果选择氧化钛作为记忆电阻基体，则可以选择钛酸锶作为半导体材料。氧化钛和钛酸锶两者共享如移动掺杂剂物质的氧空位。另一因素可以包括将半导体材料和记忆电阻基体接合的能力，以使得在这两种材料之间不存在显著的界面性质。例如，可以选择能够被混合以形成过渡层（610）的两种材料。另外或替换地，可以故意选择在它们的带隙和电子亲和性方面具有大的差异的两种材料以在它们之间形成p-n结。此p-n结可以用来减少纵横闩结构内的串扰。
图6B是结合了被故意选择以在结元件内形成p-n结（675）的两种材料的说明性结元件（670）的图。记忆电阻基体（605）和半导体（685）可以在它们的化学势位置方面具有显著差异，这导致p-n结（660）的产生。此p-n结（675）被示为结元件（670）内的p-n二极管（660）。p-n结（675）能够执行与上文所描述的减少纵横闩阵列内串扰的二极管功能类似的二极管功能。
根据一个说明性实施例，可以选择并形成半导体（685），使得其产生与第二电极（640）的欧姆界面（650）或者具有与图6A中所示p-n结的整流方向类似的整流方向的类似肖特基界面（630）。欧姆界面（650）被示为电阻器R4（665）。记忆电阻基体（605）产生在电气模型中用记忆电阻器M2（655）来表示的可切换界面（635）。
总之，被构造为提供记忆电阻性质和稳定的类似肖特基界面这两者的结元件在被结合到纳米线纵横闩阵列中时能够提供若干优点。例如，结元件的构建可以显著不如其它相当器件那么复杂。类似肖特基界面的类似二极管性质减少了漏电流。器件在编程期间的稳定性允许使用更高的编程电压并达到更快的写时间。
前述说明仅仅是为了举例说明和描述所述原理的实施例和示例而呈现的。此说明并不意图是排他性的或把这些原理局限于所公开的任何精确形式。按照以上讲授内容，可以进行许多修改和变化。 

Claims (10)

1.一种具有本征二极管的可切换结（600），其包括：
第一电极（635）；
第二电极（640）；
第一记忆电阻基体（605），其被构造为形成与所述第一电极（635）的电气界面（625），所述电气界面（625）具有可编程电导；以及
与所述第一记忆电阻基体（605）电气接触的半导体基体（615）；
所述半导体基体（615）被构造为形成与所述第二电极（640）的整流二极管界面（630），
其中，所述半导体基体（615）具有下列中的至少一个：比所述第一记忆电阻基体（605）高的电容率和比所述第一记忆电阻基体（605）高的击穿电压。
2.根据权利要求1所述的结，其中，所述第一记忆电阻基体（605）包括第一记忆电阻材料而且所述半导体基体（615）包括第二记忆电阻材料，所述第二记忆电阻材料是与所述第一记忆电阻材料不同的记忆电阻材料。
3.根据权利要求1所述的结，还包括在所述第一记忆电阻基体（605）与所述半导体基体（615）之间的p-n结（675）。
4.根据权利要求1所述的结，还包括在所述第一记忆电阻基体（605）与所述半导体基体（615）之间的过渡层（610）；
所述过渡层（610）包括所述第一记忆电阻基体（605）和所述半导体基体（615）的混合物。
5.根据权利要求1-4中任何一项所述的结，其中，所述半导体基体（615）的电容率和击穿电压的乘积大于所述第一记忆电阻基体（605）的电容率和击穿电压的乘积。
6.根据权利要求1-4中任何一项所述的结，还包括被构造为通过编程电压的施加而移动通过所述第一记忆电阻基体（605）的移动掺杂剂（424）；所述移动掺杂剂分布被构造为限定所述电气界面（625）的可编程电导。
7.根据权利要求1-4中任何一项所述的结，其中，邻近于所述第一电极（635）的所述第一记忆电阻基体（605）内的移动掺杂剂（424）的浓度导致所述电气界面（625）具有导电状态；并且邻近于所述第一电极（635）的所述第一记忆电阻基体（605）内的移动掺杂剂（424）的耗尽导致所述电气界面（625）具有较不导电的状态。
8.根据权利要求1-4中任何一项所述的结，其中，所述可切换结（600）被构造为在纵横闩阵列（200）中的两个纳米线（102，104）之间形成可切换电气连接。
9.根据权利要求1-4中任何一项所述的结，其中，所述第一记忆电阻基体（605）和所述半导体基体（615）与相同的移动掺杂剂物质（424）相容。
10.根据权利要求1-4中任何一项所述的结，其中，所述第一记忆电阻基体（605）包括二氧化钛且所述半导体基体（615）包括钛酸锶。
CN200980158474.6A 2009-03-27 2009-03-27 具有本征二极管的可切换结 Expired - Fee Related CN102365750B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2009/038682 WO2010110803A1 (en) 2009-03-27 2009-03-27 Switchable junction with intrinsic diode

Publications (2)

Publication Number Publication Date
CN102365750A CN102365750A (zh) 2012-02-29
CN102365750B true CN102365750B (zh) 2014-03-12

Family

ID=42781301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980158474.6A Expired - Fee Related CN102365750B (zh) 2009-03-27 2009-03-27 具有本征二极管的可切换结

Country Status (4)

Country Link
US (1) US20120001143A1 (zh)
KR (1) KR20120016044A (zh)
CN (1) CN102365750B (zh)
WO (1) WO2010110803A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648528B (zh) * 2009-06-25 2016-02-17 惠普开发有限公司 具有带有不同开关阈值的本征二极管的可开关结
US8575585B2 (en) * 2009-07-13 2013-11-05 Hewlett-Packard Development Company, L.P. Memristive device
WO2011123115A1 (en) * 2010-03-31 2011-10-06 Hewlett-Packard Development Company, L.P. Nanoscale switching device
KR101537433B1 (ko) * 2011-08-24 2015-07-17 한양대학교 산학협력단 멤리스터 소자 및 이의 제조방법
CN102903845B (zh) 2012-09-10 2015-05-13 北京大学 一种阻变存储器及其制备方法
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
US20180107320A1 (en) * 2015-05-08 2018-04-19 Lg Electronics Inc. Center fascia and controlling method thereof
US9966435B2 (en) * 2015-12-09 2018-05-08 Qualcomm Incorporated Body tied intrinsic FET
KR102485485B1 (ko) * 2016-01-08 2023-01-06 에스케이하이닉스 주식회사 스위칭 소자 및 이를 포함하는 저항 변화 메모리 장치
US10748608B2 (en) 2018-10-12 2020-08-18 At&T Intellectual Property I, L.P. Memristive device and method based on ion migration over one or more nanowires

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030623A (zh) * 2006-02-27 2007-09-05 三星电子株式会社 采用两个氧化物层的非易失性存储器件

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991015033A1 (en) * 1990-03-20 1991-10-03 Fujitsu Limited Electron device having a current channel of dielectric material
US5535156A (en) * 1994-05-05 1996-07-09 California Institute Of Technology Transistorless, multistable current-mode memory cells and memory arrays and methods of reading and writing to the same
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
US7906229B2 (en) * 2007-03-08 2011-03-15 Amit Goyal Semiconductor-based, large-area, flexible, electronic devices
US6809955B2 (en) * 2001-05-07 2004-10-26 Advanced Micro Devices, Inc. Addressable and electrically reversible memory switch
US7012297B2 (en) * 2001-08-30 2006-03-14 Micron Technology, Inc. Scalable flash/NV structures and devices with extended endurance
US20030207097A1 (en) * 2001-12-31 2003-11-06 Memscap Le Parc Technologique Des Fountaines Multilayer structure used especially as a material of high relative permittivity
WO2003081680A1 (fr) * 2002-03-26 2003-10-02 Japan Science And Technology Agency Dispositif a magnetoresistance tunnel, dispositif de jonction de semiconducteurs et dispositif electroluminescent a semiconducteur
US20040175585A1 (en) * 2003-03-05 2004-09-09 Qin Zou Barium strontium titanate containing multilayer structures on metal foils
US6972238B2 (en) * 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
JP2005093358A (ja) * 2003-09-19 2005-04-07 Fuji Photo Film Co Ltd 交流動作エレクトロルミネッセンス素子およびその製造方法
US20060171200A1 (en) * 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7538338B2 (en) * 2004-09-03 2009-05-26 Unity Semiconductor Corporation Memory using variable tunnel barrier widths
US7082052B2 (en) * 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US7060586B2 (en) * 2004-04-30 2006-06-13 Sharp Laboratories Of America, Inc. PCMO thin film with resistance random access memory (RRAM) characteristics
US7271055B2 (en) * 2004-08-19 2007-09-18 Samsung Electronics Co., Ltd. Methods of forming low leakage currents metal-insulator-metal (MIM) capacitors and related MIM capacitors
US7282773B2 (en) * 2004-09-14 2007-10-16 Advanced Micro Devices Inc. Semiconductor device with high-k dielectric layer
KR100657911B1 (ko) * 2004-11-10 2006-12-14 삼성전자주식회사 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
US8193606B2 (en) * 2005-02-28 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory element
US7352029B2 (en) * 2005-04-27 2008-04-01 International Business Machines Corporation Electronically scannable multiplexing device
US20070069241A1 (en) * 2005-07-01 2007-03-29 Matrix Semiconductor, Inc. Memory with high dielectric constant antifuses and method for using at low voltage
US7838133B2 (en) * 2005-09-02 2010-11-23 Springworks, Llc Deposition of perovskite and other compound ceramic films for dielectric applications
US7666526B2 (en) * 2005-11-30 2010-02-23 The Trustees Of The University Of Pennsylvania Non-volatile resistance-switching oxide thin film devices
JP4594878B2 (ja) * 2006-02-23 2010-12-08 シャープ株式会社 可変抵抗素子の抵抗制御方法及び不揮発性半導体記憶装置
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
JP4575320B2 (ja) * 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
TW200737520A (en) * 2006-03-17 2007-10-01 Univ Nat Chiao Tung Gate dielectric structure and an organic thin film transistor based thereon
JP2008028051A (ja) * 2006-07-20 2008-02-07 Elpida Memory Inc ナノラミネート構造誘電膜の形成方法
US8058643B2 (en) * 2006-09-29 2011-11-15 The Board Of Trustees Of The Leland Stanford Junior University Electrochemical memory with internal boundary
US8766224B2 (en) * 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP4524698B2 (ja) * 2006-10-26 2010-08-18 エルピーダメモリ株式会社 容量素子を有する半導体装置及びその製造方法
US7741147B2 (en) * 2006-12-22 2010-06-22 Palo Alto Research Center Incorporated Method of field-controlled diffusion and devices formed thereby
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7892964B2 (en) * 2007-02-14 2011-02-22 Micron Technology, Inc. Vapor deposition methods for forming a metal-containing layer on a substrate
US8058636B2 (en) * 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
TW200839765A (en) * 2007-03-30 2008-10-01 Toshiba Kk Information recording/reproducing device
US8373148B2 (en) * 2007-04-26 2013-02-12 Spansion Llc Memory device with improved performance
JP5627166B2 (ja) * 2007-05-09 2014-11-19 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置の製造方法
JP5422552B2 (ja) * 2007-05-09 2014-02-19 インターモレキュラー， インコーポレイテッド 抵抗性スイッチング不揮発性メモリ要素
US7550337B2 (en) * 2007-06-07 2009-06-23 International Business Machines Corporation Dual gate dielectric SRAM
US7777215B2 (en) * 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
US7742323B2 (en) * 2007-07-26 2010-06-22 Unity Semiconductor Corporation Continuous plane of thin-film materials for a two-terminal cross-point memory
KR20090081153A (ko) * 2008-01-23 2009-07-28 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
US8208284B2 (en) * 2008-03-07 2012-06-26 Unity Semiconductor Corporation Data retention structure for non-volatile memory
US8551809B2 (en) * 2008-05-01 2013-10-08 Intermolecular, Inc. Reduction of forming voltage in semiconductor devices
KR100997843B1 (ko) * 2008-08-29 2010-12-01 주식회사 솔켐 전기방사법에 의해 제조된 고분자 전해질을 포함한 염료감응형 태양전지 소자 및 이의 제조방법
JP4675996B2 (ja) * 2008-09-10 2011-04-27 株式会社東芝 不揮発性半導体記憶装置
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
US7916513B2 (en) * 2008-11-05 2011-03-29 Seagate Technology Llc Non-destructive read back for ferroelectric data storage device
US7897453B2 (en) * 2008-12-16 2011-03-01 Sandisk 3D Llc Dual insulating layer diode with asymmetric interface state and method of fabrication
US8390100B2 (en) * 2008-12-19 2013-03-05 Unity Semiconductor Corporation Conductive oxide electrodes
US8866018B2 (en) * 2009-01-12 2014-10-21 Oak-Mitsui Technologies Llc Passive electrical devices and methods of fabricating passive electrical devices
TW201029155A (en) * 2009-01-21 2010-08-01 Nanya Technology Corp Non-volatile memory cell and fabrication method thereof
CN102648528B (zh) * 2009-06-25 2016-02-17 惠普开发有限公司 具有带有不同开关阈值的本征二极管的可开关结
US20110151617A1 (en) * 2009-12-18 2011-06-23 Unity Semiconductor Corporation Memory and methods of forming the same to enhance scalability of non-volatile two-terminal memory cells

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101030623A (zh) * 2006-02-27 2007-09-05 三星电子株式会社 采用两个氧化物层的非易失性存储器件

Also Published As

Publication number Publication date
WO2010110803A1 (en) 2010-09-30
KR20120016044A (ko) 2012-02-22
US20120001143A1 (en) 2012-01-05
CN102365750A (zh) 2012-02-29

Similar Documents

Publication Publication Date Title
CN102365750B (zh) 具有本征二极管的可切换结
CN102648528B (zh) 具有带有不同开关阈值的本征二极管的可开关结
CN102484129B (zh) 具有本征整流器的忆阻结
US9257485B2 (en) Memory device and apparatus including the same
US8750020B2 (en) Resistive switching for non volatile memory device using an integrated breakdown element
CN101847647B (zh) 非易失性半导体存储装置及其制造方法
CN103003971B (zh) 具有包括击穿层的电阻开关层的存储单元
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
KR101350979B1 (ko) 저항성 메모리 소자 및 그 제조 방법
KR100657958B1 (ko) 직렬 연결 구조의 저항 노드들을 갖는 메모리 소자
CN102484128B (zh) 具有用电压相关电阻器形成的本征二极管的可开关结
CN103890943B (zh) 基于异质结氧化物的忆阻元件
CN102171829A (zh) 多层可重新配置的开关
US9236122B2 (en) Shared-gate vertical-TFT for vertical bit line array
CN109716438A (zh) 用于非易失性存储器设备操作的方法、***和设备
JP2010114422A (ja) 抵抗性メモリ素子及びその製造方法
KR102681261B1 (ko) 저항 변화층을 구비하는 비휘발성 메모리 장치 및 이의 구동 방법
US20120275211A1 (en) Reconfigurable Crossbar Memory Array
JP2011090758A (ja) 不揮発性半導体記憶装置
KR101935608B1 (ko) 가변 저항체 및 이를 이용한 전자 소자들
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170207

Address after: American Texas

Patentee after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT LP

Address before: American Texas

Patentee before: HP Development Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140312

Termination date: 20170327

CF01 Termination of patent right due to non-payment of annual fee