CN102349236B - 电力闩锁 - Google Patents
电力闩锁 Download PDFInfo
- Publication number
- CN102349236B CN102349236B CN201080011361.6A CN201080011361A CN102349236B CN 102349236 B CN102349236 B CN 102349236B CN 201080011361 A CN201080011361 A CN 201080011361A CN 102349236 B CN102349236 B CN 102349236B
- Authority
- CN
- China
- Prior art keywords
- inverter
- power supply
- transistor
- transistorized
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
本发明描述了一种把两个电源中的较高电压(或较低电压)自动、无缝的连接到输出端的电路。该电路在两个电源处于大致相同的电压电平时不会导致二极管电压降落,并且未使用的电压不会消耗待机电流。采用了交叉耦合的晶体管和交叉耦合的反相器。
Description
技术领域
本发明涉及在两个电源之间进行选择,特别涉及在不使用待机电流时选择更高(或更低)电压的电源并且不引起附加的电压降落。
背景技术
电子***经常需要备用电源,其中当主***电压故障时,备用电源被自动地、无缝地接通,以为***供电。
存在这样的现有技术示例,其中有人已经开发了自动选择电路,该自动选择电路将选择两个电源中的电压较高者。当备用电源是电池电源时,现有技术的选择电路的一个问题在于,在电池被接通之前经常存在从电池消耗的电流,这将缩短电池寿命。
当两个电源电压位于用来把一个电源连接到输出端的开关晶体管器件(通常为金属半导体氧化物(MOS)器件)的阈值电压Vt之内时,其它现有技术的***具有各种限制。当出现这种情况时,所有晶体管都不导通。通常,采用二极管电压降落来维持输出端处的电压,使其等于较高电压减去二极管电压降落。
此外,两个电源之间的差为导通的MOS晶体管的栅极与源极之间的电压Vgs。随着两个电源的电压变得更加接近,导通的MOS晶体管的Vgs变得临界,没有完全导通,并且输出电压由此降低。
图1例示了现有技术的交叉耦合MOS晶体管电路,其把两个电源V1和V2中的较高者连接到Vout。这里V1为+3.6V,V2为+1.8V。M1的Vgs为1.8V,如果其超过M1的阈值,则M1导通并且M2截止。Vout将为大约+3.6V。如果V1充分降低使得M2的Vgs导通M2,则V2(+1.8V)将经由M2连接到Vout。这里M1将会截止。
当M1和M2都处于+1.8V的情况下,M1和M2的Vgs均未达到,M1和M2都截止。在一些应用中,可以构造M1和M2,使得它们的N阱连接到它们的源极,由此产生被示做D1和D2的“体二极管”。在其它实施例中,可以使用外部二极管。随着体二极管的存在,Vout将比V1和V2中的较高者低一个二极管电压降落。如果V1和V2都处于大约+1.8V,则Vout将大约为+1.1V。
这里“连接”被宽泛地定义为包括被“连接”的点之间的基本上无源的部件。
在其它***中,自动选择电源中的电压较低者来为***供电是方便的。由于使用多个不同的集成电路技术,能够在一个***中使用多个不同的电源。在这种***中,自动选择电源中的电压较低者是方便的。这种选择可以应用在***的功率消耗减小的情况,例如当***处于休眠或其它这种低功率状态。
Khan等人的美国专利US7,298,181B2描述了一种输出两个电源电压中的较高者的电路。比较器接收两个电源并且输出一个信号,该信号经由反相器导通一个MOS晶体管并且使另一个MOS晶体管截止,从而把较高的电压连接到输出端。该比较器由两个电源供电并且总是消耗电流。
本发明要解决现有技术中的一些限制。
发明内容
本发明提供了一种选择两个电源中的电压较高者或电压较低者的电路,其中未被选择的电源不消耗待机电流。当两个电源接近同一个电压时,MOS晶体管中的一个完全导通,从而向输出端提供完全的电源电压。
在一个实施例中,本发明提供附加的反相器,该反相器即使在两个电源输出相同电压时也能完全导通两个MOS晶体管中的一个。在一个实施例中,驱动输出电压的晶体管将具有可能的最大的Vgs电压。也就是说,即使在两个电源处于同一输出电压或其附近时,该晶体管也能完全导通(与现有技术相比)。
例示性地,交叉耦合的反相器(一个反相器由一个电源供电,另一个反相器由另一个电源供电)驱动输出晶体管。交叉耦合的反相器将向输出晶体管之一提供最大的导通电压,而使用可能的最大截止电压来使另一个晶体管保持截止。即使在两个电源处于同一电压时,反相器的这种操作能够经由导通的晶体管输出完全的电源。不存在现有技术中那样的体二极管电压降落。
本领域技术人员应当理解,虽然下面的具体实施方式将参照例示的实施例、附图、及使用方法进行描述,但是本发明不限于这些实施例和使用方法。本发明具有较宽的范围并且仅由所附的权利要求来进行限定。
附图说明
本发明下面的描述将参照附图,其中:
图1是选择两个电压源中的较高电压源的现有技术的示意图;
图2是实现本发明的示意图;
图3A是例示图1的现有技术电路的操作的图;以及
图3B是本发明的实施例的操作的图。
具体实施方式
图2包括与图1的M1和M2类似的交叉耦合的MOS晶体管M3和M4,但是N阱(未示出)连接到晶体管M3和M4的漏极(而不是源极),由此使“体二极管”失效。图2还添加了反相器INV1和INV2以及晶体管M5和M6。
在所示的电路中,V1为+3.6V,V2为+1.8V。M3导通,M4截止。A点为+3.6V,B点经由INV1接地。接地的B点驱动M5完全导通,从而向Vout提供+3.6V。注意,INV1由+1.8V供电,INV2由+3.6V供电,但是B点仍然被驱动为接地。
如果V1降落到+1.8V(在此情况下图1中的M1和M2都截止),则M3和M4都将截止,但是INV1和INV2形成交叉耦合的反相器,这两个反相器都由+1.8V和地供电,它们将彼此闩锁并且维持晶体管M5导通,从而+1.8V被提供给Vout。如果V1继续降低,M4将导通并且复位反相器闩锁。在M4导通的情况下,B点升高,A点降低,从而导通M6。来自V2的+1.8V将通过M6提供给Vout。
通过改变M5、M6、INV1和INV2与其它电源的源极接触,两个电源V1和V2中的电压较低的电源将被呈现给Vout。
图3A和图3B示出了当V1从+3.8V扫到+1.8V然后返回+3.8V的两条迹线。图3A例示了图1的现有技术电路的V1和Vout。在C点,随着M1开始截止,Vout开始从V1分叉,当V1在+1.8V时,Vout是完全的二极管电压降落,处于更低的D点。将其与图3B的迹线相比。注意,随着V1扫描到+1.8V,Vout与V1保持一致,不存在额外的二极管电压降落。
虽然没有直接示出,也可以双极和混合式晶体管来替代此处所示的MOS晶体管。控制以及其它电压电平将发生改变,但是结构和结果是类似的。对于这些其它晶体管类型,MOS栅极变成基极、漏极变成集电极,源极变成发射极。
应当理解,上述实施例作为例子给出,并且能够进行许多改变和替换。因此,本发明应该被视作范围更加广泛,并且仅由所附的权利要求来限定。
Claims (4)
1.一种把两个电源中的较高电压连接到输出端电压的电路,该电路包括:
第一晶体管,所述第一晶体管的源极连接到第一电源,所述第一晶体管的栅极连接到第二电源;
第二晶体管,所述第二晶体管的源极连接到第二电源,所述第二晶体管的栅极连接到第一电源;
交叉耦合的第一反相器和第二反相器,所述第一反相器的输入端连接到第一晶体管的漏极,所述第二反相器的输入端连接到第二晶体管的漏极;第一反相器由第二电源供电,第二反相器由第一电源供电;第一反相器的输入端连接到第二反相器的输出端,第二反相器的输入端连接到第一反相器的输出端;
第三晶体管,所述第三晶体管的栅极连接到第二晶体管的漏极,第三晶体管的源极连接到第一电源,第三晶体管的漏极连接到输出端电压;以及
第四晶体管,第四晶体管的栅极连接到第一晶体管的漏极,第四晶体管的源极连接到第二电源,第四晶体管的漏极连接到输出端电压。
2.根据权利要求1所述的电路,其中把第三晶体管的电源连接和第四晶体管的电源连接进行交换,把第一反相器的电源连接和第二反相器的电源连接进行交换,其中所述电路在进行交换后输出两个电源中的较低电压,而不是较高电压。
3.一种用于把两个电源中的电压较高的电源连接到输出端电压的方法,该方法包括:
把第一晶体管的源极连接到第一电源,把第一晶体管的栅极连接到第二电源;
把第二晶体管的源极连接到第二电源,把第二晶体管的栅极连接到第一电源;
把第一反相器和第二反相器交叉耦合,第一反相器的输入端连接到第一晶体管的漏极,第二反相器的输入端连接到第二晶体管的漏极;第一反相器由第二电源供电,第二反相器由第一电源供电;第一反相器的输入端连接到第二反相器的输出端,第二反相器的输入端连接到第一反相器的输出端;
把第三晶体管的栅极连接到第二晶体管的漏极,把第三晶体管的源极连接到第一电源,把第三晶体管的漏极连接到输出端电压;以及
把第四晶体管的栅极连接到第一晶体管的漏极,把第四晶体管的源极连接到第二电源,把第四晶体管的漏极连接到输出端电压。
4.根据权利要求3所述的方法,把第三晶体管的电源连接与第四晶体管的电源连接进行交换,把第一反相器的电源连接和第二反相器的电源连接进行交换,其中电路在进行交换后输出两个电源中的较低电压,而不是较高电压。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/403,490 US7893566B2 (en) | 2009-03-13 | 2009-03-13 | Power latch |
US12/403,490 | 2009-03-13 | ||
PCT/US2010/000655 WO2010104556A2 (en) | 2009-03-13 | 2010-03-04 | Power latch |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102349236A CN102349236A (zh) | 2012-02-08 |
CN102349236B true CN102349236B (zh) | 2014-08-06 |
Family
ID=42728988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080011361.6A Expired - Fee Related CN102349236B (zh) | 2009-03-13 | 2010-03-04 | 电力闩锁 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7893566B2 (zh) |
KR (1) | KR20110136854A (zh) |
CN (1) | CN102349236B (zh) |
TW (1) | TW201117558A (zh) |
WO (1) | WO2010104556A2 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102038041B1 (ko) | 2012-08-31 | 2019-11-26 | 에스케이하이닉스 주식회사 | 전원 선택 회로 |
US8947156B2 (en) * | 2012-11-09 | 2015-02-03 | Fairchild Semiconductor Corporation | High-voltage bulk driver using bypass circuit |
US8901991B2 (en) * | 2013-03-21 | 2014-12-02 | Freescale Semiconductor, Inc. | Power monitoring circuitry |
US9647456B2 (en) * | 2014-03-13 | 2017-05-09 | Nxp B.V. | Power management circuit and a method for operating a power management circuit |
US9306552B1 (en) * | 2014-09-08 | 2016-04-05 | Linear Technology Corporation | High voltage maximum voltage selector circuit with no quiescent current |
CN106656164A (zh) * | 2016-11-16 | 2017-05-10 | 上海艾为电子技术股份有限公司 | 一种高电平选择电路和电子*** |
CN107681768A (zh) * | 2017-11-01 | 2018-02-09 | 浙江工业大学 | 一种易于集成的高电源选择电路 |
US10642294B1 (en) * | 2018-12-19 | 2020-05-05 | Nxp B.V. | Voltage select circuit |
US10826489B1 (en) * | 2019-06-06 | 2020-11-03 | Marvell Asia Pte, Ltd. | Selection circuit |
CN112366679B (zh) * | 2020-11-19 | 2022-11-29 | 深圳市永联科技股份有限公司 | 一种无线通信模块供电控制电路及方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4797584A (en) * | 1986-02-18 | 1989-01-10 | Sgs Microelettronica S.P.A. | Power-on reset circuit for MOS logic devices |
US5311070A (en) * | 1992-06-26 | 1994-05-10 | Harris Corporation | Seu-immune latch for gate array, standard cell, and other asic applications |
WO1994029963A1 (en) * | 1993-06-07 | 1994-12-22 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
KR20020019174A (ko) * | 2000-09-05 | 2002-03-12 | 윤종용 | 래치 구조를 갖는 반도체 메모리 장치 내의 결함 셀스크린 회로 |
CN1691509A (zh) * | 2004-04-28 | 2005-11-02 | 精工爱普生株式会社 | 差分电流型相位/频率检测器电路 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4812672A (en) * | 1987-10-01 | 1989-03-14 | Northern Telecom Limited | Selective connection of power supplies |
JPH08289483A (ja) * | 1995-04-18 | 1996-11-01 | Rohm Co Ltd | 電源回路 |
US5945816A (en) * | 1998-04-21 | 1999-08-31 | Alcatel Network Systems, Inc. | Self-biased power isolator system |
US6285091B1 (en) * | 1999-05-10 | 2001-09-04 | California Micro Devices Corporation | Voltage source switching circuit at reduced voltage drop levels |
US6462434B1 (en) * | 2000-12-15 | 2002-10-08 | Hewlett-Packard Company | Power supply isolation circuit and method |
US20040217653A1 (en) * | 2003-04-29 | 2004-11-04 | Neidorff Robert Alan | Supply selection circuit with programmable hysteresis |
CN100358217C (zh) * | 2003-12-11 | 2007-12-26 | 上海贝尔阿尔卡特股份有限公司 | 一种低压电源主从供电方式的切换电路 |
US7298181B2 (en) * | 2005-12-06 | 2007-11-20 | Pulsecore Semiconductor Corp. | Highest supply selection circuit |
US20070176666A1 (en) * | 2006-01-30 | 2007-08-02 | Broadcom Corporation | Level translator for adapting a signal to a voltage level |
-
2009
- 2009-03-13 US US12/403,490 patent/US7893566B2/en active Active
-
2010
- 2010-03-04 CN CN201080011361.6A patent/CN102349236B/zh not_active Expired - Fee Related
- 2010-03-04 KR KR1020117023969A patent/KR20110136854A/ko not_active Application Discontinuation
- 2010-03-04 WO PCT/US2010/000655 patent/WO2010104556A2/en active Application Filing
- 2010-03-10 TW TW99106950A patent/TW201117558A/zh unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4797584A (en) * | 1986-02-18 | 1989-01-10 | Sgs Microelettronica S.P.A. | Power-on reset circuit for MOS logic devices |
US5311070A (en) * | 1992-06-26 | 1994-05-10 | Harris Corporation | Seu-immune latch for gate array, standard cell, and other asic applications |
WO1994029963A1 (en) * | 1993-06-07 | 1994-12-22 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
KR20020019174A (ko) * | 2000-09-05 | 2002-03-12 | 윤종용 | 래치 구조를 갖는 반도체 메모리 장치 내의 결함 셀스크린 회로 |
CN1691509A (zh) * | 2004-04-28 | 2005-11-02 | 精工爱普生株式会社 | 差分电流型相位/频率检测器电路 |
Also Published As
Publication number | Publication date |
---|---|
TW201117558A (en) | 2011-05-16 |
US20100231051A1 (en) | 2010-09-16 |
WO2010104556A3 (en) | 2010-12-29 |
CN102349236A (zh) | 2012-02-08 |
KR20110136854A (ko) | 2011-12-21 |
US7893566B2 (en) | 2011-02-22 |
WO2010104556A2 (en) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102349236B (zh) | 电力闩锁 | |
JP6135333B2 (ja) | 電源切替回路、電子機器および電源切替回路の制御方法 | |
CN100586021C (zh) | 缓冲器电路和集成电路 | |
US9720434B2 (en) | Power gating in an electronic device | |
CN102594100B (zh) | 用于驱动开关晶体管的***和方法 | |
CN100481693C (zh) | 用于上电复位和欠压锁定方案的***与方法 | |
EP0676865B1 (en) | Low-power-dissipation CMOS circuits | |
KR20080026586A (ko) | 강압형 스위칭 레귤레이터, 그 제어 회로, 및 그것을이용한 전자기기 | |
US20170310159A1 (en) | Supply-switching system | |
CN107888179B (zh) | 半导体装置 | |
US20170338811A1 (en) | High voltage power system with enable control | |
CN101604549B (zh) | 电路及运行电路的方法 | |
CN109194126B (zh) | 一种电源切换电路 | |
CN103699175A (zh) | 主板 | |
JP5902136B2 (ja) | 電池監視装置および電池監視システム | |
US8742829B2 (en) | Low leakage digital buffer using bootstrap inter-stage | |
CN209948734U (zh) | 自动负载检测电路 | |
WO2005094517A2 (en) | Leakage current reduction method | |
CN113054966B (zh) | 低功耗状态控制电路 | |
CN113885644B (zh) | 用于ldo防倒灌的衬底切换电路 | |
CN102638254B (zh) | 低泄漏功率检测器件、***和方法 | |
CN210693552U (zh) | 一种双电源切换电路 | |
US7345524B2 (en) | Integrated circuit with low power consumption and high operation speed | |
CN102957126B (zh) | 高压元件电路及其电压过低锁定电路 | |
CN218332520U (zh) | 一种电源电压控制电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140806 Termination date: 20150304 |
|
EXPY | Termination of patent right or utility model |