CN102318072B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN102318072B
CN102318072B CN201080008205.4A CN201080008205A CN102318072B CN 102318072 B CN102318072 B CN 102318072B CN 201080008205 A CN201080008205 A CN 201080008205A CN 102318072 B CN102318072 B CN 102318072B
Authority
CN
China
Prior art keywords
district
region
diode
current
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080008205.4A
Other languages
English (en)
Other versions
CN102318072A (zh
Inventor
添野明高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN102318072A publication Critical patent/CN102318072A/zh
Application granted granted Critical
Publication of CN102318072B publication Critical patent/CN102318072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种具有在同一个半导体衬底中的IGBT元件区和二极管元件区的反向导电型半导体器件。电流检测区与所述IGBT元件区相邻布置，并且所述IGBT元件区的集电极区延伸以与电流检测区的集电极区连接。能够抑制由IGBT和二极管之间的界线部分所引起的IGBT检测电流中的不稳定性。以相同的方式，电流检测区与所述二极管元件区相邻布置，并且二极管元件区的阴极区延伸以与所述电流检测区的阴极区连接。能够抑制由IGBT和二极管之间的界线部分所引起的二极管检测电流中的不稳定性。

Description

半导体器件
技术领域
本发明涉及这样一种半导体器件：其中绝缘栅型双极晶体管(IGBT)元件区和二极管元件区二者形成在同一个半导体衬底中。
背景技术
为了免受由于过度施加的电流等造成的损坏的目的，半导体器件设置有电流检测区来检测流过半导体器件的电流。公开号为H7-245394的日本专利申请公开了一种半导体器件，该半导体器件具有其中形成有IGBT的主活跃区(主单元区)、以及用于检测流过主活跃区的电流的电流检测区(检测器单元区)，其中主活跃区和电流检测区设置在同一个半导体衬底中。与主活跃区上的IGBT相同的IGBT形成在电流检测区中，并且电流检测区与主活跃区间隔开100μm以上。在这种构造中，防止了在电流检测区和主活跃区之间的界线区处的载流子干扰，并且流过主活跃区的主电流和所检测到的流过电流检测区的电流之间的电流比率保持为基本恒定。
发明内容
借助于IGBT元件区和二极管元件区形成在相同的半导体衬底中的反向导电型半导体器件，第二导电型集电极区、第一导电型漂移区和第二导电型主体区依次层叠在所述IGBT元件区中，并且第一导电型阴极区、第一导电型漂移区和第二导电型主体区依次层叠在所述二极管元件区中。借助于这种类型的半导体器件，在电流检测区也设置在同一个半导体衬底中的情况下，如果与IGBT元件区中的IGBT相同的IGBT形成在电流检测区中，则IGBT检测电流流过其中，从而能够检测到流过IGBT元件区的IGBT主电流。如果与二极管元件区中的二极管相同的二极管形成在电流检测区中，则二极管检测电流流过其中，从而能够检测到流过二极管元件区的二极管主电流。
本发明人发现，借助于这种类型的半导体器件，流过IGBT的电流(IGBT主电流)和流过二极管的电流(二极管主电流)在IGBT和二极管之间的界线部分(即，在集电极区和阴极区之间的界线周围的区域)中变得不稳定。换句话说，流过IGBT的电流将受到相邻的二极管的影响，而流过二极管的电流将受到相邻的IGBT的影响。由于IGBT和二极管之间的界线部分的尺寸相对于主活跃区的尺寸相对较小，即使主活跃区中在IGBT和二极管之间存在界线部分，对IGBT主电流和二极管主电流的影响也很小。
然而，由于电流检测区与主活跃区相比明显地很小，因此电流检测区更有可能受到在IGBT和二极管之间的界线部分处不稳定的IGBT电流和二极管电流的影响。借助于其IGBT元件区和二极管元件区形成在同一个半导体衬底中的反向导电型半导体器件，必须经由仔细的考虑后设计电流检测区的位置和尺寸，以便减小IGBT和二极管之间的界线部分的影响。
在此公开了一种半导体器件，所述半导体器件包括IGBT元件区、二极管元件区和第一电流检测区，所述第一电流检测区至少能够检测流过所述IGBT元件区的IGBT电流(IGBT主电流)。所述IGBT元件区、所述二极管元件区和所述第一电流检测区形成在同一个半导体衬底中。第二导电型集电极区、第一导电型漂移区和第二导电型主体区依次层叠在所述IGBT元件区中。第二导电型集电极区、第一导电型漂移区和第二导电型主体区依次层叠在所述第一电流检测区的至少一部分中。第一导电型阴极区、第一导电型漂移区、和第二导电型主体区依次层叠在所述二极管元件区中。所述第一电流检测区与所述IGBT元件区相邻布置，并且所述IGBT元件区的所述集电极区延伸以与所述第一电流检测区的所述集电极区连接。
借助于这种半导体器件，相邻于所述IGBT元件区(即，所述IGBT主电流流过的区)而布置至少能够检测所述IGBT主电流的所述第一电流检测区，并且所述IGBT元件区的集电极区延伸以与所述第一电流检测区的所述集电极区连接。换句话说，所述IGBT元件区的所述集电极区朝向所述第一电流检测区延续，而且在所述第一电流检测区的至少一部分的下部延伸。在该构造中，不具有所述IGBT和二极管之间的界线部分的区将布置在所述IGBT元件区和所述第一电流检测区之间。结果，能够抑制流过所述第一电流检测区的IGBT检测电流的不稳定性，并且能够稳定所述IGBT主电流和所述IGBT检测电流之间的比率。从而，能够提高对所述IGBT电流的检测精度。
借助于该半导体器件，能够检测流过所述二极管元件区的二极管电流(二极管主电流)的第二电流检测区也可以形成在所述半导体衬底中。第一导电型阴极区、第一导电型漂移区和第二导电型主体区依次层叠在所述第二电流检测区中。另外，所述第二电流检测区优选与所述二极管元件区相邻布置，并且优选所述二极管元件区的所述阴极区延伸以与所述第二电流检测区的所述阴极区连接。
根据该构造，不具有所述IGBT和二极管之间的界线部分的区将布置在所述二极管元件区(即，所述二极管主电流流过的区)和所述第二电流检测区之间。结果，能够抑制流过所述第二电流检测区的二极管检测电流的不稳定性，并且能够稳定所述二极管主电流和所述二极管检测电流之间的比率。因此，能够提高对所述二极管电流的检测精度。
借助于这种半导体器件，所述第二电流检测区可以与所述第一电流检测区相邻布置。
在所述反向导电型半导体器件中，所述IGBT电流和所述二极管电流不同时流动。因此，如果所述第一电流检测区和所述第二电流检测区彼此互相相邻，则即使所述第一电流检测区和所述第二电流检测区与单表面电极(例如，电极极板)相接触也能够为前述电流获得各自的检测电流。据此，能够简化检测部分的配线。
如果所述第二电流检测区与所述第一电流检测区相邻布置，则不活跃区可以进一步形成在所述第一电流检测区和所述第二电流检测区之间。
此外，所述第一电流检测区的所述集电极区和所述第二电流检测区的所述阴极区可以分别延伸至所述不活跃区。
由于存在不允许向所述第一电流检测区和所述第二电流检测区的界线部分导电的所述不活跃区，因此不稳定的IGBT电流和二极管电流将不流入所述第一电流检测区和所述第二电流检测区。由此，能够使得主电流和检测电流之间的比率基本恒定，并且能够以更高度的精度进行电流检测。
即使在除了所述IGBT主电流之外的所述二极管主电流要由所述第一电流检测区检测的情况下，在此所公开的技术也是有效的。在该情况下，第一导电型阴极区、第一导电型漂移区和第二导电型主体区依次层叠在所述第一电流检测区的不形成集电极区的一部分中。另外，所述第一电流检测区优选地与所述二极管元件区相邻布置，并且优选地所述二极管元件区的所述阴极区延伸以与所述第一电流检测区的所述阴极区连接。
根据上文所述的构造，除了所述IGBT电流之外，通过利用所述第一电流检测区也能以良好的精度检测所述二极管电流。与使用两个电流检测区来检测所述IGBT电流和所述二极管电流时相比，能够减少所述电流检测区所占据的空间。
当只有能够检测所述二极管电流的所述二极管电流检测区形成在半导体衬底中时，在此所公开的技术也是有效的。在该情况下，与所述二极管元件区类似，所述第一导电型阴极区、所述第一导电型漂移区和所述第二导电型主体区依次层叠在所述二极管电流检测区中。此外，所述二极管电流检测区与所述二极管元件区相邻布置，并且所述二极管元件区的所述阴极区延伸以与所述二极管电流检测区的所述阴极区连接。由此，能够提高对所述二极管电流的检测精度。
附图说明
图1示出了实施例1的半导体器件的示意性平面图。
图2示出了沿着图1的线II-II的示意性截面图。
图3示出了实施例2的半导体器件的示意性平面图。
图4示出了沿着图3的线IV-IV的示意性截面图。
图5示出了实施例3的半导体器件的示意性平面图。
图6示出了沿着图5的线VI-VI的示意性截面图。
图7示出了变型的半导体器件的示意性平面图。
图8示出了沿着图7的线VIII-VIII的示意性截面图。
图9示出了另一变型的半导体器件的示意性平面图。
图10示出了沿着图9的线X-X的示意性截面图。
具体实施方式
(实施例1)
将参考附图说明本教导的实施例1。图1为半导体器件100的示意性平面图，其示出了主活跃区和电流检测区之间的界线部分周围的区域。图2为沿着图1的线II-II的示意性展开截面图。
如图1和图2所示，半导体器件100包括形成在半导体衬底10中的二极管主区1、IGBT主区2、电流检测区3和扩散层区4。半导体衬底10包括：第一N+层11；与第一N+层11相邻的第一P+层12；形成在第一N+层11和第一P+层12的表面上的N-层13；以及形成在N-层13的表面上的P-层141、142、143和P层151、152、153。第二P+层161、162、163和第二N+层171、172、173分别布置在P-层141、142、143的表面上。P层151-153比P-层141-143在半导体衬底10中形成的位置深。
多个沟道栅18从半导体衬底10的上表面朝向N-层13布置。沟道栅18的深度比P-层141-143深并且比P层151-153浅。沟道栅18包括形成在沟道191内侧上的栅极绝缘膜192以及填充沟道191内部的栅电极193。第二N+层171、172、173与沟道栅18相接触。
如图1和图2所示，二极管主区1为第一N+层11的在其上表面侧上的主活跃区。第一N+层11可以用作阴极区，N-层13和P-层143可以用作导电区，而第二P+层163可以用作阳极区。
IGBT主区2为第一P+层12的在其上表面侧上的主活跃区。第一P+层12可以用作集电极区，N-层13可以用作漂移区，P-层142可以用作主体区，第二N+层172可以用作发射极区，而第二P+层162可以用作主体接触区。换句话说，半导体器件100为反向导电型半导体器件，其在同一个半导体衬底中包括IGBT元件区和二极管元件区，IGBT元件区在半导体衬底10的底层上具有集电极区(第一P+层12)，二极管元件区在半导体衬底10的底层上具有阴极区(第一N+层11)。
二极管主区1和IGBT主区2之间的界线为形成在半导体衬底10的下表面侧中的第一N+层11和第一P+层12之间的界线，并且被示为图1和图2中的虚线AB。形成在半导体器件100中的IGBT和二极管之间的界线与集电极区(第一P+层12)和阴极区(第一N+层11)之间的界线相重合。如图1和图2所示，借助于二极管主区1和IGBT主区2，半导体衬底10的N-层13和形成在其表面上的各层(在N-层13的表面侧上的各层)彼此构造相同，而仅在N-层13的下表面侧上的层(即，分别为第一N+层11和第一P+层12)是在二极管主区1和IGBT主区2中不同的。换句话说，借助于半导体器件100的主活跃区，当半导体衬底10的下表面侧上的层为第一N+层11时，主活跃层可以用作二极管主区1，而当半导体器件10的下表面侧上的层为第一P+层12时，主活跃层可以用作IGBT主区2。
与IGBT主区2类似，在第一P+层12的上表面侧上，电流检测区3布置在第一P+层12中。如图1和图2所示，电流检测区3与IGBT主区2相邻布置，并且IGBT主区2的集电极区和电流检测区3的集电极区一体地形成为一层(第一P+层12)。电流检测区3的N-层13的上表面侧的构造与二极管主区1和IGBT主区2的构造相同。换句话说，电流检测区3为IGBT；而第一P+层12可以用作集电极区，N-层13可以用作漂移区，P-层141可以用作主体区，第二N+层171可以用作发射极区，并且第二P+层161可以用作主体接触区。
电流检测区3由P层152围绕。第一P+层12与第一N+层11之间的界线(虚线AB)位于在电流检测区3的周边周围形成的P层152的外侧并且在二极管主区1和IGBT主区2之间。第一P+层12和第一N+层11之间的界线(虚线AB)不存在于电流检测区3和IGBT主区2之间。
扩散层区4位于电流检测区3的周边的周围并且包括P层151、152(深扩散层)。P层151、152为无助于导电的不活跃区，并且通过这些不活跃区能够抑制载流子在电流检测区3和二极管主区1以及IGBT主区2之间的移动。
第一N+层11和第一P+层12连接至下表面电极(未示出)，第二N+层172、173和第二P+层162、163连接至主表面电极(未示出)，而第二N+层171和第二P+层161连接至检测表面电极(未示出)。
在IGBT主区2中，当下表面电极的电位Va高于主表面电极的电位Vb和检测表面电极的电位Vc(Va＞Vb，Vc)并且正电压(正偏压)施加到栅电极193上时，在沟道栅18附近的区域中的P-层142(主体区)中形成通道，并且IGBT主电流I2将从第一P+层12(集电极区)流动至第二N+层172(发射极区)。电流将不流过二极管主区1。
相反地，在二极管主区1中，当下表面电极的电位Va低于主表面电极的电位Vb和检测表面电极的电位Vc(Va＜Vb，Vc)时，二极管主电流I1将经由N-层13和P-层143从第二P+层163(阳极区)流动至第一N+层11(阴极区)。电流将不流过IGBT主区2。
由于电流检测区3以与IGBT主区2相同的方式在第一P+层12的上表面侧上位于第一P+层12中，电流将以与IGBT主区2相同的方式流过电流检测区3。当Va＜Vb，Vc时，将几乎无电流流过电流检测区3，但是当Va＞Vb，Vc时IGBT检测电流I12将从第一P+层12(集电极区)流动至第二N+层171(发射极区)。在本实施例中，第一P+层12和第一N+层11之间的界线(虚线AB)不存在于电流检测区3和IGBT主区2之间。在该构造中，能够使得第一P+层12(集电极区)和第一N+层11(阴极区)之间的界线对于电流检测区3的IGBT检测电流I12的影响最小化，并且能够稳定IGBT检测电流I12。
如上所述，在本实施例中，能够检测IGBT电流的第一电流检测区与IGBT主区相邻布置，并且IGBT主区的集电极区延伸以与第一电流检测区的集电极区连接。在该构造中，能够稳定流过第一电流检测区的IGBT检测电流。特别是，由于IGBT和二极管之间的界线(虚线AB)不位于电流检测区的下层上，因此将使得流过IGBT主区的IGBT主电流和流过电流检测区的IGBT检测电流之间的比率稳定。如果电流检测区用作IGBT电流检测区，则能够以良好的精度检测到IGBT主电流。
注意到IGBT检测电流I12和IGBT主电流I2之间的比率I12/I2取决于在衬底的表面上的IGBT主区2的面积S2和电流检测区3的面积S12之间的比率S12/S2。通过调节面积比率S12/S2，能够调节IGBT检测电流I12和IGBT主电流I2之间的比率I12/I2。
(实施例2)
图3为根据本实施例的半导体器件200的示意性平面图，其示出了在半导体衬底上的主活跃区和电流检测区之间的界线部分周围的区域。图4为沿着图3的线IV-IV的示意性展开截面图。
借助于半导体器件200，形成在半导体衬底20的下表面侧中的第一P+层12和第一N+层11之间的界线(虚线AB)的位置不同于半导体器件100中的界线的位置。在主活跃区中，包括第一N+层11和形成在其表面上的各层的区成为了二极管主区1，而包括第一P+层12和形成在其表面上的各层的区成为了IGBT活跃区2。与二极管主区1类似，在第一N+层11的上表面侧上电流检测区3布置在第一N+层11中。由于其它结构与半导体器件100的结构相同，将省略其重复的说明。另外，图4中的在N-层13的表面侧上的层的详细构造将从图中省略。
在本实施例中，如图3和图4所示，与二极管主区1类似，在第一N+层11的上表面侧上电流检测区3布置在第一N+层11中。电流检测区3与二极管主区1相邻布置，并且二极管主区1的阴极区和电流检测区3的阴极区一体地形成为一层(第一N+层11)。在电流检测区3的N-层13的表面侧上的层的构造与二极管主区1的构造相同。换句话说，电流检测区3为二极管；而第一N+层11将用作阴极区，N-层13和P-层141将用作导电区，并且第二P+层161将用作阳极区。
第一P+层12和第一N+层11之间的界线(虚线AB)位于在电流检测区3的周边周围形成的P层152的外侧，并且在二极管主区1和IGBT主区2之间。第一P+层12和第一N+层11之间的界线(虚线AB)不存在于电流检测区3和二极管主区1之间。与实施例1中类似，借助于半导体200，IGBT和二极管之间的界线与集电极区(第一P+层12)和阴极区(第一N+层11)之间的界线相重合。
与实施例1中类似，第一N+层11和第一P+层12连接至半导体器件200的下表面电极，而二极管主区1的第二N+层173和第二P+层163以及IGBT主区2的第二N+层172和第二P+层162连接至主表面电极。电流检测区3的第二N+层171和第二P+层161连接至检测表面电极。
当下表面电极的电位Va低于主表面电极的电位Vb和检测表面电极的电位Vc(Va＜Vb，Vc)时，二极管主电流I1将在二极管主区1中流动，而在IGBT主区2中将无电流流动。
相反地，当下表面电极的电位Va高于主表面电极的电位Vb和检测表面电极的电位Vc时，当正电压(正偏压)施加到栅电极上(Va＞Vb，Vc)时IGBT主电流I2将在IGBT主区2中流动，而在二极管主区1中将无电流流动。
由于电流检测区3以与二极管主区1相同的方式在第一N+层11的上表面侧上位于第一N+层11中，因此当Va＜Vb，Vc时电流I11(二极管检测电流)将以与在二极管主区1中相同的方式流动。当Va＞Vb，Vc时将几乎无电流流动。在本实施例中，第一P+层12和第一N+层11之间的界线(虚线AB)不存在于电流检测区3和二极管主区1之间。据此，能够使第一P+层12(集电极区)和第一N+层11(阴极区)之间的界线对电流检测区3的二极管检测电流I11的影响最小化，并且能够稳定二极管检测电流I11。
如上所述，在本实施例中，二极管主区与能够检测二极管电流的电流检测区相邻布置，并且二极管主区的阴极区延伸以与电流检测区的阴极区连接。以此方式，能够使流过电流检测区的二极管检测电流稳定。特别是，由于IGBT和二极管之间的界线(虚线AB)不位于电流检测区的底层上，因此将使流过二极管主区的二极管主电流和流过电流检测区的二极管检测电流之间的比率稳定。如果电流检测区用作二极管电流检测区，则能够以良好的精度检测到二极管主电流。
注意到二极管检测电流I11和二极管主电流I1之间的比率I11/I1取决于在衬底的表面上的二极管主区1的面积S1和电流检测区的面积S11之间的比率S11/S1。通过调节面积比率S11/S1，能够调节二极管检测电流I11和二极管主电流I1之间的比率I11/I1。
注意到在上述的实施例1和2中公开的技术当然可以组合使用。
(实施例3)
图5为根据本实施例的半导体器件300的示意性平面图，其示出了在半导体衬底上的主活跃区和电流检测区之间的界线部分周围的区域。图6为沿着图5的线VI-VI的示意性展开截面图。
如图5和图6所示，电流检测区31和电流检测区32位于半导体器件300上。另外，形成在半导体衬底30的下表面侧中的第一P+层12和第一N+层11之间的界线(虚线AB)位于电流检测区31和电流检测区32之间的不活跃区上。与实施例1的电流检测区3类似，电流检测区31和电流检测区32分别由P层152围绕。由于其它结构与半导体器件100相同，因此将省略其重复的说明。另外，图6中的在N-层13的表面侧上的层的详细构造将从图中省略。
在本实施例中，如图5和图6所示，电流检测区31和电流检测区32彼此相邻定位。与二极管主区1类似，电流检测区31位于第一N+层11的上表面侧上，并且与IGBT主区2类似，电流检测区32位于第一P+层12的上表面侧上。换句话说，二极管形成在电流检测区31中，而IGBT形成在电流检测区32中。
第一P+层12和第一N+层11之间的界线(虚线AB)的部分位于电流检测区31和电流检测区32之间的区上。在电流检测区31和电流检测区32之间的区中，只有N-层13和P层152设置在第一P+层12和第一N+层11之间的界线部分的上方，从而成为不能导电的不活跃区。电流检测区31和电流检测区32设置在对着第一P+层12和第一N+层11之间的界线的位置上。电流检测区31与二极管主区1相邻布置，并且二极管主区1的阴极区和电流检测区3的阴极区一体地形成为一层(第一N+层11)。电流检测区32与IGBT主区2相邻布置，并且IGBT主区2(图6中未示出)的集电极区和电流检测区3的集电极区一体地形成为一层(第一P+层12)。半导体器件300中的IGBT和二极管之间的界线与集电极区(第一P+层12)和阴极区(第一N+层11)之间的界线相重合。
与实施例1和2类似，第一N+层11和第一P+层12连接至半导体器件300的下表面电极，而二极管主区1的第二N+层173和第二P+层163以及IGBT主区2的第二N+层172和第二P+层162连接至主表面电极。电流检测区31和电流检测区32的第二N+层171和第二P+层161连接至检测表面电极。由于电流检测区31和电流检测区32彼此相邻定位，因此它们例如可通过一个电极极板而连接。
当下表面电极的电位Va低于主表面电极的电位Vb和检测表面电极的电位Vc(Va＜Vb，Vc)时，二极管主电流I1将在二极管主区1中流动而在IGBT主区2中将无电流流动。同样地，二极管检测电流I11将流动至电流检测区31，但几乎无电流将流动至电流检测区32。与实施例2类似，由于第一P+层12和第一N+层之间的界线(虚线AB)不存在于电流检测区31和二极管主区1之间，因此能够使流动至电流检测区31的二极管检测电流I11稳定。
相反地，当下表面电极的电位Va高于主表面电极的电位Vb和检测表面电极的电位Vc(Va＞Vb，Vc)并且正电压(正偏压)施加到栅电极上时，IGBT主电流I2将在IGBT主区2中流动而在二极管主区1中将无电流流动。同样地，IGBT检测电流I12将流动至电流检测区32，但几乎无电流将流动至电流检测区31。与实施例1类似，第一P+层12和第一N+层11之间的界线(虚线AB)不存在于电流检测区32和IGBT主区2之间。由此，能够使流过电流检测区32的IGBT检测电流I12稳定。
在本实施例中，检测二极管主电流的电流检测区31与检测IGBT主电流的电流检测区32相邻定位，并且这两个区都连接至同一个检测表面电极。在该构造中，能够简化电流检测区的配线。
另外，在本实施例中，不活跃区形成在电流检测区31(即，二极管电流检测区)和电流检测区32(即，IGBT电流检测区)之间。换句话说，电流检测区32的第一P+层12(集电极区)和电流检测区31的第一N+层11(阴极区)分别延伸到不活跃区。由于不能导电的不活跃区位于第一P+层(集电极区)和第一N+层(阴极区)之间的界线的上方(在此处IGBT电流和二极管电流变得不稳定)，因此能够进一步提高对IGBT检测电流和二极管检测电流的检测精度。
注意的是，如图7和图8所示，P层152a可以形成在电流检测区31和电流检测区32之间的区中的N-层13的整个表面侧上。由于电流检测区31通过一个P层与电流检测区32分隔开，因此能够缩短电流检测区31和电流检测区32之间的距离。在该情况下，第一P+层12和第一N+层11之间的界线(虚线AB)优选地设计为大约位于P层152a的中心处。即使在批量生产过程中第一P+层12和第一N+层11之间的界线的位置发生变化，但由于第一P+层12和第一N+层11之间的界线可以置于P层152a(不活跃区)的下方因而也能够提高耐用性。
另外，在前述实施例中，检测IGBT主电流的电流检测区32远离检测二极管主电流的电流检测区31而定位。然而，如图9和图10所示，检测IGBT主电流的IGBT电流检测部分和检测二极管主电流的二极管电流检测部分可以位于相同的电流检测区中。在电流检测区33中，其阴极区(第一N+层11)的上层部分为二极管电流检测部分331，而其集电极区(第一P+层12)的上层部分为IGBT电流检测部分332。与使用两个电流检测区来检测IGBT电流和二极管电流时相比，能够减小由电流检测区所占据的空间。注意到当要通过一个单元来检测二极管电流和IGBT电流时，如图9和图10中所示例的，在电流检测区33中的IGBT和二极管之间的界线部分的尺寸优选地被设定为小于电流检测区的尺寸。IGBT和二极管之间的界线部分的尺寸相对于电流检测区的尺寸越小越优选。在该构造中，能够减小IGBT和二极管之间的界线部分对IGBT检测电流和二极管检测电流的影响。
根据本教导的实施例1-3，在IGBT元件区和二极管元件区包括在同一个半导体衬底中的半导体器件中，能够提高由电流检测区检测到的IGBT检测电流和二极管检测电流所具有的精度。
注意到可以通过应用在半导体制造工艺中使用的常规技术来制造实施例1-3中公开的半导体器件。由于可以在不对常规的半导体制造工艺进行显著改变的情况下制造半导体器件，因此可以在不显著地增加制造工艺中涉及到的人力、成本和时间的情况下来制造半导体器件。
上文描述了本教导的具体实施例，但这些实施例仅为阐释性的并且不限制权利要求。在权利要求中阐述的技术包括了上文阐述的具体示例的变型和改进。
在本说明书或附图中描述的技术部件单独地或以各种组合展示了技术可用性并且在应用时不限于在权利要求中所公开的组合。此外，在此所公开的技术可用于同时实现多个目标或实现这些目标中的一个。

Claims (8)

1.一种半导体器件，包括：
IGBT元件区；
二极管元件区；以及
第一电流检测区，其配置为至少能够检测流过所述IGBT元件区的IGBT电流，
其中，所述IGBT元件区、所述二极管元件区和所述第一电流检测区形成在同一个半导体衬底中，
第二导电型集电极区、第一导电型漂移区和第二导电型主体区依次层叠在所述IGBT元件区中，
第二导电型集电极区、第一导电型漂移区和第二导电型主体区依次层叠在所述第一电流检测区的至少一部分中，
第一导电型阴极区、第一导电型漂移区和第二导电型主体区依次层叠在所述二极管元件区中，
所述第一电流检测区与所述IGBT元件区相邻布置，
所述IGBT元件区的所述集电极区延伸以与所述第一电流检测区的所述集电极区连接，
所述二极管元件区的所述阴极区与所述IGBT元件区的所述集电极区相邻布置，并且
所述IGBT元件区布置在所述二极管元件区和所述第一电流检测区之间，
其中，所述IGBT元件区的所述集电极区和所述二极管元件区的所述阴极区之间的界线不存在于所述IGBT元件区和所述第一电流检测区之间。
2.根据权利要求1所述的半导体器件，其中
所述第二导电型集电极区、所述第一导电型漂移区和所述第二导电型主体区依次层叠在整个的所述第一电流检测区上。
3.根据权利要求1所述的半导体器件，其中
所述IGBT元件区的所述集电极区和所述第一电流检测区的所述集电极区一体地形成为一层。
4.根据权利要求1所述的半导体器件，其中
所述第一电流检测区由不活跃区围绕。
5.根据权利要求1所述的半导体器件，进一步包括：
第二电流检测区，其形成在所述同一个半导体衬底中并且配置为能够检测流过所述二极管元件区的二极管电流，
其中，第一导电型阴极区、第一导电型漂移区和第二导电型主体区依次层叠在所述第二电流检测区中，
所述第二电流检测区与所述二极管元件区相邻布置，并且
所述二极管元件区的所述阴极区延伸以与所述第二电流检测区的所述阴极区连接。
6.根据权利要求5所述的半导体器件，其中
所述IGBT元件区的所述集电极区和所述二极管元件区的所述阴极区之间的界线不存在于所述二极管元件区和所述第二电流检测区之间。
7.根据权利要求5所述的半导体器件，其中
所述二极管元件区的所述阴极区和所述第二电流检测区的所述阴极区一体地形成为一层。
8.一种半导体器件，包括：
IGBT元件区；
二极管元件区；以及
二极管电流检测区，其配置为能够检测流过所述二极管元件区的二极管电流，
其中，所述IGBT元件区、所述二极管元件区和所述二极管电流检测区形成在同一个半导体衬底中，
第二导电型集电极区、第一导电型漂移区和第二导电型主体区依次层叠在所述IGBT元件区中，
第一导电型阴极区、第一导电型漂移区和第二导电型主体区依次层叠在所述二极管元件区和所述二极管电流检测区中，
所述二极管电流检测区与所述二极管元件区相邻布置，
所述二极管元件区的所述阴极区延伸以与所述二极管电流检测区的所述阴极区连接，并且
所述二极管元件区的所述阴极区和所述二极管电流检测区的所述阴极区一体地形成为一层。
CN201080008205.4A 2009-02-17 2010-02-12 半导体器件 Active CN102318072B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009033688A JP4877337B2 (ja) 2009-02-17 2009-02-17 半導体装置
JP2009-033688 2009-02-17
PCT/JP2010/052488 WO2010095700A2 (en) 2009-02-17 2010-02-12 Semiconductor device

Publications (2)

Publication Number Publication Date
CN102318072A CN102318072A (zh) 2012-01-11
CN102318072B true CN102318072B (zh) 2014-01-22

Family

ID=42110265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080008205.4A Active CN102318072B (zh) 2009-02-17 2010-02-12 半导体器件

Country Status (5)

Country Link
US (1) US8723220B2 (zh)
JP (1) JP4877337B2 (zh)
CN (1) CN102318072B (zh)
DE (1) DE112010000738B4 (zh)
WO (1) WO2010095700A2 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
CN102884625B (zh) * 2010-05-07 2014-11-19 丰田自动车株式会社 半导体装置
JP2012186206A (ja) * 2011-03-03 2012-09-27 Mitsubishi Electric Corp 半導体装置
JP5932623B2 (ja) * 2012-12-05 2016-06-08 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
JP5772842B2 (ja) * 2013-01-31 2015-09-02 株式会社デンソー 炭化珪素半導体装置
JP6234090B2 (ja) 2013-07-09 2017-11-22 三菱電機株式会社 半導体装置
US9543858B2 (en) 2013-07-10 2017-01-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and inverter using same
JP6142813B2 (ja) 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP5915677B2 (ja) * 2014-03-04 2016-05-11 トヨタ自動車株式会社 半導体装置
JP2015176927A (ja) * 2014-03-13 2015-10-05 株式会社東芝 半導体装置および絶縁ゲート型バイポーラトランジスタ
CN105896999B (zh) * 2015-01-20 2018-07-27 扬州大学 一种由阻塞二极管和偏置二极管相组合的电流检测电路
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6805620B2 (ja) * 2016-08-10 2020-12-23 富士電機株式会社 半導体装置
JP7013668B2 (ja) * 2017-04-06 2022-02-01 富士電機株式会社 半導体装置
JP7124339B2 (ja) 2018-02-28 2022-08-24 富士電機株式会社 半導体装置
JPWO2022202089A1 (zh) * 2021-03-26 2022-09-29

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777579A (en) * 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
CN1967868A (zh) * 2005-11-14 2007-05-23 三菱电机株式会社 半导体装置及其制造方法
CN101322248A (zh) * 2006-03-22 2008-12-10 株式会社电装 具有igbt单元和二极管单元的半导体器件及其设计方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783690A (en) * 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
JP3156487B2 (ja) 1994-03-04 2001-04-16 富士電機株式会社 絶縁ゲート型バイポーラトランジスタ
US5559355A (en) 1994-03-04 1996-09-24 Fuji Electric Co., Ltd. Vertical MOS semiconductor device
JP3367839B2 (ja) 1995-09-18 2003-01-20 株式会社東芝 半導体装置
US5828112A (en) 1995-09-18 1998-10-27 Kabushiki Kaisha Toshiba Semiconductor device incorporating an output element having a current-detecting section
JP3538505B2 (ja) 1996-05-22 2004-06-14 富士電機デバイステクノロジー株式会社 温度検知部内蔵型バイポーラ半導体素子およびその製造方法
JP3914328B2 (ja) * 1997-03-25 2007-05-16 株式会社ルネサステクノロジ 電流検出セル付トレンチゲート半導体装置および電力変換装置
JP3671751B2 (ja) 1999-07-02 2005-07-13 富士電機デバイステクノロジー株式会社 半導体装置およびその使用方法
JP3997126B2 (ja) * 2002-08-29 2007-10-24 株式会社ルネサステクノロジ トレンチゲート型半導体装置
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP2006271098A (ja) * 2005-03-24 2006-10-05 Hitachi Ltd 電力変換装置
JP4706462B2 (ja) * 2005-12-07 2011-06-22 トヨタ自動車株式会社 電流検出機能を有する半導体装置
JP2007184486A (ja) * 2006-01-10 2007-07-19 Denso Corp 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置
JP4506808B2 (ja) 2007-10-15 2010-07-21 株式会社デンソー 半導体装置
DE102008045410B4 (de) * 2007-09-05 2019-07-11 Denso Corporation Halbleitervorrichtung mit IGBT mit eingebauter Diode und Halbleitervorrichtung mit DMOS mit eingebauter Diode
JP5298521B2 (ja) 2007-10-15 2013-09-25 富士電機株式会社 半導体装置
US8125002B2 (en) * 2007-11-07 2012-02-28 Denso Corporation Semiconductor device and inverter circuit having the same
CN102884625B (zh) * 2010-05-07 2014-11-19 丰田自动车株式会社 半导体装置
US20120217541A1 (en) * 2011-02-24 2012-08-30 Force Mos Technology Co., Ltd. Igbt with integrated mosfet and fast switching diode
JP5200148B2 (ja) 2011-10-07 2013-05-15 トヨタ自動車株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777579A (en) * 1988-01-04 1988-10-11 General Electric Company Integrated current sensor configurations for AC motor drives
US6180966B1 (en) * 1997-03-25 2001-01-30 Hitachi, Ltd. Trench gate type semiconductor device with current sensing cell
CN1967868A (zh) * 2005-11-14 2007-05-23 三菱电机株式会社 半导体装置及其制造方法
CN101322248A (zh) * 2006-03-22 2008-12-10 株式会社电装 具有igbt单元和二极管单元的半导体器件及其设计方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平7-245394A 1995.09.19

Also Published As

Publication number Publication date
DE112010000738T5 (de) 2013-01-17
US8723220B2 (en) 2014-05-13
DE112010000738B4 (de) 2014-01-23
WO2010095700A2 (en) 2010-08-26
WO2010095700A3 (en) 2011-01-20
JP4877337B2 (ja) 2012-02-15
JP2010192565A (ja) 2010-09-02
US20110297934A1 (en) 2011-12-08
CN102318072A (zh) 2012-01-11

Similar Documents

Publication Publication Date Title
CN102318072B (zh) 半导体器件
US9379181B2 (en) Semiconductor device
US8362519B2 (en) Semiconductor device
TWI455307B (zh) 用於功率元件之電荷平衡技術
US8786015B2 (en) Super-junction semiconductor device
EP2752875B1 (en) Semiconductor device
US8222679B2 (en) Semiconductor component with integrated hall effect sensor
US7800171B2 (en) Integrated circuit including a semiconductor device
US20120007139A1 (en) Semiconductor device
KR20170043602A (ko) 전자 회로
JP2006351985A (ja) 半導体装置
JPWO2011024842A1 (ja) 半導体装置
JP7173172B2 (ja) 半導体装置および半導体モジュール
WO2020162013A1 (ja) 半導体装置
US20160372584A1 (en) Semiconductor device
US7598587B2 (en) Semiconductor device
KR20190106781A (ko) 반도체 장치
JPH10132871A (ja) 半導体装置
US20180033705A1 (en) Semiconductor Device, Method for Testing a Semiconductor Device and Method for Forming a Semiconductor Device
KR20160063262A (ko) 종형 홀 소자
JP7395844B2 (ja) 半導体装置および製造方法
JP5200148B2 (ja) 半導体装置
US20140061718A1 (en) Insulated gate bipolar transistor
US20230005809A1 (en) Semiconductor device
JP2009081168A (ja) 半導体装置とその内部における電界強度の計測方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201014

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right