CN102315832B - 电荷域滤波装置及其频宽补偿电路 - Google Patents
电荷域滤波装置及其频宽补偿电路 Download PDFInfo
- Publication number
- CN102315832B CN102315832B CN201010220004.2A CN201010220004A CN102315832B CN 102315832 B CN102315832 B CN 102315832B CN 201010220004 A CN201010220004 A CN 201010220004A CN 102315832 B CN102315832 B CN 102315832B
- Authority
- CN
- China
- Prior art keywords
- output
- input
- unit
- switch
- domain filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
本发明公开了一种电荷域滤波装置及其频宽补偿电路。电荷域滤波装置包括一放大器、多个开关电容网络、一连接线路、一电流加法器以及一频宽补偿电路。放大器的第一输入端接收输入信号,放大器的输出端连接至开关电容网络的输入端。连接线路连接于开关电容网络的输出端与电流加法器之间,以配置开关电容网络的输出端与电流加法器的输入端的耦接状况。频宽补偿电路对开关电容网络与电流加法器的多个输出端中的部分或所有输出端进行功率感测,以及将感测结果输出至放大器的第二输入端。
Description
技术领域
本发明是有关于一种滤波装置,且特别是有关于一种电荷域滤波装置(charge-domain filter,CDF)及其频宽补偿电路。
背景技术
开关电容网络(switched-capacitor network)为离散时间信号处理(discrete time signal processing)中常见的一种电路,其中包括多个开关与多个电容。借由导通、不导通该些开关,使用者可控制该电容储存电荷的状况,以对输入信号进行处理。
开关电容网络常见于滤波技术中。相较于电容电阻式模拟滤波电路,开关电容网络的滤波效果主要由其中各电容之间的尺寸比例来决定。纵使因更改制程而改变了各电容的面积,由于各电容之间的尺寸比例关系不会随着制程的更动而改变,所以开关电容网络的滤波效果依然不变。因此,开关电容网络相当适合制作于芯片中。
现有的电荷域滤波器,大多由于没有采用频宽补偿电路而导致其频宽较窄。
发明内容
本发明的目的在于提供一种电荷域滤波装置及其频宽补偿电路,以补偿频宽并去除辛格函数失真(Sinc-function distortion)。
为实现本发明的目的而提供一种电荷域滤波装置,包括:
一放大器,其第一输入端接收一输入信号;
多个开关电容网络,所述多个开关电容网络的输入端连接至所述放大器的输出端;
一连接线路,连接至所述多个开关电容网络的输出端;
一电流加法器,所述电流加法器的输入端连接至所述连接线路,其中所述连接线路配置所述多个开关电容网络的输出端与所述电流加法器的输入端的耦接状况;以及
一频宽补偿电路,所述频宽补偿电路对所述多个开关电容网络与所述电流加法器的所述多个输出端中的部分或所有输出端进行功率感测,以及将感测结果输出至所述放大器的第二输入端。
所述放大器为转导放大器或运算放大器或进行信号相加的电路。
所述多个开关电容网络的其中一个开关电容网络包括:
多个取样单元,所述多个取样单元的取样端连接至所述开关电容网络的输入端,所述多个取样单元各自以不同相位对所述开关电容网络的输入端进行取样;以及
一加总单元,所述加总单元的输入端连接至所述多个取样单元的输出端,所述加总单元加总所述多个取样单元的取样结果。
所述多个取样单元的其中一个取样单元包括:
一取样开关,其第一端连接至所述开关电容网络的输入端;
一取样电容,连接至所述取样开关的第二端;
一重置开关,所述重置开关的第一端连接至所述取样电容,所述重置开关的第二端连接至一参考电压;以及
一输出开关,所述输出开关的第一端连接至所述取样电容,所述输出开关的第二端连接至所述加总单元的输入端。
所述加总单元包括:
一加总电容,连接至所述多个取样单元的输出端。
所述加总单元还包括:
一第一开关,所述第一开关的第一端连接至所述多个取样单元的输出端;以及
一第一电容,连接至所述第一开关的第二端。
所述加总单元还包括:
一第二开关,所述第二开关的第一端连接至所述加总电容;以及
一第三开关,所述第三开关的第一端连接至所述第二开关的第二端,所述第三开关的第二端连接至一参考电压。
所述电流加法器进行电荷的对应电流的加总操作。
所述电流加法器包括:
多个源追随器,所述多个源追随器的输入端作为所述电流加法器的输入端;以及
一电流镜晶体管,所述电流镜晶体管的第一端连接至所述多个源追随器的输出端,所述电流镜晶体管的第二端连接至一参考电压,所述电流镜晶体管的控制端连接至所述电流镜晶体管的第一端。
所述多个源追随器的其中一个源追随器包括:
一第一电流源;
一第一晶体管,所述第一晶体管的第一端连接至所述第一电流源,所述第一晶体管的控制端作为所述源追随器的输入端;以及
一第二电流源,连接至所述第一晶体管的第二端。
所述频宽补偿电路包括:
一感测多工器,所述感测多工器的多个输入端连接至所述多个开关电容网络的输出端与所述电流加法器的输出端,所述感测多工器将所述多个开关电容网络与所述电流加法器的所述多个输出中的部分或所有输出传送至所述放大器的第二输入端。
所述感测多工器包括:
多个输入级,所述多个输入级各自包括:
一选择开关,所述选择开关的第一端连接一第一参考电压;
一第二晶体管,所述第二晶体管的控制端作为所述感测多工器的输入端,所述第二晶体管的第一端连接所述选择开关的第二端;以及
一第三电流源,所述第三电流源的第一端连接至所述第二晶体管的第二端,所述第三电流源的第二端连接一第二参考电压;以及
一输出级,包括:
一第一电阻,所述第一电阻的第一端连接所述第一参考电压;
一第三晶体管,所述第三晶体管的控制端连接至所述第二晶体管的第二端,所述第三晶体管的第一端连接至所述第一电阻的第二端与所述第三晶体管的控制端,所述第三晶体管的第二端作为所述感测多工器的输出端;以及
一第四电流源,连接至所述第三晶体管的第二端。
所述频宽补偿电路包括:
一可组态功率参考单元,将所述多个开关电容网络与所述电流加法器的多个输出中的部分或所有输出进行调整而作为至少一感测功率,并将所述感测功率作为所述感测结果以输出至所述放大器的第二输入端。
所述可组态功率参考单元包括:
一上分压电阻,所述上分压电阻的第一端作为所述可组态功率参考单元的输入端,所述上分压电阻的第二端作为所述可组态功率参考单元的输出端;以及
多个下分压电阻单元,所述多个下分压电阻单元各自包括:
一下分压电阻,所述下分压电阻的第一端连接至所述上分压电阻的第二端;以及
一第四开关,所述第四开关的第一端连接至所述下分压电阻的第二端,所述第四开关的第二端连接至一参考电压。
所述频宽补偿电路包括:
一可编程延迟单元,将所述多个开关电容网络与所述电流加法器的多个输出中的部分或所有输出进行延迟,并将延迟结果作为所述感测结果以输出至所述放大器的第二输入端。
所述可编程延迟单元包括:
一等效参考电阻,所述等效参考电阻的第一端连接至所述可编程延迟单元的输入端,所述等效参考电阻的第二端连接至所述可编程延迟单元的输出端;以及
多个延迟单元,所述多个延迟单元各自包括:
一延迟电容,所述延迟电容的第一端连接至所述等效参考电阻的第二端;以及
一延迟开关,所述延迟开关的第一端连接至所述延迟电容的第二端,所述延迟开关的第二端连接至一参考电压。
所述频宽补偿电路包括:
一感测多工器,所述感测多工器的多个输入端连接至所述多个开关电容网络的输出端与所述电流加法器的输出端;
一可组态功率参考单元,所述可组态功率参考单元的输入端连接至所述感测多工器的输出端,其中所述感测多工器将所述多个开关电容网络与所述电流加法器的所述多个输出中的部分或所有输出传送至所述可组态功率参考单元,而所述可组态功率参考单元调整所述感测多工器的输出作为至少一感测功率;以及
一可编程延迟单元,所述可编程延迟单元的输入端连接至所述可组态功率参考单元的输出端,所述可编程延迟单元延迟所述感测功率,并将延迟后的所述感测功率作为所述感测结果以输出至所述放大器的第二输入端。
为实现本发明的目的还提供一种电荷域滤波器的频宽补偿电路,包括可组态功率参考单元(configurable power-reference cell,CPC)。可组态功率参考单元接收电荷域滤波器的输出并进行调整而获得感测功率,并将所述感测功率输出至所述电荷域滤波器。
所述可组态功率参考单元包括:
一上分压电阻,所述上分压电阻的第一端作为所述可组态功率参考单元的输入端,所述上分压电阻的第二端作为所述可组态功率参考单元的输出端;以及
多个下分压电阻单元,所述多个下分压电阻单元各自包括:
一下分压电阻,所述下分压电阻的第一端连接至所述上分压电阻的第二端;以及
一第四开关,所述第四开关的第一端连接至所述下分压电阻的第二端,所述第四开关的第二端连接至一参考电压。
为实现本发明的目的还提供一种电荷域滤波器的频宽补偿电路,包括可编程延迟单元(programmable-delay cell,PDC)。可编程延迟单元接收所述电荷域滤波器的输出并进行延迟,并将延迟结果输出至所述电荷域滤波器。
所述可编程延迟单元包括:
一等效参考电阻,所述等效参考电阻的第一端连接至所述可编程延迟单元的输入端,所述等效参考电阻的第二端连接至所述可编程延迟单元的输出端;以及
多个延迟单元,所述多个延迟单元各自包括:
一延迟电容,所述延迟电容的第一端连接至所述等效参考电阻的第二端;以及
一延迟开关,所述延迟开关的第一端连接至所述延迟电容的第二端,所述延迟开关的第二端连接至一参考电压。
为实现本发明的目的还提供一种电荷域滤波器的频宽补偿电路,包括可组态功率参考单元以及可编程延迟单元。可组态功率参考单元接收所述电荷域滤波器的输出并进行调整而获得感测功率。可编程延迟单元连接至所述可组态功率参考单元,接收所述感测功率并进行延迟,并将延迟结果输出至所述电荷域滤波器。
所述可组态功率参考单元包括:
一上分压电阻,所述上分压电阻的第一端作为所述可组态功率参考单元的输入端,所述上分压电阻的第二端作为所述可组态功率参考单元的输出端;以及
多个下分压电阻单元,所述多个下分压电阻单元各自包括:
一下分压电阻,所述下分压电阻的第一端连接至所述上分压电阻的第二端;以及
一第四开关,所述第四开关的第一端连接至所述下分压电阻的第二端,所述第四开关的第二端连接至一参考电压。
所述可编程延迟单元包括:
一等效参考电阻,所述等效参考电阻的第一端连接至所述可编程延迟单元的输入端,所述等效参考电阻的第二端连接至所述可编程延迟单元的输出端;以及
多个延迟单元,所述多个延迟单元各自包括:
一延迟电容,所述延迟电容的第一端连接至所述等效参考电阻的第二端;以及
一延迟开关,所述延迟开关的第一端连接至所述延迟电容的第二端,所述延迟开关的第二端连接至一参考电压。
基于上述,本发明提出具有弹性架构的频宽补偿电路,以便依据设计需求而实现于频率响应图中的X-轴(频率)补偿及/或Y-轴(功率或增益)补偿。在一些实施例中,频宽补偿电路利用可编程延迟单元选择一个适当的延迟量,以延迟电荷域滤波器的输出,并将延迟结果回传给电荷域滤波器,实现了X-轴补偿(又可称为频率均衡器)。在另一些实施例中,频宽补偿电路利用可组态功率参考单元接收电荷域滤波器的输出并进行调整而获得感测功率,并将所述感测功率输出至所述电荷域滤波器,以实现Y-轴补偿(又可称为功率均衡器)。
的以下结合附图和具体实施例对本发明进行详细描述,但不作为对本发明的限定。
附图说明
图1是依照本发明说明一种电荷域滤波装置的功能方块示意图;
图2是说明图1所示开关电容网络120-1的实现范例图;
图3是依照本发明说明图2中频率输入端CK1~CKN的信号与致能信号EN的时序示意图;
图4是说明图1所示电荷域滤波器在阶数长度(tap-length)N为7的实现范例图;
图5是说明图4所示电路的信号时序示意图;
图6说明图4所示电荷域滤波器的输出函数HFIR(z)的频率响应示意图;
图7是说明图4所示连接线路130于另一连接状态的示意图;
图8说明图7所示电荷域滤波器的输出函数HFIR(z)的频率响应示意图;
图9是依照本发明说明图1所示电流加法器140的电路示意图;
图10是依照本发明说明感测多工器的电路示意图;
图11是依照本发明说明可组态功率参考单元的电路示意图;
图12是依照本发明说明可编程延迟单元的电路示意图;
图13~图18、图21、图24是依照其他实施例说明图1所示频宽补偿电路150的功能方块示意图;
图19~图20是依照其他实施例说明电荷域滤波器的功能方块示意图;
图22A、图22B、图23A、图23B说明图21所示电荷域滤波器的输出函数的频率响应示意图;
图25A、图25B、图26A、图26B说明图24所示电荷域滤波器的输出函数的频率响应示意图;
其中,附图标记
100、1900、2000:电荷域滤波器
110:放大器
120-1~120-N:开关电容网络
130:连接线路
140:电流加法器
150:频宽补偿电路
151:感测多工器
152:可组态功率参考单元
153:可编程延迟单元
210-1~210-(N-2):取样单元
220:加总单元
411~417、421~427、1011、1222、SW1~SW4、SWout、SWrst、SWsmp:开关
910-1~910-N:源追随器
920、M1~M3:晶体管
1010-1~1010-(N+1):输入级
1020:输出级
1110、1121、1210、R1:电阻
1120:下分压电阻单元
1220:延迟单元
1221、C1~CN、Csum、C’sum:电容
2010:开关电容网络组
2211~2215、2311~2315、2511~2515、2611~2615:频率响应曲线
CK1~CKN:频率输入端
CLK1~CLKN、CLKb1~CLKbN:频率信号
CS1~CS4:电流源
EN:致能信号
Iin:开关电容网络的输入端
Iout:开关电容网络的输出端
Vin:电荷域滤波器的输入信号
Vout:电荷域滤波器的输出信号
具体实施方式
图1是依照本发明说明一种电荷域滤波装置的功能方块示意图。电荷域滤波装置包括电荷域滤波器100以及频宽补偿(bandwidth compensation)电路150,电荷域滤波器100包括放大器110、开关电容网络(switch-capacitornetwork)120-1~120-N、连接线路130以及电流加法器(current adder,CA)140。放大器110可以是转导放大器(transconductance amplifier,TA)或运算放大器(operation amplifier,OP-AMP)或任何可进行信号相加的电路/装置等。放大器110的第一输入端(例如非反相输入端)接收输入信号Vin。放大器110的输出端连接至开关电容网络120-1~120-N的输入端。
任何单输入单输出的开关电容网络或是任何单输入单输出的电荷域滤波器皆可用来实现上述第一开关电容网络120-1~120-N,且开关电容网络120-1~120-N无须全由同一型式的电路实现。例如,开关电容网络120-1~120-N可以是时钟效率电荷域滤波器(clock-efficient charge-domain filter,CECDF)。借由设计电荷域滤波器100内各个开关电容网络120-1~120-N的结构,可产生不同的滤波效果。
于本实施例中,开关电容网络120-1~120-N的阶数长度(tap-length)为N。也就是说,开关电容网络120-1~120-N各自具有N个频率输入端CK1、CK2、…、CKN,以接收频率信号CLK1、CLK2、…、CLKN。前述频率信号CLK1~CLKN具有不同相位。每一个开关电容网络接收上述频率信号CLK1~CLKN的顺序互不相同。例如,开关电容网络120-1的频率输入端CK1、CK2、…、CKN分别接收频率信号CLK1、CLK2、…、CLKN,开关电容网络120-2的频率输入端CK1、CK2、CK3、…、CKN分别接收频率信号CLKN、CLK1、CLK2、…、CLK(N-1)。以此类推,开关电容网络120-(N-1)的频率输入端CK1、CK2、…、CK(N-2)、CK(N-1)、CKN分别接收频率信号CLK3、CLK4、…、CLKN、CLK1、CLK2,开关电容网络120-N的频率输入端CK1、CK2、…、CK(N-1)、CKN分别接收频率信号CLK2、CLK3、…、CLKN、CLK1。
例如,图2是说明图1所示开关电容网络120-1的实现范例图。其他开关电容网络120-2~120-N可以参照开关电容网络120-1的相关说明。开关电容网络120-1包括多个取样单元210-1、210-2、…、210-(N-2)以及加总单元220。取样单元210-1~210-(N-2)的取样端连接至开关电容网络120-1的输入端Iin。所述多个取样单元210-1~210-(N-2)各自以不同相位对开关电容网络120-1的输入端Iin进行取样。加总单元220的输入端连接至所述多个取样单元210-1~210-(N-2)的输出端,以加总取样单元210-1~210-(N-2)的取样结果,并将加总结果输出至开关电容网络120-1的输出端Iout。
在此说明取样单元210-1的实施范例,其他取样单元210-2~210-(N-2)可以参照取样单元210-1的相关说明以及参照图2的揭露内容。取样单元210-1包括取样开关SWsmp、取样电容C1、重置开关SWrst以及输出开关SWout。取样开关SWsmp的控制端连接至开关电容网络120-1的频率输入端CK1。取样开关SWsmp的第一端作为取样单元210-1的输入端,以连接至开关电容网络120-1的输入端Iin。取样电容C1的第一端连接至取样开关SWsmp的第二端。重置开关SWrst的第一端连接至取样电容C1的第一端。重置开关SWrst的第二端与取样电容C1的第二端连接至参考电压(例如接地电压)。重置开关SWrst的控制端连接至开关电容网络120-1的频率输入端CKN。输出开关SWout的控制端连接至开关电容网络120-1的频率输入端CK(N-1)。输出开关SWout的第一端连接至取样电容C1的第一端,输出开关SWout的第二端作为取样单元210-1的输出端,以连接至加总单元220的输入端。
上述取样单元210-2~210-(N-2)的取样开关的控制端分别连接至开关电容网络120-1的频率输入端CK2~CK(N-2)。图3是依照本发明实施例说明图2中频率输入端CK1~CKN的信号与致能信号EN的时序示意图。请参照图2与图3。取样单元210-1~210-(N-2)依序轮流对开关电容网络120-1的输入端Iin进行取样,并将取样结果存放在取样电容C1、C2、…、CN-2。当取样单元210-1~210-(N-2)都完成取样后,频率输入端CK(N-1)的信号会触发取样单元210-1~210-(N-2)将各自的取样结果输出给加总单元220。在取样单元210-1~210-(N-2)将各自的取样结果输出给加总单元220之后,频率输入端CKN的信号会触发取样单元210-1~210-(N-2)将各自的取样结果重置(reset)为某一初始值(例如0伏特)。
如图2所绘示,加总单元220包括加总电容Csum、第一开关SW1、第一电容C’sum、第二开关SW2以及第三开关SW3。加总电容Csum的第一端连接至取样单元210-1~210-(N-2)的输出端。当取样单元210-1~210-(N-2)的输出开关导通(turn on)时,加总电容Csum可以将取样单元210-1~210-(N-2)的取样结果加总。
第一开关SW1的第一端连接至取样单元210-1~210-(N-2)的输出端,而第一开关SW1的控制端受控于控制信号VIIR。第一电容C’sum的第一端连接至第一开关SW1的第二端,而第一电容C’sum的第二端连接至参考电压(例如接地电压)。借由控制信号VIIR可以控制第一开关SW1导通与否,进而等效地改变加总电容Csum的电容值。由于改变加总电容Csum的等效电容值,故可以改变所需频宽。因此,第一开关SW1与第一电容C’sum又可称为频带可编程单元(bandwidth programming circuit)。
第二开关SW2的第一端连接至加总电容Csum的第一端,而第二开关SW2的控制端连接至开关电容网络120-1的频率输入端CKN。第三开关SW3的第一端连接至第二开关SW2的第二端。第三开关SW3的第二端连接至参考电压(例如接地电压)。第三开关SW3的控制端受控于致能信号EN。
借由致能信号EN的操作,开关电容网络120-1可以被编程为无限脉冲响应(Infinite Impulse Response,以下称IIR)滤波器或有限脉冲响应(FiniteImpulse Response,以下称FIR)滤波器。若针对窄频带(narrow band)而使致能信号EN为低准位,则第二开关SW2对加总电容Csum的重置操作会被禁能(disable),使得在下一个加总期间(summation period)前,电荷被保持在电容Csum、C’sum。也就是说,在致能信号EN为低准位时,开关电容网络120-1可以视为IIR滤波器。此IIR滤波器于z域(z domain)的转移函数(transferfunction)如下:
若针对宽带带(wide band)而使致能信号EN为高准位,则第二开关SW2对加总电容Csum的重置操作会被致能(enable),而在下一个加总期间之前丢弃电容Csum、C’sum的电荷。也就是说,在致能信号EN为高准位时,开关电容网络120-1可以视为FIR滤波器。此FIR滤波器于z域的转移函数如下:
所以,上述第二开关SW2与第三开关SW3可以称为FIR/IIR滤波器选择电路。此外,依照函数(1),控制信号VIIR控制第一开关SW1的电阻以改变第一电容C’sum所储存的电荷,有效地改变加总电容Csum的等效电容值,进而调变IIR滤波器的频率响应。依照函数(1)与函数(2),信号频宽是可编程的。应用本实施例者可以依据设计需求而省略上述FIR/IIR滤波器选择电路(即开关SW2与SW3)与/或上述频带可编程单元(即开关SW1与电容C’sum)。已过滤的输出信号(开关电容网络120-1的输出端Iout信号)被下转换(down-converted)至基频带(baseband)。
请参照图1,连接线路130连接于开关电容网络120-1~120-N的输出端与电流加法器140的输入端之间。连接线路130配置开关电容网络120-1~120-N的输出端与电流加法器140的输入端的耦接状况。例如,某些实施例中的连接线路130是以一对一的方式将每一个开关电容网络120-1~120-N的输出端对应地直接连接至电流加法器140的其中一个输入端。于另一些实施例中,连接线路130可能将所有开关电容网络120-1~120-N的输出端相互短路,并且将开关电容网络120-1~120-N的输出端连接至电流加法器140的输入端。连接线路130可以多种连接方式连接上述第一开关电容电路120-1~120-N的输出端。
也就是说,依据设计需求,连接线路130可以是具有固定连接组态的导线组合,也可以将连接线路130实现为可组态连接线路(configurableconnector)。可组态连接线路可以依照外部数字控制器的控制,而动态地配置开关电容网络120-1~120-N的输出端与电流加法器140的输入端的耦接状况。连接线路130可包括多个电子元件、电路、或导线,以间接或者直接连接上述第一开关电容电路120-1~120-N的输出端与电流加法器140的输入端,其中,不同的连接状态将产生不同的滤波效果。
任何将电荷的对应电流进行加总操作的电路/装置均可以实现电流加法器140。电流加法器140可以进行电荷的对应电流的加总操作,然后将电流加总结果输出作为输出信号Vout。一种电荷域滤波装置,包含“频宽补偿(bandwi dth compensation)电路150”和“电荷域滤波器100”频宽补偿电路150对所述N个开关电容网络120-1~120-N与电流加法器140的部分或所有输出端进行功率感测,以及将感测结果输出至放大器110的第二输入端(例如反相输入端)。应用本实施例者可以依据设计需求而选择适当的参考源给频宽补偿电路150,然后频宽补偿电路150依据参考源将感测结果输出至放大器110的第二输入端。
图4是说明图1所示电荷域滤波器100在阶数长度(tap-length)N为7的实现范例。放大器110可以是转导放大器。图5是说明图4所示电路的信号时序示意图。在此是以开关411、412、…、416、417与开关421、422、…、426、427实现连接线路130。当开关421~427全为导通,而且开关411~417至少一个导通时,此电荷域滤波器100于z域的输出函数HFIR(z)=HSCN(z)。其中,HSCN(z)表示开关电容网络120-1~120-7的输出函数。图6说明图4所示电荷域滤波器100的输出函数HFIR(z)的频率响应示意图。
图7是说明图4所示连接线路130于另一连接状态的示意图。当开关411~417全为导通,而且开关421~427全为截止(turn off)时,此电荷域滤波器100于z域的输出函数其中,HSCN(z)表示开关电容网络120-1的输出函数,而HSCN(z)z-1表示开关电容网络120-2的输出函数。以此类推,HSCN(z)z-5表示开关电容网络120-6的输出函数,而HSCN(z)z-6表示开关电容网络120-7的输出函数。图8说明图7所示电荷域滤波器100的输出函数HFIR(z)的频率响应示意图。
图9是依照本发明实施例说明图1所示电流加法器140的电路示意图。电流加法器140包括N个源追随器(source follower)910-1、…、910-N以及一个电流镜晶体管920。源追随器910-1~910-N的输入端各自作为电流加法器140的输入端。电流镜晶体管920的第一端(例如漏极)连接至源追随器910-1~910-N的输出端。电流镜晶体管920的第二端(例如源极)连接至参考电压(例如接地电压)。电流镜晶体管920的控制端(例如栅极)连接至电流镜晶体管920的第一端。因此,电流镜晶体管920可以将源追随器910-1~910-N的总输出电流转换为对应的电压,然后将此对应电压输出作为电荷域滤波器100的输出信号Vout。在其他实施例中,电流镜晶体管920可能被省略,而直接将源追随器910-1~910-N的总输出电流作为电荷域滤波器100的输出信号Vout。
图9中说明源追随器910-1的实现范例。其他源追随器(例如910-N)可以参照源追随器910-1的相关说明。任何形式的源追随器皆可用来实现源追随器910-1~910-N,且源追随器910-1~910-N无须全由同一型式的电路实现。借由设计电流加法器140内各个源追随器910-1~910-N的结构,可产生不同的滤波效果。源追随器910-1包括第一电流源CS1、第一晶体管M1以及第二电流源CS2。第一电流源CS1的第一端连接至参考电压(例如电源电压VDD),第一电流源CS1的第二端连接至第一晶体管M1的第一端(例如漏极)。第一晶体管M1的控制端(例如栅极)作为源追随器910-1的输入端。第二电流源CS2的第一端连接至第一晶体管M1的第二端(例如源极),第二电流源CS2的第二端连接至另一个参考电压(例如接地电压)。其中,第一晶体管M1的第二端作为源追随器910-1的输出端。
另外,图1显示了电荷域滤波器100采用N个频率(CLK1、CLK2、…、CLKN)以及N个子电荷域滤波器(开关电容网络120-1~120-N)。开关电容网络120-1~120-N取样频率Fa下转换(decimation)至取样频率Fa/N。由于每一个开关电容网络120-1~120-N接收上述频率信号CLK1~CLKN的顺序互不相同,使得开关电容网络120-1~120-N的输出相位互不相同。电流加法器140将此N个不同相位的输出信号相加总,相当于将取样频率Fa/N倍增至频率Fa。因此,电荷域滤波器100实现了非降频电荷域滤波器(non-decimationcharge-domain filter,NDCDF)架构。应用上述实施例者可以视其设计需求而决定开关电容网络的数量,例如使开关电容网络的数量少于频率CLK1~CLKN的数量N,而使电荷域滤波器100实现了降频电荷域滤波器架构。
请参照图1,图1显示具有二维(2-D)频宽补偿的非降频电荷域滤波器架构,以减少折迭噪声(noise-folding),减少从开关电容网络的漏电流,以及补偿(remedy)辛格函数失真(Sinc-function distortion)。频宽补偿电路150可以基于外部数字控制器的控制提供频宽的二维(2-D)补偿给电荷域滤波器100。频宽补偿电路150包括感测多工器(sensing multiplexer,SM)151、可组态功率参考单元(configurable power-reference cell,CPC)152以及可编程延迟单元(programmable-delay cell,PDC)153。感测多工器151的多个输入端透过连接线路130连接至开关电容网络120-1~120-N的输出端与电流加法器140的输出端。感测多工器151从电荷域滤波器100决定参考源(reference source)给可组态功率参考单元152。
可组态功率参考单元152的输入端连接至感测多工器151的输出端。感测多工器151可以将开关电容网络120-1~120-N与电流加法器140的部分或所有输出传送至可组态功率参考单元152,而可组态功率参考单元152调整感测多工器151的输出作为至少一感测功率。此可组态功率参考单元152控制/调整源功率(source power)以达成频率响应图中的Y-轴补偿(功率或增益补偿)。因此可组态功率参考单元152可以称的为功率均衡器(power equalizer)。
可编程延迟单元153的输入端连接至可组态功率参考单元152的输出端。可编程延迟单元153延迟可组态功率参考单元152所输出的感测功率,并将延迟后的感测功率作为频宽补偿电路150的感测结果以输出至放大器110的第二输入端。可编程延迟单元153使已调变功率选择适当的延迟后回馈给电荷域滤波器100,以达成频率响应图中的X-轴补偿(频率补偿)。可编程延迟单元153可以称之为频率均衡器(frequency equalizer)。因此,频宽补偿电路150具有二维(2-D)补偿方案。
电荷域滤波器100可以提供频宽编程(bandwidth programming)而达成所需频宽,减少折迭频率(folding frequency),滤除来自开关电容网络120-1~120-N的频率馈通(clock feed-through),改善了阻绝带衰减(stop-bandattenuation),以及免除了辛格函数失真。此外,即使开关电容网络的数量不等于频率信号的数量N,只要以降频(decimation)方式进行时间交错(timeinterleaving)操作来增加输出的取样率,此串联架构(cascaded structure)依然可以改善阻绝带衰减。
上述感测多工器151可以是任何型式的多工器。例如,图10是依照本发明实施例说明感测多工器151的电路示意图。请参照图10,感测多工器151包括输入级1010-1、1010-2、…、1010-(N+1)以及输出级1020。在此以输入级1010-1为例,其余输入级1010-2~1010-(N+1)可以参照输入级1010-1的相关说明。
输入级1010-1包括第二晶体管M2、第三电流源CS3以及选择开关1011。第二晶体管M2的控制端(例如栅极)作为感测多工器151的输入端。选择开关1011的第一端连接第一参考电压(例如电源电压VDD)。选择开关1011的第二端连接第二晶体管M2的第一端(例如漏极)。第二晶体管M2的第二端(例如源极)连接至第三电流源CS3的第一端。第三电流源CS3的第二端连接第二参考电压(例如接地电压)。上述第二晶体管M2的第二端更连接至输出级1020。
输出级1020包括第一电阻R1、第三晶体管M3以及第四电流源CS4。第一电阻R1的第一端连接第一参考电压(例如电源电压VDD)。第一电阻R1的第二端连接至第三晶体管M3的第一端(例如漏极)。第三晶体管M3的控制端(例如栅极)连接至每一个输入级1010-2~1010-(N+1)的第二晶体管(例如M2)的第二端。第三晶体管M3的第一端连接至第三晶体管M3的控制端。第三晶体管M3的第二端(例如源极)作为感测多工器151的输出端。第四电流源CS4的第一端连接至第三晶体管M3的第二端。第四电流源CS4的第二端连接至第二参考电压(例如接地电压)。
借由控制输入级1010-1~1010-(N+1)内部选择开关的导通状态,可以决定让电荷域滤波器100的一个或多的参考源(即开关电容网络120-1~120-N的输出端与电流加法器140的输出端)经由输出级1020传递至可组态功率参考单元152。
图11是依照本发明实施例说明可组态功率参考单元152的电路示意图。请参照图11,可组态功率参考单元152包括上分压电阻1110以及多个下分压电阻单元1120。上分压电阻1110的第一端作为可组态功率参考单元152的输入端。上分压电阻1110的第二端作为可组态功率参考单元152的输出端。每一个下分压电阻单元1120各自包括下分压电阻1121以及第四开关SW4。下分压电阻1121的第一端连接至上分压电阻1110的第二端。第四开关SW4的第一端连接至下分压电阻1121的第二端。第四开关SW4的第二端连接至参考电压(例如接地电压)。借由控制每一个第四开关SW4的导通状态,可以决定上、下分压电阻的阻值比例,进而调变参考源的功率而获得至少一感测功率,并将此感测功率传送给可编程延迟单元153。因此,可组态功率参考单元152控制/调整感测功率(回馈信号)以达成频率响应图中的Y-轴补偿(功率或增益补偿)。
图12是依照本发明实施例说明可编程延迟单元153的电路示意图。请参照图12,可编程延迟单元153包括一个等效参考电阻1210与多个延迟单元1220。等效参考电阻1210具有电阻值Rref。等效参考电阻1210的第一端连接至可编程延迟单元153的输入端。等效参考电阻1210的第二端连接至可编程延迟单元153的输出端与多个延迟单元1220。每一个延迟单元1220各自包括延迟电容1221以及延迟开关1222。延迟电容1221的第一端连接至等效参考电阻1210第二端与可编程延迟单元153的输出端。延迟开关1222的第一端连接至延迟电容1221的第二端。延迟开关1222的第二端连接至参考电压(例如接地电压)。借由控制每一个延迟开关1222的导通状态与等效参考电阻1210,可以决定可编程延迟单元153的总时间常数,进而决定可编程延迟单元153的延迟时间。因此,可编程延迟单元153使已调变的感测功率(回馈信号)选择适当的延迟后回馈给电荷域滤波器100,以达成频率响应图中的X-轴补偿(频率补偿)。
上述可组态功率参考单元152与可编程延迟单元153的实施方式不限于此。应用本实施例者可以依照设计需求而以其他方式实现可组态功率参考单元152与可编程延迟单元153。例如,以开关电容网络(例如图2所示或是其他开关电容网络)实现可组态功率参考单元152与可编程延迟单元153。图13是依照本发明另一实施例说明图1所示频宽补偿电路150的电路示意图。
请参照图13,此实施例是以一条导线实施图1所示的可组态功率参考单元152与可编程延迟单元153。感测多工器151的多个输入端连接至开关电容网络120-1~120-N的输出端与电流加法器140的输出端。感测多工器151经由所述导线将开关电容网络120-1~120-N与电流加法器140的部分或所有输出传送至放大器110的第二输入端。也就是说,在某些设计考虑下,频宽补偿电路150可以固定量来对电荷域滤波器100进行频宽补偿,而省去了编程(programming)的机制。
图14是依照本发明再一实施例说明图1所示频宽补偿电路150的功能方块示意图。请参照图14,此实施例省略了图1所示的感测多工器151。可组态功率参考单元152的输入端连接至开关电容网络120-1~120-N的输出端与电流加法器140的输出端。开关电容网络120-1~120-N的输出端与电流加法器140的输出端作为频宽补偿电路150的参考源。可组态功率参考单元152可以依据部分或所有参考源产生对应的感测功率给可编程延迟单元153。可组态功率参考单元152可依上述相关教示而实现。例如,以多组图11所示电路实现可组态功率参考单元152。每一组图11所示电路的输入端以一对一方式连接至其中一个参考源。每一组图11所示电路的输出端则连接至可编程延迟单元153的输入端。另外,在可组态功率参考单元152的每一个输入端配置一个开关,可以使可组态功率参考单元152具有选择参考源的功能。因此,图14所示频宽补偿电路150亦具有2-D频宽补偿的功能。
另外,在某些实施例中,可组态功率参考单元152的输入端可能只连接至开关电容网络120-1~120-N的其中一个输出端,或者只连接至电流加法器140的输出端。
应用本实施例者可以依照设计需求而进一步省略图14所示可组态功率参考单元152或可编程延迟单元153。例如,图15是依照本发明又一实施例说明图1所示频宽补偿电路150的功能方块示意图。频宽补偿电路150包括可组态功率参考单元152。可组态功率参考单元152的输入端连接至开关电容网络120-1~120-N的输出端与电流加法器140的输出端。可组态功率参考单元152的输出端连接至放大器110的第二输入端。可组态功率参考单元152将开关电容网络120-1~120-N与电流加法器140的部分或所有输出进行调整而获得至少一感测功率,并将所述感测功率作为频宽补偿电路150的感测结果以输出至放大器110的第二输入端。图15所示频宽补偿电路150的实现方式可以参照图1至图14所示频宽补偿电路150的相关说明。
图16是依照本发明再一实施例说明图1所示频宽补偿电路150的功能方块示意图。频宽补偿电路150包括可编程延迟单元153。可编程延迟单元153的输入端连接至开关电容网络120-1~120-N的输出端与电流加法器140的输出端。在可编程延迟单元153的每一个输入端配置一个开关,可以使可编程延迟单元153具有选择参考源的功能。可编程延迟单元153将开关电容网络120-1~120-N与电流加法器140的部分或所有输出进行延迟,并将延迟结果作为频宽补偿电路150的感测结果以输出至放大器110的第二输入端。在某些实施例中,可编程延迟单元153的输入端可能只连接至开关电容网络120-1~120-N的其中一个输出端,或者只连接至电流加法器140的输出端。图16所示频宽补偿电路150的实现方式可以参照图1至图14所示频宽补偿电路150的相关说明。
图17是依照本发明又一实施例说明图1所示频宽补偿电路150的功能方块示意图。请参照图17,此实施例省略了图1所示的可编程延迟单元153。可组态功率参考单元152的输入端连接至感测多工器151的输出端。可组态功率参考单元152的输出端连接至放大器110的第二输入端。因此,图17所示频宽补偿电路150可以达成频率响应图中的Y-轴补偿(功率或增益补偿)。
图18是依照本发明更一实施例说明图1所示频宽补偿电路150的功能方块示意图。请参照图18,此实施例省略了图1所示的可组态功率参考单元152。感测多工器151的输出端连接至可编程延迟单元153的输入端。因此,图18所示频宽补偿电路150可以达成频率响应图中的X-轴补偿(频率补偿)。
上述电荷域滤波器100仅是频宽补偿电路150的应用范例。频宽补偿电路150亦可以应用于其他型式的电荷域滤波器。例如,图19是依照本发明另一实施例说明电荷域滤波器1900的功能方块示意图。与图1所示电荷域滤波器100相较,电荷域滤波器1900省略了电流加法器140。电荷域滤波器1900的实现方式可以参照电荷域滤波器100的相关说明。图19所示频宽补偿电路150的实现方式可以参照图1至图18所示频宽补偿电路150的相关说明。请参照图19,开关电容网络120-1~120-N的输出端相互并联而提供输出信号Vout。频宽补偿电路150的输入端连接至电荷域滤波器1900的输出端,以接收所述电荷域滤波器1900的输出。频宽补偿电路150将补偿结果输出至电荷域滤波器1900。
图20是依照本发明又一实施例说明电荷域滤波器2000的功能方块示意图。与图1所示电荷域滤波器100相较,电荷域滤波器2000具有多个相互并联的开关电容网络组(例如开关电容网络组2010)。每一个开关电容网络组各自具有多个相互串连的开关电容网络(例如开关电容网络120-1)。电荷域滤波器2000的实现方式可以参照电荷域滤波器100的相关说明。图20所示频宽补偿电路150的实现方式可以参照图1至图18所示频宽补偿电路150的相关说明。
图21是说明图1所示频宽补偿电路150的实现范例。于此实施例中,连接线路130将开关电容网络120-1~120-N的输出短路,而频宽补偿电路150的可组态功率参考单元152仅选择开关电容网络120-1~120-N的输出作为参考源。图22A说明图21所示电荷域滤波器100的输出函数的频率响应示意图。图22B说明图22A所示频宽部分2210的放大图。在将可编程延迟单元153的延迟时间设定为0(没有延迟)的情况下,将可组态功率参考单元152的参考功率比例(reference power rate)进行调整,而获得频率响应曲线2211、2212、2213、2214与2215。若可编程延迟单元153内部的上分压电阻为RA,下分压电阻为RB,则前述参考功率比例表示RA与(RA+RB)的比值。其中,曲线2211表示参考功率比例为0,曲线2212表示参考功率比例为0.25,曲线2213表示参考功率比例为0.5,曲线2214表示参考功率比例为0.75,曲线2215表示参考功率比例为1。由此证明,图21所示可组态功率参考单元152可以借由控制/调整源功率(source power)而达成频率响应图中的Y-轴补偿(功率或增益补偿)。
图23A说明图21所示电荷域滤波器100的输出函数的频率响应示意图。图23B说明图23A所示频宽部分2310的放大图。在将可组态功率参考单元152的参考功率比例设定为1的情况下,将可编程延迟单元153的延迟时间进行调整,而获得频率响应曲线2311、2312、2313、2314与2315。其中,曲线2311表示延迟时间为0/Fs,曲线2312表示延迟时间为1/Fs,曲线2313表示延迟时间为2/Fs,曲线2314表示延迟时间为3/Fs,曲线2315表示延迟时间为4/Fs,而采样频率(frequency of sampling,Fs)=1200MS/s。由此证明,图21所示可编程延迟单元153可以借由控制/调整延迟时间而达成频率响应图中的X-轴补偿(频率补偿)。
图24是说明图1所示频宽补偿电路150的另一实现范例。于此实施例中,连接线路130将开关电容网络120-1~120-N的输出直接连接至电流加法器140的输入端,而频宽补偿电路150的可组态功率参考单元152仅选择电流加法器140的输出作为参考源。图25A说明图24所示电荷域滤波器100的输出函数的频率响应示意图。图25B说明图25A所示频宽部分2510的放大图。在将可编程延迟单元153的延迟时间设定为0(没有延迟)的情况下,将可组态功率参考单元152的参考功率比例进行调整,而获得频率响应曲线2511、2512、2513、2514与2515。其中,曲线2511表示参考功率比例为0,曲线2512表示参考功率比例为0.1,曲线2513表示参考功率比例为0.2,曲线2514表示参考功率比例为0.3,曲线2515表示参考功率比例为0.5。由此证明,图24所示可组态功率参考单元152可以借由控制/调整源功率而达成频率响应图中的Y-轴补偿(功率或增益补偿)。
图26A说明图24所示电荷域滤波器100的输出函数的频率响应示意图。图26B说明图26A所示频宽部分2610的放大图。在将可组态功率参考单元152的参考功率比例设定为0.5的情况下,将可编程延迟单元153的延迟时间进行调整,而获得频率响应曲线2611、2612、2613、2614与2615。其中,曲线2611表示延迟时间为0/Fs,曲线2612表示延迟时间为1/Fs,曲线2613表示延迟时间为2/Fs,曲线2614表示延迟时间为3/Fs,曲线2615表示延迟时间为4/Fs,而Fs=1200MS/s。由此证明,图24所示可编程延迟单元153可以借由控制/调整延迟时间而达成频率响应图中的X-轴补偿(频率补偿)。
综上所述,在某些实施例中,频宽补偿电路150包括可编程延迟单元153、可组态功率参考单元152与感测多工器151。借由外部数字控制器的控制,频宽补偿电路150可提供频宽的二维(2-D)补偿给电荷域滤波器。感测多工器151从电荷域滤波器决定参考源给可组态功率参考单元152。参考源(关于来自电荷域滤波器的基频带频率)可以使输出功率在通道频宽附近达到峰值。为了避免过补偿,可组态功率参考单元152可以设定感测功率。无论从Z-域系数或输出取样率,此可组态功率参考单元152的设定功率减小了辛格函数失真。因此感测多工器151与可组态功率参考单元152达成Y-轴补偿。可编程延迟单元153接着使已调变功率选择适当的延迟而回馈至电荷域滤波器。可编程延迟单元153可以移动已调变功率至所需位置或频率。此功能补偿了不想要的IIR滤波。电荷域滤波器的可编程延迟单元153可以达成X-轴补偿。因此,频宽补偿电路150具有2-D补偿功能。使用了频宽补偿电路150的电荷域滤波器可以达成所需频宽与改善辛格函数失真。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (22)
1.一种电荷域滤波装置,具有多个开关电容网络,其特征在于,包括:
一放大器,其第一输入端接收一输入信号;
多个开关电容网络,所述多个开关电容网络的输入端连接至所述放大器的输出端;
一连接线路,连接至所述多个开关电容网络的输出端;
一电流加法器,所述电流加法器的输入端连接至所述连接线路,其中所述连接线路配置所述多个开关电容网络的输出端与所述电流加法器的输入端的耦接状况;以及
一频宽补偿电路,所述频宽补偿电路对所述多个开关电容网络与所述电流加法器的多个输出端中的部分或所有输出端进行功率感测,以及将感测结果输出至所述放大器的第二输入端。
2.根据权利要求1所述的电荷域滤波装置,其特征在于,所述放大器为转导放大器或运算放大器或进行信号相加的电路。
3.根据权利要求1所述的电荷域滤波装置,其特征在于,所述多个开关电容网络的其中一个开关电容网络包括:
多个取样单元,所述多个取样单元的取样端连接至所述开关电容网络的输入端,所述多个取样单元各自以不同相位对所述开关电容网络的输入端进行取样;以及
一加总单元,所述加总单元的输入端连接至所述多个取样单元的输出端,所述加总单元加总所述多个取样单元的取样结果。
4.根据权利要求3所述的电荷域滤波装置,其特征在于,所述多个取样单元的其中一个取样单元包括:
一取样开关,其第一端连接至所述开关电容网络的输入端;
一取样电容,连接至所述取样开关的第二端;
一重置开关,所述重置开关的第一端连接至所述取样电容,所述重置开关的第二端连接至一参考电压;以及
一输出开关,所述输出开关的第一端连接至所述取样电容,所述输出开关的第二端连接至所述加总单元的输入端。
5.根据权利要求3所述的电荷域滤波装置,其特征在于,所述加总单元包括:
一加总电容,连接至所述多个取样单元的输出端。
6.根据权利要求5所述的电荷域滤波装置,其特征在于,所述加总单元还包括:
一第一开关,所述第一开关的第一端连接至所述多个取样单元的输出端;以及
一第一电容,连接至所述第一开关的第二端。
7.根据权利要求5所述的电荷域滤波装置,其特征在于,所述加总单元还包括:
一第二开关,所述第二开关的第一端连接至所述加总电容;以及
一第三开关,所述第三开关的第一端连接至所述第二开关的第二端,所述第三开关的第二端连接至一参考电压。
8.根据权利要求1所述的电荷域滤波装置,其特征在于,所述电流加法器进行电荷的对应电流的加总操作。
9.根据权利要求1所述的电荷域滤波装置,其特征在于,所述电流加法器包括:
多个源追随器,所述多个源追随器的输入端作为所述电流加法器的输入端;以及
一电流镜晶体管,所述电流镜晶体管的第一端连接至所述多个源追随器的输出端,所述电流镜晶体管的第二端连接至一参考电压,所述电流镜晶体管的控制端连接至所述电流镜晶体管的第一端。
10.根据权利要求9所述的电荷域滤波装置,其特征在于,所述多个源追随器的其中一个源追随器包括:
一第一电流源;
一第一晶体管,所述第一晶体管的第一端连接至所述第一电流源,所述第一晶体管的控制端作为所述源追随器的输入端;以及
一第二电流源,连接至所述第一晶体管的第二端。
11.根据权利要求1所述的电荷域滤波装置,其特征在于,所述频宽补偿电路包括:
一感测多工器,所述感测多工器的多个输入端连接至所述多个开关电容网络的输出端与所述电流加法器的输出端,所述感测多工器将所述多个开关电容网络与所述电流加法器的多个输出中的部分或所有输出传送至所述放大器的第二输入端。
12.根据权利要求11所述的电荷域滤波装置,其特征在于,所述感测多工器包括:
多个输入级,所述多个输入级各自包括:
一选择开关,所述选择开关的第一端连接一第一参考电压;
一第二晶体管,所述第二晶体管的控制端作为所述感测多工器的输入端,所述第二晶体管的第一端连接所述选择开关的第二端;以及
一第三电流源,所述第三电流源的第一端连接至所述第二晶体管的第二端,所述第三电流源的第二端连接一第二参考电压;以及
一输出级,包括:
一第一电阻,所述第一电阻的第一端连接所述第一参考电压;
一第三晶体管,所述第三晶体管的控制端连接至所述第二晶体管的第二端,所述第三晶体管的第一端连接至所述第一电阻的第二端与所述第三晶体管的控制端,所述第三晶体管的第二端作为所述感测多工器的输出端;以及
一第四电流源,连接至所述第三晶体管的第二端。
13.根据权利要求1所述的电荷域滤波装置,其特征在于,所述频宽补偿电路包括:
一可组态功率参考单元,将所述多个开关电容网络与所述电流加法器的多个输出中的部分或所有输出进行调整而作为至少一感测功率,并将所述感测功率作为所述感测结果以输出至所述放大器的第二输入端。
14.根据权利要求13所述的电荷域滤波装置,其特征在于,所述可组态功率参考单元包括:
一上分压电阻,所述上分压电阻的第一端作为所述可组态功率参考单元的输入端,所述上分压电阻的第二端作为所述可组态功率参考单元的输出端;以及
多个下分压电阻单元,所述多个下分压电阻单元各自包括:
一下分压电阻,所述下分压电阻的第一端连接至所述上分压电阻的第二端;以及
一第四开关,所述第四开关的第一端连接至所述下分压电阻的第二端,所述第四开关的第二端连接至一参考电压。
15.根据权利要求1所述的电荷域滤波装置,其特征在于,所述频宽补偿电路包括:
一可编程延迟单元,将所述多个开关电容网络与所述电流加法器的多个输出中的部分或所有输出进行延迟,并将延迟结果作为所述感测结果以输出至所述放大器的第二输入端。
16.根据权利要求15所述的电荷域滤波装置,其特征在于,所述可编程延迟单元包括:
一等效参考电阻,所述等效参考电阻的第一端连接至所述可编程延迟单元的输入端,所述等效参考电阻的第二端连接至所述可编程延迟单元的输出端;以及
多个延迟单元,所述多个延迟单元各自包括:
一延迟电容,所述延迟电容的第一端连接至所述等效参考电阻的第二端;以及
一延迟开关,所述延迟开关的第一端连接至所述延迟电容的第二端,所述延迟开关的第二端连接至一参考电压。
17.根据权利要求1所述的电荷域滤波装置,其特征在于,所述频宽补偿电路包括:
一感测多工器,所述感测多工器的多个输入端连接至所述多个开关电容网络的输出端与所述电流加法器的输出端;
一可组态功率参考单元,所述可组态功率参考单元的输入端连接至所述感测多工器的输出端,其中所述感测多工器将所述多个开关电容网络与所述电流加法器的多个输出中的部分或所有输出传送至所述可组态功率参考单元,而所述可组态功率参考单元调整所述感测多工器的输出作为至少一感测功率;以及
一可编程延迟单元,所述可编程延迟单元的输入端连接至所述可组态功率参考单元的输出端,所述可编程延迟单元延迟所述感测功率,并将延迟后的所述感测功率作为所述感测结果以输出至所述放大器的第二输入端。
18.一种电荷域滤波器的频宽补偿电路,其特征在于,包括:
一可组态功率参考单元,接收所述电荷域滤波器的输出并进行调整而作为一感测功率,并将所述感测功率输出至所述电荷域滤波器,所述电荷域滤波器包括一放大器以及多个开关电容网络,所述多个开关电容网络的输入端连接至所述放大器的输出端。
19.根据权利要求18所述的频宽补偿电路,其特征在于,所述可组态功率参考单元包括:
一上分压电阻,所述上分压电阻的第一端作为所述可组态功率参考单元的输入端,所述上分压电阻的第二端作为所述可组态功率参考单元的输出端;以及
多个下分压电阻单元,所述多个下分压电阻单元各自包括:
一下分压电阻,所述下分压电阻的第一端连接至所述上分压电阻的第二端;以及
一第四开关,所述第四开关的第一端连接至所述下分压电阻的第二端,所述第四开关的第二端连接至一参考电压。
20.一种电荷域滤波器的频宽补偿电路,其特征在于,包括:
一可组态功率参考单元,接收所述电荷域滤波器的输出并进行调整而作为一感测功率;以及
一可编程延迟单元,连接至所述可组态功率参考单元,接收所述感测功率并进行延迟,并将延迟结果输出至所述电荷域滤波器,所述电荷域滤波器包括一放大器以及多个开关电容网络,所述多个开关电容网络的输入端连接至所述放大器的输出端。
21.根据权利要求20所述的频宽补偿电路,其特征在于,所述可组态功率参考单元包括:
一上分压电阻,所述上分压电阻的第一端作为所述可组态功率参考单元的输入端,所述上分压电阻的第二端作为所述可组态功率参考单元的输出端;以及
多个下分压电阻单元,所述多个下分压电阻单元各自包括:
一下分压电阻,所述下分压电阻的第一端连接至所述上分压电阻的第二端;以及
一第四开关,所述第四开关的第一端连接至所述下分压电阻的第二端,所述第四开关的第二端连接至一参考电压。
22.根据权利要求20所述的频宽补偿电路,其特征在于,所述可编程延迟单元包括:
一等效参考电阻,所述等效参考电阻的第一端连接至所述可编程延迟单元的输入端,所述等效参考电阻的第二端连接至所述可编程延迟单元的输出端;以及
多个延迟单元,所述多个延迟单元各自包括:
一延迟电容,所述延迟电容的第一端连接至所述等效参考电阻的第二端;以及
一延迟开关,所述延迟开关的第一端连接至所述延迟电容的第二端,所述延迟开关的第二端连接至一参考电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010220004.2A CN102315832B (zh) | 2010-07-01 | 2010-07-01 | 电荷域滤波装置及其频宽补偿电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010220004.2A CN102315832B (zh) | 2010-07-01 | 2010-07-01 | 电荷域滤波装置及其频宽补偿电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102315832A CN102315832A (zh) | 2012-01-11 |
CN102315832B true CN102315832B (zh) | 2014-04-23 |
Family
ID=45428696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010220004.2A Active CN102315832B (zh) | 2010-07-01 | 2010-07-01 | 电荷域滤波装置及其频宽补偿电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102315832B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI478490B (zh) * | 2011-12-14 | 2015-03-21 | Ind Tech Res Inst | 電荷域濾波器及其方法 |
CN103825453B (zh) * | 2014-02-26 | 2016-03-02 | 重庆大学 | 一种变结构多输入高增益直流变换器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1898872A (zh) * | 2003-12-24 | 2007-01-17 | 艾利森电话股份有限公司 | 开关电容器电路补偿装置和方法 |
CN101447773A (zh) * | 2007-11-26 | 2009-06-03 | 索尼株式会社 | 电荷域滤波电路 |
CN101677233A (zh) * | 2008-09-18 | 2010-03-24 | 财团法人工业技术研究院 | 下变频滤波器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008017220A (ja) * | 2006-07-06 | 2008-01-24 | Sony Corp | チャージドメインフィルタ回路 |
-
2010
- 2010-07-01 CN CN201010220004.2A patent/CN102315832B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1898872A (zh) * | 2003-12-24 | 2007-01-17 | 艾利森电话股份有限公司 | 开关电容器电路补偿装置和方法 |
CN101447773A (zh) * | 2007-11-26 | 2009-06-03 | 索尼株式会社 | 电荷域滤波电路 |
CN101677233A (zh) * | 2008-09-18 | 2010-03-24 | 财团法人工业技术研究院 | 下变频滤波器 |
Non-Patent Citations (2)
Title |
---|
张立森等.采用有源电容倍增器改善开关电容DC-DC变换器的性能.《电子学报》.2007,第35卷(第8期),第1563-1566页. |
采用有源电容倍增器改善开关电容DC-DC变换器的性能;张立森等;《电子学报》;20070831;第35卷(第8期);第1563-1566页 * |
Also Published As
Publication number | Publication date |
---|---|
CN102315832A (zh) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI443966B (zh) | 電荷域濾波裝置及頻寬補償電路 | |
US8710920B2 (en) | Charge domain filter and method thereof | |
US7535288B2 (en) | Charge domain filter device | |
Choi et al. | Considerations for high-frequency switched-capacitor ladder filters | |
US4210872A (en) | High pass switched capacitor filter section | |
KR930007299B1 (ko) | 반도체 집적회로 | |
WO2007072712A1 (ja) | サンプリングフィルタ装置 | |
US8836417B2 (en) | Charge-domain filter and method thereof and clock generator | |
CN102315832B (zh) | 电荷域滤波装置及其频宽补偿电路 | |
US20120218053A1 (en) | Passive discrete time analog filter | |
US20080122529A1 (en) | Programmable filter circuits and methods | |
US20110121893A1 (en) | Charge domain filter | |
Hasan et al. | Reconfigurable n-path RF front-end filter with improved blocker rejection | |
JP5515743B2 (ja) | 電圧電流変換器、それを用いた、微分回路、積分回路およびフィルタ回路並びに電圧電流変換方法 | |
Pereira et al. | Optimum design and implementation of IIR SC filters using small-order FIR cells | |
JP5393607B2 (ja) | ダイレクトサンプリング回路 | |
Perez-Aloe et al. | Programmable time-multiplexed switched-capacitor variable equalizer for arbitrary frequency response realizations | |
US9154344B2 (en) | Charge-domain filter apparatus and operation method thereof | |
US10193532B2 (en) | Method of operating a finite impulse response filter | |
Sun et al. | Analysis and implementation of uniform quadrature bandpass sampling | |
US10840890B2 (en) | Discrete time IIR filter with high stop band rejection | |
Herbst et al. | VIS-SC-filters with reduced influences of parasitic capacitances | |
Sun et al. | Active filters using single current conveyor | |
Fischer | Analog RRS cells—An alternative approach for sampled-data low-pass filters | |
Duppils et al. | Realization of fully programmable narrow-band FIR filters with SC technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |