CN102299686B - 电感电路装置 - Google Patents

电感电路装置 Download PDF

Info

Publication number
CN102299686B
CN102299686B CN201110143025.3A CN201110143025A CN102299686B CN 102299686 B CN102299686 B CN 102299686B CN 201110143025 A CN201110143025 A CN 201110143025A CN 102299686 B CN102299686 B CN 102299686B
Authority
CN
China
Prior art keywords
bonding wire
circuit
terminal
input
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110143025.3A
Other languages
English (en)
Other versions
CN102299686A (zh
Inventor
伊戈尔·布莱德诺夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102299686A publication Critical patent/CN102299686A/zh
Application granted granted Critical
Publication of CN102299686B publication Critical patent/CN102299686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

一种键合引线电路包括至少三条键合引线，布置为将输入信号划分为两个输出信号。结合各种示例实施例，键合引线按照大体平行的方式布置，以减小磁耦合以及划分输入信号并且向放大器提供每一个划分信号的相关问题。键合引线通过促进划分的电容电路而连接，并且在一些应用中，通过附加的电容性(接地/基准)和负载电路而连接，以进一步促进对于特定放大器电路实现方式的输入信号的划分，并且可以应用于各种负载。在一些实现中，将输入信号划分为相等的部分或者任意的部分，其中在较宽的频带中具有频率无关的相位差，在电路的端口之间存在隔离。

Description

电感电路装置
技术领域
本发明涉及电路领域，具体地涉及一种电感电路装置。
背景技术
多种输入电路遭受不期望的特性，具体地相对于紧凑的尺寸和效率而言的不期望的特性，以及相对于要求或者受益于输入隔离的特定应用而言的不期望的特性。这些输入电路可以用于提供对于诸如在射频电路中使用的放大器之类的多种部件的输入。
用于多种应用的放大器已经显著地增加，包括诸如在移动通信基站中所使用的放大器之类的高功率MMIC放大器。对于这些放大器，需要高功率效率和小尺寸，然而这些方面都难以实现。通常来说，功率越高放大器越大，而且减小部件的尺寸可能会限制功率能力。此外，用于这些放大器的高功率器件通常必须在不小于16dB的功率增益下表现出非常高的功率效率(例如＞70％)，而诸如SiLDMOS之类的MMIC半导体材料已经具有不期望地高射频(RF)损耗。
多赫尔蒂(Doherty)放大器类型已经成为近年来用于3G/4G手持式设备和移动基站的发射机的技术选择，并且由于其高性能和相对简单的体系结构而用于多种应用。Doherty技术的使用促进了在较大的输入功率变化范围上维持功率放大器的效率。Doherty放大器是由W.H.Doherty在1936年首次提出的，并且由W.H.Doherty在1936年9月的Proceedings of the Institute of Radio Engineers，Vol.24，No.9中题为“A New High Efficiency Power Amplifier for ModulatedWaves”的技术论文中进行了讨论。
由于低成本下的高性能，希望在移动BTS(基本收发器站)发射机的最末级中使用Doherty放大器MMIC的LDMOS技术。然而，难以通过LDMOS组装设备/设计规则来实现小尺寸。例如，许多LDMOS设计局限包括将键合引线之间的间隔限制为130微米或以上，其结果是通常较低的磁耦合因子(k，例如约为0.38)。此外，具有可变输入阻抗(通常是Doherty放大器电路中的峰值放大器的情况)的功率器件导致依赖于功率级别的幅度和相位偏移。这可能对于诸如宽带码分多址(WCDMA)通信***是有害的。另外，可变的输入阻抗导致来自这种***中的峰值和主放大器中工作的功率器件的输入的功率反射，并且从而导致(例如主要和峰值)器件/放大器之间不希望的相互影响或者耦合效应。
在MOS和LDMOS器件的硅衬底中外延硅层下面的高掺杂量衬底常用作地平面。这种衬底展示了依赖于掺杂浓度和工作频率的不同损耗，结果是不同的RF损耗机制，包括与传播的“皮肤效应模式”、“慢波模式”和“电介质准-TEM模式”有关的那些RF损耗机制。
对于Doherty放大器，这些MOS/LDMOS器件可以用作载波(或者主)和峰值放大器，以提供所需的操作和线性度，但是这两种功率器件操作在不同的模式(例如主放大器操作于AB类，峰值放大器操作于C类)，这引起功率增益的较大差异。因此，Doherty放大器表现出其中增益开始下降的功率范围，并且基于总体Doherty放大器增益偏移(即AM-AM失真)而引入增加的输出幅度调制，这是由于在C类工作的峰值放大器具有低的增益、而主放大器出的负载阻抗由于Doherty原理而下降的事实。
Doherty放大器实现的重要瓶颈在于工作频率带宽，由几种不同的部件引起，包括：a)功率器件的寄生输出电容；b)输入和输出阻抗变换器；c)输出90°阻抗反相器(或者Doherty组合器)。
根据Bode-Fano理论(下面的等式)，在输出反射系数Γ下具有输出寄生电容Cds和最优阻抗RL的功率晶体管的工作带宽Δω受限于以下公式：
∫ ω 1 ω 2 ln ( 1 Γ ) dω = ω 2 - ω 1 = Δω = 1 RC = 1 R L C ds
阻抗变换网络也影响工作频带，变换比越高，所述频带越受限制。因此，如果通过具有特征阻抗Ztr的四分之一波阻抗变换器将具有输出阻抗Zout的功率器件与负载Zload匹配，那么依赖于变换器的相移θ，可达到的反射系数Γ可以表达为：
| Γ | = Z L Z 0 - 1 2 Z L Z 0 Cosθ
考虑到传统的Doherty放大器设计，所要求的阻抗变换比较高。例如，在28V电源下作为主放大器工作的150W器件需要高达50倍(例如，从10hm到500hm)的输出阻抗变换比。Doherty***中这种主放大器的有价值的参数是功率效率。如果由于负载失配导致的功率效率的可接受损耗是约1％，那么反射系数必须＜0.1，并且返回损耗必须＜-20dB。相应的工作频带是2.2GHz时＜150MHz，这大约是7％的相对带宽。对于只具有一个集总元件Doherty组合器(不包括阻抗变换器)的Doherty放大器，工作频带是相对带宽的约30％。
Doherty放大器的另一个瓶颈来自于Doherty组合器和输入网络的相位频率响应的差异，，从而对于工作频带引入附加的限制，所述输入网络在主和峰值器件的输入之间提供90°相移。
对于实现Doherty放大器的另一个挑战涉及与放大器耦接的输入网络的幅度频率响应，因为功率级别和频率响应可能不是所需的或者是有问题的。提供工作频带中主和峰值器件的驱动信号的不同功率级别和平坦的频率响应的方法的实现已经具有挑战性。例如，可以使用具有90°相移的功率划分网络和端口隔离的功率划分网络(所谓的混合耦合器网络)，但是难以在将信号损耗维持在较低水平的同时在诸如LDMOS衬底之类的衬底上使用标准的集成工艺来实现。由于设备和组装工艺以及要求键合引线邻近，诸如使用磁耦合键合引线之类的其他方法也不是切实可行的。
其他连接性方法遭受到不希望的(不足够的)磁耦合。此外，按照一致的方式制造器件来设置和解决磁耦合问题对于多种制造工艺都有挑战性。例如，诸如键合引线之类的部件之间的最小距离可能相对较大，这限制了引线的磁耦合。
对于使用基于阻抗的电路处理的不同信号，问题可能来自于信号之间的这种相互耦合以及上述其他问题。
发明内容
结合各种示例实施例，一种输入电路向主和峰值放大器提供功率，以解决诸如上述讨论的问题之类的对于多种应用和器件的挑战。
结合示例实施例，电感电路将输入信号划分为两个输出信号。所述电路包括：输入端子，接收输入信号；以及第一电感电路，所述第一电感电路包括一对键合引线，所述一对键合引线与所述输入端子耦接、并且延伸到第一输出端子以提供第一输出信号。第二电感电路包括从中间输入端子延伸到第二输出端子以提供第二输出信号的键合引线。键合引线沿平行方向延伸并且彼此偏移，以减轻键合引线之间的磁耦合。电容电路将中间输入端子与第一输出端子耦接，另一个电容电路将输入端子与第二输出端子耦接。
结合另一个示例实施例，一种射频放大器电路包括横向扩散金属氧化物半导体(LDMOS)衬底、主放大器电路、峰值放大器电路和电感输入电路。所述电感输入电路包括：输入端子，接收输入信号；以及第一电感电路，所述第一电感电路包括一对键合引线，所述一对键合引线与所述输入端子耦接、并且延伸到第一输出端子以向所述峰值放大器电路提供第一输出信号。第二电感电路包括从中间输入端子延伸到第二输出端子的键合引线，并且经由第二输出端子向主放大器电路提供第二输出信号。各个端子中每一个位于LDMOS衬底上，并且键合引线沿平行方向延伸并且彼此偏移，以减轻键合引线之间的磁耦合，以及减少输入信号经由LEMOS衬底的通过。电容电路将中间输入端子与第一输出端子耦接，另一个电容电路将输入端子与第二输出端子耦接。
结合其他示例实施例，将输入信号划分为两个输出信号。将输入信号提供给输入端子，并且经由包括一对键合引线的第一电感电路将输入信号传递给第一输出端子，所述一对键合引线与输入端子耦接并且延伸到第一输出端子，以提供第一输出信号。第一输出端子处的信号经由电容电路与中间输入端子耦合。中间输入端子处的信号经由第二电感电路与第二输出端子耦合，所述第二电感电路包括从中间输入端子延伸到第二输出端子以提供第二输出信号的键合引线。键合引线沿平行方向延伸并且彼此偏移，并且用于减轻键合引线之间的磁耦合。输入端子处的输入信号也经由电容电路与第二输出端子耦合。
以上讨论/概括并非要描述本发明公开的每一个实施例或每一种实现。以下的附图和详细描述也只是例证了各种实施例。
附图说明
考虑结合附图的以下详细描述，可以更加全面地理解各种示例实施例，其中：
图1示出了根据本发明示例实施例的键合引线布置；
图2A示出了根据本发明另一个示例实施例的具有电感键合引线布置的基于半导体的放大器电路；
图2B示出了根据本发明另一个示例实施例的用于诸如图2A所示放大器电路的集总电路元件；
图2C示出了根据本发明另一个示例实施例的具有电感键合引线布置的基于半导体的放大器电路的示意图，可以如图2A那样实现，并且可以具有如图2B所示的集总元件；
图2D示出了根据本发明另一个示例实施例的集总功率划分电路的示意图，所述集总功率划分电路可以利用图2A所示的电路200来实现；
图3是示出了根据本发明另一个示例实施例的电路(例如图2D所示)中划分的信号之间的相位差的曲线图；
图4是示出了根据本发明另一个示例实施例的电路(例如图2D所示)的作为工作特性的频带中输出端口之间的隔离的曲线图；
图5是示出了根据本发明另一个示例实施例的电路(例如图2D所示)的作为工作特性的频带中输出端口之间的功率划分的曲线图；以及
图6是示出了根据本发明另一个示例实施例的电路(例如图2D所示)的实部和虚部阻抗的曲线图。
具体实施方式
尽管本发明包括各种修改和替换形式，在附图中作为示例示出并且将详细描述其细节。然而应该理解的是本发明并非局限于这里所述的具体实施例。相反，本发明覆盖落在包括权利要求中所限定的各个方面的范围之内的所有修改、等同物和替代物。
本发明可应用于与各种电路使用的多种不同类型的工艺、器件和布置，包括用于放大器的电感电路，以及诸如包括无线通信和射频(RF)/微波信号之类的电路的各种应用。尽管本发明不必进行这样的限制，通过使用上下文的示例讨论可以理解本发明的各个方面。
结合各种示例实施例，键合引线布置包括相对于彼此定位的相互作用的引线，以设置和/或减轻引线的磁耦合。在一种实现中，将三条引线布置为一条引线大***于其他两条引线之间。引线的相对定位可以用于基于引线之间的距离来减轻性能偏差。
在许多应用中，使用键合引线的RF功率划分网络布置在诸如包括SiLDMOS(或者类似的)类型衬底之类的一个或多个衬底上，并且用作诸如具有两个放大器或器件的RF放大器电路之类的放大器电路的功率输入划分器的一部分。这些器件可以按照诸如0、180或者90度之类的输入信号相位差而并联连接，如同在具有主放大器和峰值放大器的Doherty放大器中那样。可以按照不同的方式布置各条引线，以在所有端口之间达到具有一定隔离水平的频带中所要求的功率划分，并且在减轻RF信号损耗的同时这样进行，例如通过将RF损耗限制为小于约0.3dB至0.5dB。对于与Doherty放大器有关的一般信息，以及对于可以应用各种示例实施例的放大器和方法有关的具体信息，可以参考美国专利No.7,078,976，将其全部结合在此作为参考。
为了实现这种水平的RF功率损耗，部件可以布置为表现出高品质因子Q(例如，大于80或100)。键合引线用于促进在高至约10GHz的频带中大于约80的品质因子Q，如同布置在地平面或者具有高传导率的金属表面上一样，如同可以进一步应用于表现出相对较低(例如＜0.2dB)信号损耗的MIM电容。这种应用可以利用MMIC(单片微波集成电路)技术，例如利用无线***或其他射频(RF)***的收发机。
根据要使用引线的具体应用来设置引线之间的相应距离。在一种实现中，将引线放置为靠近，使用不同引线的磁耦合，相对于例如由较少条引线或者单个这种引线所表现出的电容变化，来减小总电容变化。可以依赖于实现方式将实现这种减小的足够电磁耦合设置/选择为多种级别，例如在至少约0.4或以上的级别。在一些实现中，对于间隔开约60μm的平行键合引线，键合引线展现出在约0.6和0.707之间的所需磁耦合因子(k)。可以基于将引线放置为彼此靠近的制造工艺的能力和/或底层衬底的类型来设置耦合程度。
结合本发明的另一个示例实施例，键合引线电路包括一组或多组键合引线，每一组内键合引线沿相对于组内的其他键合引线的大体的共同方向延伸，每一条键合引线相对于键合引线所在的键合引线组内的其他键合引线而言间隔开来。在许多应用中，每一条键合引线在一对电路端子之间延伸，每一组中相应的一对电路端子布置为相对于该组中的其他对电路端子而言沿着大体线性的方向(例如连接每一组内的端子对的线在一定程度上是平行的)。连接端子的相应键合引线因而沿共同的方向延伸，可以用于促进沿着键合引线的一些或全部长度上的耦合。
对于端子和连接端子的键合引线，可以相对于彼此来调节它们的布置，以增加或者减小引线之间的磁耦合。在一些应用中，设置磁耦合包括设置一对端子相对于其他对端子的位置。例如，通过将端子放置为彼此更加靠近，也可以将键合引线放置为在与端子的相应连接处附近彼此更加靠近。类似地，通过对于不同的键合引线重新布置端子，可以将与相应端子耦接的键合引线交叉、互相盘绕或者相对于彼此布置以减轻磁耦合。
在其他应用中，设置磁耦合包括当键合引线在端子之间延伸时相对于彼此调节键合引线。例如，可以将键合引线像弓那样弯曲得比其他引线更高或者更低，或者横向弯曲得彼此更靠近或者更远离。仍然在其他应用中，可以操控端子的位置和键合引线的布置两者来设置磁耦合。
键合引线布置可以用于针对多个放大器将输入功率划分。如上所述，一些实施例涉及针对RF放大器电路的主放大器和峰值放大器的混合功率输入划分器。一个这种应用包括使用具有硅LSMOS(横向扩散金属氧化物半导体)衬底的Doherty放大器。对于与放大器有关的一般信息以及对于与利用其实现这里的一个或多个实施例的输入功率划分器的放大器和Doherty型放大器有关的具体信息，可以参考Blednov的美国专利申请No.2009/0212858，将其全部结合在此作为参考。
利用Doherty放大器实现这里所讨论的各种应用，Doherty放大器通过让第一放大器(主放大器或载波放大器)操作使得输出开始饱和并且获得高线性效率，来实现较高的线性效率。第二(峰值或辅助)放大器用于在输出被驱动得超过饱和点时维持总体线性度。因此可以将Doherty放大器的操作分入到两个主要区域。在第一区域中，输入功率小于峰值放大器的阈值，并且载波放大器向负载提供输出功率。当输入驱动电压或功率进一步增加到紧接在载波放大器变饱和(获得峰值效率的那一点)之前的水平时，峰值放大器开始工作，开始第二操作区域。
通过四分之一波变换器的连接，由峰值放大器提供的功率有效地减小了载波放大器所看到的输出负载阻抗。这种阻抗的减小使得载波放大器能够在其电压保持饱和的同时向负载递送更多的功率。这样，在整个区域中，维持载波(或者主)放大器以及因此Doherty放大器整体的所需效率，直到峰值放大器达到饱和为止。
在另一个更加具体的示例实施例中，移动通信基站放大器包括这里所讨论的键合引线电路，用于向主放大器和峰值放大器的集总混合输入电路提供(划分的)功率，具有所需的幅度/功率差和较宽频带内的约恒定的90°相移，使得能够实现30％的相对Doherty工作带宽。
在许多种实现中，通过集成Doherty放大器来从Doherty放大器体系结构中去除了阻抗变换器，其中Doherty组合器可以直接与主器件的输出相连而无需两者之间的阻抗变换网络。这是通过将Doherty组合器的特征阻抗设置为大约等于主器件的期望/所需负载阻抗的值(这可以通过使用集总元件集成部件的Doherty组合器来实现)而实现的，以达到30％的工作频带。
结合各种实施例，术语“正交”用于指示键合引线或键合引线组的朝向。例如，该术语可以应用于在彼此垂直或近似垂直(例如偏离垂直方向几度的范围内)的平面内延伸的键合引线。术语“平行”也用于在各种实施例中指示朝向，包括环路中键合引线的朝向。该术语可以应用于在平行平面或者近似平行(例如偏离平行方向几度的范围内)的平面内延伸的键合引线。
可以使用多种不同类型的器件来实现这里讨论和/或附图中所示的放大器，例如双极功率器件、MOS(金属氧化物半导体)、LDMOST(横向扩散金属氧化物半导体晶体管)、FET(场效应晶体管)、PHEMT或HBT(异质结双极晶体管)。LDMOST提供较高的增益和良好的线性度，并且可以用于诸如WCDMA之类的复杂调制方案，利用Doherty型放大器结构来实现。例如，可以使用HBT MMIC功率器件，其中异质结增大了击穿电压，并且使得结之间的泄露电流最小化。
现在回到附图，图1示出了根据本发明另一个示例实施例的键合引线布置100。键合引线布置100包括沿大体平行的方向布置的三条键合引线110、120和130。在内的键合引线110被相对两侧的键合引线120和130从侧翼包围，利用全部三条引线的布置促进了键合引线之间的所需磁耦合，用于提供划分的输入信号以用于多种目的之一或多个，例如放大。
键合引线110耦接在端子112和114之间，键合引线120耦接在端子122和124之间，以及引线130耦接在端子132和134之间。有效地，键合引线110提供第一电感L1，以及键合引线120/130提供第二电感L2。在键合引线中传播的RF信号按照上述被控制(或被减轻)方式，受到各个引线之间的磁耦合的影响。
各个端子可以与用于向放大器提供(划分的)输入信号的混合输入电路的一部分耦接。因此，端子可以与下文结合附图2A-2D所述的节点P1、P2、P3和P4耦接；根据各种示例实施例，键合引线布置100因此还配置有如这些附图中所示的电路。
图2A示出了根据本发明另一个示例实施例的具有电感性键合引线布置的基于半导体的放大器电路。各个节点P1、P2、P3和P4通过彼此大致平行布置的键合引线201、202和203连接。例如，键合引线可以布置为如图1所示的键合引线电路100中那样。
在端子P2处输入功率，端子P2与键合引线202和203相连。端子P1和P4分别与主放大器和峰值放大器耦接，而端子P3与电阻负载R耦接。端子P1和P2通过电容器Cs1连接，端子P3和P4通过电容器Cs2连接。端子P2和P3分别与电容器Cg1和Cg2(以及地/基准)耦接。如图2A所示的其他连接可以结合下面图2B-2D所示和所述的示例来实现。例如，平行的键合引线组204/205和206/207可以实现主和峰值放大器与(经由电容器)地之间的电感耦合电路，如图2C中的电路262和272所示。
图2B示出了根据本发明另一个示例实施例的用于诸如图2A所示放大器电路的集总电路元件202。并联电容器C3和C4分别连接在端口P1/P2和端口P3/P4之间。端口之一(例如P3)可以用作端接端口，外部负载与所述端接端口连接，以吸收在阻抗失配的情况下从输出端口反射的能量，并且促进端口之间的隔离。另一端口(例如P2)可以用作信号输入端口。电容器C2和C2与两个输入侧端口并联连接，两个输出侧端口分别经由第一串联电感器L1连接在上端，经由第二串联电感器L2连接在下端。每一个端口经由并联电容器C1、C2、C5和C6与地或者任意其他合适的基准电势连接。利用这种配置，可以第一和第二输出端口处提供任意的(特别是不相等的)功率划分，同时这两个输出端口处的输出信号之间的相移在较宽的频率范围内保持恒定的90°。此外，也可以在较宽的频率范围内实现两个输出端子之间的高度隔离。因此在提供了主放大器和峰值放大器之间的功率划分，同时可以保持输入反射损耗较低。
图2C示出了根据本发明另一个示例实施例的具有电感性键合引线布置的基于半导体的放大器电路204的示意图，电感性键合引线布置可以如图2A所示的电路200那样，和/或利用如图2B所示的集总电路元件202那样实现。电路204具有共同包括键合引线的两个电感电路240和242，键合引线布置为减轻磁耦合(例如如图1所示)，通过电容器Cs耦合，并且也具有通过(分路)电容器Csh耦接的相应端部。负载250与电感电路242耦接。
将在电感电路242处接收的输入信号划分并且提供给主放大器和峰值放大器260和270。放大器中每一个还分别经由电路262和272与地或者合适的基准电势耦接。
图2D示出了根据本发明另一个示例实施例的集成LDMOS功率放大器电路206，可以利用图2A所示的电路200来实现。为了便于讨论，将图2D中所示的一些电路部件与图2A所示部件类似地标记作为示例，应该理解的是也可以利用其他类型的电路来实现电路206。所示的特定电容是示例性的，与特定的实施例结合使用。
在端子P2处输入信号，划分信号并且提供给放大器。端子P4与负载R1耦接，例如用于减轻功耗限制。三条键合引线201、202和203与所示的端子和相应的电容和电阻电路连接。键合引线201和203的输入端耦接以接收端子P2处的输入信号，经由电容器C28与地/基准耦接，并且还经由端子P1处的电容器C30与键合引线202的输出端耦接，电容器C30经由电容器C29与地/基准耦接。键合引线201和2023的输出端与输出端子P4(例如与放大器)、经由电容器C27与地/基准耦接，并且在端子P4处经由电容器C25与键合引线202的输入端耦接，电容器C25进一步经由电容器C5与地/基准耦接。
图3-6分别示出频带中键合引线功率划分网络的相位频率响应、输入返回损耗、功率划分比、端口之间的隔离和输入阻抗。图3是示出了在放大器电路中划分和递送的信号之间的相位差的曲线图，提供给相应的放大器的每一个信号310和320相位彼此异相约90°。图4示出了在频率范围上以dB为单位的键合引线功率划分网络的输入特性和相互端口隔离特性，例如附图所示和这里所述的。图5示出了(对于各个端口和放大器)输出端口510和520之间的功率划分比。图6是示出了根据本发明另一个示例实施例的输入功率划分网络和Doherty放大器电路的实部阻抗(610)和虚部阻抗(620)的曲线图。
基于上述讨论和说明，本领域普通技术人员将易于理解并非严格遵循这里说明和描述的典型实施例的情况下可以对本发明进行各种修改和变动。例如，可以将所示和所讨论的键合引线用不同尺寸、厚度或形状的键合引线来代替。所述键合引线也可以利用不同类型的混合电路和不同类型的放大器电路来实现，可以包括附加的放大器(例如伴随主放大器的附加峰值放大器)。这里所讨论的环路电路也可以结合多个完全不同的器件来实现，包括具有放大器、射频电路等的那些器件。这些修改并没有脱离包括所附权利要求所述的本发明的真实精神和范围。

Claims (21)

1.一种电感电路，用于将输入信号划分为两个输出信号，所述电路包括：
输入端子，接收输入信号；
第一电感电路，包括一对键合引线，所述一对键合引线与所述输入端子耦接、并且延伸到第一输出端子以提供第一输出信号；
第二电感电路，包括从第二端子延伸到第二输出端子以提供第二输出信号的键合引线，
其中，键合引线沿平行方向延伸并且所述第一电感电路的一对键合引线与所述第二电感电路的键合引线彼此偏移，以控制键合引线之间的磁耦合；
将第二端子与第一输出端子耦接的电容电路；以及
将输入端子与第二输出端子耦接的电容电路。
2.根据权利要求1所述的电路，其中电感和电容电路配置为通过将输入信号划分为彼此偏移预定相移的输出信号，来将所述输入信号划分为第一和第二输出信号。
3.根据权利要求1所述电路，
还包括有损衬底，在所述有损衬底上形成各个端子；以及
其中键合引线配置为促进相互磁耦合，并且减少输入信号经由有损衬底的通过。
4.根据权利要求1所述的电路，还包括：
与端子接触的有损衬底；以及
所述衬底上的绝缘材料，配置为将端子彼此电绝缘。
5.根据权利要求1所述的电路，还包括横向扩散金属氧化物半导体LDMOS衬底，各个端子和电容电路与LDMOS衬底相耦接。
6.根据权利要求1所述的电路，还包括分别与相应键合引线的端部耦接并与地平面和基准电压平面中的至少一个耦接的电容电路。
7.根据权利要求1所述的电路，还包括：电阻负载电路，与所述第二端子耦接以耗散掉从输出端子反射的功率。
8.根据权利要求1所述的电路，其中第一和第二电感电路的每一个中的键合引线分别配置为在选定频带中提供第一和第二电感电路之间的相互磁耦合。
9.根据权利要求1所述的电路，其中相应的端子、电容器和键合引线配置为接收射频RF信号，将RF信号划分为两个部分，并在特定频带中以预定相位差，按照选定的阻抗将RF信号传递至输出端子。
10.根据权利要求1所述的电路，其中输出端子分别与主放大器电路和峰值放大器电路的输入端子相连。
11.根据权利要求1所述的电路，还包括：
第一和第二放大器，其输入分别与第一和第二输出端子耦接；以及
与放大器耦接的输出电路，所述输出电路包括至少两条键合引线，所述至少两条键合引线彼此基本上平行，并且分别将放大器的输出端子彼此耦接。
12.根据权利要求1所述的电路，还包括：
第一和第二放大器，分别与第一和第二输出端子耦接；以及
耦接在每一个放大器的输入与地平面和金属屏蔽板的至少一个之间的电容电路，所述金属屏蔽板与底层衬底的基准电压平面相连。
13.根据权利要求1所述的电路，还包括：
第一和第二放大器，分别与第一和第二输出端子耦接；以及对于每一个放大器：
电容电路；以及
相对于彼此沿平行方向延伸的一对键合引线，所述键合引线中的第一键合引线与放大器的输入和中间电容电路端子耦接，所述键合引线中的第二键合引线与中间电容电路端子和电容电路耦接，所述键合引线配置为彼此相互磁耦合。
14.一种射频放大器电路，包括：
横向扩散金属氧化物半导体LDMOS衬底；
主放大器电路；
峰值放大器电路；
输入端子，接收输入信号；
第一电感电路，包括一对键合引线，所述一对键合引线与输入端子耦接，并且延伸至第一输出端子以向所述峰值放大器的输入提供第一输出信号；
第二电感电路，包括键合引线，所述键合引线从第二端子延伸至第二输出端子，以向所述主放大器电路的输入提供第二输出信号；
其中各个端子位于LDMOS衬底上；
键合引线沿平行方向延伸并且所述第一电感电路的一对键合引线与所述第二电感电路的键合引线彼此偏移，以控制键合引线之间的磁耦合；
将第二端子与第一输出端子耦接的电容电路；以及
将输入端子与第二输出端子耦接的电容电路。
15.根据权利要求14所述的电路，还包括电阻电路，所述电阻电路将所述第二端子与基准电压平面、金属屏蔽板和导电衬底中的至少一个耦接。
16.根据权利要求14所述的电路，还包括电容电路，所述电容电路分别将输入端子与基准电压平面、金属屏蔽板和导电衬底耦接。
17.根据权利要求14所述的电路，还包括：
底层基准电压平面、金属屏蔽板和导电衬底中的至少一个；
电阻电路，将第二端子与底层基准电压平面、金属屏蔽板和导电衬底中的所述至少一个耦接；以及
电容电路，分别将输入端子与底层基准电压平面、金属屏蔽板和导电衬底的所述至少一个耦接。
18.根据权利要求14所述的电路，其中第一和第二电感电路中每一个分别配置为提供每个相应电感电路的键合引线之间的足够水平的磁耦合，以减轻键合引线的电容变化。
19.一种将输入信号划分为两个输出信号的方法，所述方法包括：
向输入端子提供输入信号；
经由第一电感电路将所述输入信号传递至第一输出端子，所述第一电感电路包括一对键合引线，所述一对键合引线与所述输入端子耦接、并且延伸到第一输出端子以提供第一输出信号；
经由电容电路将第一输出端子处的信号耦合至第二端子；
经由第二电感电路将第二端子处的信号耦合至第二输出端子，所述第二电感电路包括从第二端子延伸到第二输出端子以提供第二输出信号的键合引线，
其中，键合引线沿平行方向延伸并且所述第一电感电路的一对键合引线与所述第二电感电路的键合引线彼此偏移，以控制键合引线之间的磁耦合；以及
经由电容电路将输入端子处的输入信号耦合至第二输出端子。
20.根据权利要求19所述的方法，还包括：使用第一电感电路的键合引线中传递的信号在第二电感电路的键合引线中感应出电流，以及使用第二电感电路的键合引线中传递的信号在第一电感电路的键合引线中感应出电流，并且使用连接在键合引线集合的键合端之间的电容网络来补偿信号的频率依赖性电流幅度。
21.根据权利要求19所述的方法，
其中第一和第二电感电路位于屏蔽金属板上，所述屏蔽金属板沉积到有损导电衬底的顶部上，在所述屏蔽金属板和所述衬底之间存在隔离电介质层，金属板与MMIC放大器的第一输入端口处的地平面端子、电容电路的接地板以及FET/LDMOS器件的有源结构的外部源极端子连接；以及
所述方法还包括：使用金属板来返回有源器件输入和MMIC输入端口之间的输入信号的电流。
CN201110143025.3A 2010-06-01 2011-05-30 电感电路装置 Active CN102299686B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/791,589 US8410853B2 (en) 2010-06-01 2010-06-01 Inductive circuit arrangement
US12/791,589 2010-06-01

Publications (2)

Publication Number Publication Date
CN102299686A CN102299686A (zh) 2011-12-28
CN102299686B true CN102299686B (zh) 2014-04-30

Family

ID=44117998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110143025.3A Active CN102299686B (zh) 2010-06-01 2011-05-30 电感电路装置

Country Status (3)

Country Link
US (1) US8410853B2 (zh)
EP (1) EP2393112B1 (zh)
CN (1) CN102299686B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105490671A (zh) * 2014-10-01 2016-04-13 亚德诺半导体集团 高隔离度宽带开关
CN105490671B (zh) * 2014-10-01 2019-07-16 亚德诺半导体集团 高隔离度宽带开关

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2869463B1 (en) 2013-10-31 2016-01-06 Samba Holdco Netherlands B.V. Doherty amplifier structure
WO2015067985A1 (en) * 2013-11-07 2015-05-14 Freescale Semiconductor, Inc. Adjustable losses of bond wire arrangement
EP2876810B1 (en) * 2013-11-22 2016-04-13 Samba Holdco Netherlands B.V. Doherty Amplifier
EP3145077B1 (en) * 2015-09-16 2019-11-13 Ampleon Netherlands B.V. A power amplifier cell
US10097138B2 (en) 2016-07-26 2018-10-09 Nxp Usa, Inc. Doherty input power splitter and linearization method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US6737948B2 (en) * 2000-10-10 2004-05-18 California Institute Of Technology Distributed circular geometry power amplifier architecture
US7053706B2 (en) * 2002-02-01 2006-05-30 Youngwoo Kwon High linearity doherty communication amplifier with bias control
US7276420B2 (en) * 2005-07-11 2007-10-02 Freescale Semiconductor, Inc. Method of manufacturing a passive integrated matching network for power amplifiers

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177834B1 (en) 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
JP4136530B2 (ja) 2002-08-12 2008-08-20 日本電産サンキョー株式会社 ダンパー装置
US7078976B2 (en) 2002-08-19 2006-07-18 Koninklijke Philips Electronics N.V. High power Doherty amplifier
ATE544231T1 (de) 2004-06-29 2012-02-15 Nxp Bv Integrierte doherty- hochleistungsverstärkeranordnung
US8228123B2 (en) 2007-08-29 2012-07-24 Nxp B.V. Integrated Doherty amplifier
US7939864B1 (en) 2010-06-01 2011-05-10 Nxp B.V. Inductive bond-wire circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6737948B2 (en) * 2000-10-10 2004-05-18 California Institute Of Technology Distributed circular geometry power amplifier architecture
US6538336B1 (en) * 2000-11-14 2003-03-25 Rambus Inc. Wirebond assembly for high-speed integrated circuits
US7053706B2 (en) * 2002-02-01 2006-05-30 Youngwoo Kwon High linearity doherty communication amplifier with bias control
US7276420B2 (en) * 2005-07-11 2007-10-02 Freescale Semiconductor, Inc. Method of manufacturing a passive integrated matching network for power amplifiers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105490671A (zh) * 2014-10-01 2016-04-13 亚德诺半导体集团 高隔离度宽带开关
CN105490671B (zh) * 2014-10-01 2019-07-16 亚德诺半导体集团 高隔离度宽带开关

Also Published As

Publication number Publication date
US8410853B2 (en) 2013-04-02
EP2393112A3 (en) 2013-05-22
EP2393112A2 (en) 2011-12-07
CN102299686A (zh) 2011-12-28
US20110291772A1 (en) 2011-12-01
EP2393112B1 (en) 2019-12-11

Similar Documents

Publication Publication Date Title
EP1763921B1 (en) Integrated doherty type amplifier arrangement with high power efficiency
EP2195921B1 (en) Integrated doherty amplifier
CN102480272B (zh) 射频放大器
US11018629B2 (en) Integrated multiple-path power amplifier
US11201591B2 (en) Asymmetric Doherty amplifier circuit with shunt reactances
US20100001802A1 (en) Integrated doherty type amplifier arrangement with high power efficiency
US11522499B2 (en) Integrated multiple-path power amplifier
US20100026387A1 (en) Integrated doherty type amplifier arrangement with high power efficiency
US9692361B2 (en) Doherty amplifier
EP2698918A1 (en) Amplifier circuit
CN102299686B (zh) 电感电路装置
US9503030B2 (en) Radio frequency power amplifier
CN111586896B (zh) 一种集成双频Doherty功率放大器、基站和移动终端
US11108361B2 (en) Integrated multiple-path power amplifier with interdigitated transistors
JP2009182635A (ja) ドハティ増幅器
US20210218375A1 (en) Load modulated balanced power amplifier integrated circuits including transformer-based hybrid splitter/combiner circuits
CN114365416B (zh) Rf功率放大器封装中的偏置电压连接
US11114396B2 (en) Reduced-length bond pads for broadband power amplifiers
CN115765645A (zh) 射频放大器
US20230216456A1 (en) Power amplifier circuit
EP4325720A1 (en) Doherty amplifier and output network thereof and design method for doherty amplifier

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151102

Address after: Holland Ian Deho Finn

Patentee after: NXP BV

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV

C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Nijmegen

Patentee after: AMPLEON NETHERLANDS B.V.

Address before: Holland Ian Deho Finn

Patentee before: NXP BV