CN102298112A - 一种可编程逻辑器件的测试方法及*** - Google Patents

一种可编程逻辑器件的测试方法及*** Download PDF

Info

Publication number
CN102298112A
CN102298112A CN2011101148939A CN201110114893A CN102298112A CN 102298112 A CN102298112 A CN 102298112A CN 2011101148939 A CN2011101148939 A CN 2011101148939A CN 201110114893 A CN201110114893 A CN 201110114893A CN 102298112 A CN102298112 A CN 102298112A
Authority
CN
China
Prior art keywords
programmable logic
logic device
pld
measured
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101148939A
Other languages
English (en)
Other versions
CN102298112B (zh
Inventor
时洵
谢文聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110114893.9A priority Critical patent/CN102298112B/zh
Publication of CN102298112A publication Critical patent/CN102298112A/zh
Application granted granted Critical
Publication of CN102298112B publication Critical patent/CN102298112B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Logic Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种可编程逻辑器件的测试方法及***,包括:采用计算机语言实现待测可编程逻辑器件的功能,执行该功能对数据包进行处理;并且,还将数据包发送给待测可编程逻辑器件,待测可编程逻辑器件对数据包进行处理;将计算机语言实现的功能对数据包的处理结果与待测可编程逻辑器件对数据包的处理结果进行差异比较,并输出比较结果。本发明将通讯协议的逻辑设计采用计算机语言描述,解决了逻辑设计中,各项测试指标只能通过逻辑语言进行测试的局限性,提供了利用计算机机语言验证逻辑设计的方法,降低了测试工作的难度、提高了测试结果的可靠性。

Description

一种可编程逻辑器件的测试方法及***
技术领域
本发明涉及可编程逻辑器件技术领域,尤其涉及一种可编程逻辑器件的测试方法及***。
背景技术
随着可编程逻辑器件在电子电路设计中越来越多的使用,其集成度、密度、性能和实现的功能也越来越强。
为了检验被选型逻辑器件的工作能力,验证逻辑开发功能的完整性,需要对可编程逻辑器件的开发过程进行一系列的测试。
目前用于对可编程逻辑器件的开发过程进行测试的方法有两种:
一种通过逻辑器件厂家提供的开发平台进行***仿真,这种方法无法对逻辑器件的处理能力,响应速度进行直观描述。
另一种使用测量仪表,通过示波器和逻辑分析仪对可编程逻辑器件的开发结果进行直观捕捉,这种测试建立在逻辑开发结果已基本成型的基础上,无法为逻辑开发过程提供前期设计依据和设计目标。
因此,现有的验证方法无法全面地为可编程逻辑器件开发过程中的测试提供一套完整的解决方案。
发明内容
本发明要解决的技术问题是提供一种可编程逻辑器件的测试方法及***,可以在可编程逻辑器件的开发过程对可编程逻辑器件进行测试。
为解决上述技术问题,本发明的一种可编程逻辑器件的测试方法,包括:
采用计算机语言实现待测可编程逻辑器件的功能,执行功能对数据包进行处理;并且,还将数据包发送给待测可编程逻辑器件,待测可编程逻辑器件对数据包进行处理;
将计算机语言实现的功能对数据包的处理结果与待测可编程逻辑器件对数据包的处理结果进行差异比较,并输出比较结果。
进一步地,采用计算机语言实现待测可编程逻辑器件的功能包括:
将待测可编程逻辑器件上使用的逻辑语言采用计算机语言进行重新定义;
采用与逻辑语言对应的计算机语言描述待测可编程逻辑器件的功能。
进一步地,还包括:
生成协议包,向待测可编程逻辑器件发送协议包,根据待测可编程逻辑器件对协议包的处理结果,对待测可编程逻辑器件进行功能故障检测。
进一步地,还包括:
在执行功能对数据包进行处理后,以及待测可编程逻辑器件对数据包进行处理后,分别显示处理结果。
进一步地,将数据包发送给待测可编程逻辑器件包括:
发包测试仪产生数据包,并通过级联通讯设备将数据包发送给待测试可编程逻辑器件。
进一步地,一种可编程逻辑器件的测试***,包括:数据传输接口、行为描述处理单元、待测可编程逻辑器件和差异对比单元,其中:
数据传输接口,用于向行为描述处理单元和待测可编程逻辑器件发送数据包;
行为描述处理单元,用于采用计算机语言实现待测可编程逻辑器件的功能,在接收到数据传输接口发送的数据包后,执行功能对数据包进行处理,将处理结果输出到差异对比单元;
待测可编程逻辑器件,用于在接收到数据传输接口发送的数据包后,对数据包进行处理,将处理结果输出到差异对比单元;
差异对比单元,用于将行为描述处理单元和待测可编程逻辑器件的处理结果进行差异比较,并输出比较结果。
进一步地,数据传输接口包括:发包测试仪和级联通讯设备,其中:
发包测试仪,用于产生数据包,并将产生的数据包发送给级联通讯设备;
级联通讯设备,用于将发包测试仪产生的数据包分别发送给行为描述处理单元和待测可编程逻辑器件。
进一步地,行为描述处理单元通过采用计算机语言实现待测可编程逻辑器件的功能是将待测可编程逻辑器件上使用的逻辑语言采用计算机语言进行重新定义;并采用与逻辑语言对应的计算机语言描述待测可编程逻辑器件的功能。
进一步地,还包括功能故障单元;
发包测试仪,还用于生成协议包,通过级联通讯设备将协议包发送给功能故障单元;
功能故障单元,用于向待测可编程逻辑器件发送协议包,根据待测可编程逻辑器件对协议包的处理结果,对待测可编程逻辑器件进行功能故障检测。
进一步地,差异对比单元,还用于将行为描述处理单元对数据包的处理结果,以及待测可编程逻辑器件对数据包的处理结果分别进行显示。
综上所述,本发明将通讯协议的逻辑设计采用计算机语言描述,解决了逻辑设计中,各项测试指标只能通过逻辑语言进行测试的局限性,提供了利用计算机机语言验证逻辑设计的方法,降低了测试工作的难度、提高了测试结果的可靠性。
附图说明
图1是本发明的可编程逻辑器件的测试***的架构图;
图2是本发明中采用的数据传输接口的结构示意图;
图3是本发明的可编程逻辑器件的测试方法的流程图。
具体实施方式
本实施方式主要包含两部分:逻辑设计事件的一致性论证与差异化对比。逻辑设计事件的一致性论证是将逻辑设计事件进行计算机语言描述和算法处理;差异化对比是将逻辑设计结果和计算机语言描述的处理结果进行比对,用以验证逻辑设计的完整性。
为使本发明的目的、技术方案和优点更加清楚明白,下文中将结合附图对本发明的实施例进行详细说明。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互任意组合。
如图1所示,本实施方式的可编程逻辑器件的测试***包括:行为描述处理单元、数据传输接口、差异对比单元和功能故障单元,其中:
行为描述处理单元,用于将可编程逻辑器件实现的功能通过计算机语言加以实现,即用计算机语言,如C语言等,对逻辑语言进行重新定义,并采用与逻辑语言对应的计算机描述待测可编程逻辑器件的功能,完成对逻辑代码的定义,可编程逻辑器件实现的功能可以是通讯协议处理功能等。行为描述处理单元安装在计算机上。
数据传输接口,用于实现将数据包传输给行为描述处理单元和待测可编程逻辑器件,并且还生成协议包,通过将协议包发送给功能故障单元。
参考图2,数据传输接口包括发包测试仪和级联通讯设备,级联通讯设备将发包测试仪产生的数据包传输到待测可编程逻辑器件和行为描述处理单元,将发包测试仪产生的协议包发送给功能故障单元。
差异对比单元,用于接收并记录行为描述处理单元和待测可编程逻辑器件对数据包的处理结果,将计算机语言实现的功能的处理结果与被测可编程逻辑器件的处理结果进行比较输出比较结果;还将行为描述处理单元对数据包的处理结果,以及待测可编程逻辑器件对数据包的处理结果分别进行显示。
功能故障单元,用于产生特定的通讯协议包,向待测可编程逻辑器件发送协议包,根据待测可编程逻辑器件对协议包的处理结果,对待测可编程逻辑器件进行功能故障检测。
图3所示为本实施方式的可编程逻辑器件的测试方法,包括:
步骤301:发包测试仪通过级联通讯设备向行为描述处理单元和待测可编程逻辑器件分别发送数据包;
步骤302:行为描述处理单元和待测可编程逻辑器件均处理从发包测试仪接收到的数据包;
处理数据包的步骤包括:接收数据包,分解、提取相关协议包,查找所需协议包的包头,如1588协议等,判断是否处理所提取的协议包,若不需要处理,则重新检测接收的协议包,若需要处理,执行处理过程。
步骤303:行为描述处理单元和待测可编程逻辑器件分别将处理结果导入到差异对比单元中;
步骤304:差异对比单元对行为描述处理单元和待测可编程逻辑器件的处理结果进行比较,并输出比较结果,以达到验证逻辑设计结果的目的;
步骤305:功能故障单元向待测可编程逻辑器件发送协议包,对待测可编程逻辑器件进行功能故障检测,并记录测试时间和测试结果。
通过以上五个步骤,可以验证逻辑设计开发功能的完善性并直观的显示给测试人员。
显然,本领域的技术人员应该明白,上述的本发明的各模块、各步骤可以用通用的计算装置来实现,它们可以集中在单个的计算装置上,或者分布在多个计算装置所组成的网络上,可选地,它们可以用计算装置可执行的程序代码来实现,从而,可以将它们存储在存储装置中由计算装置来执行,或者将它们分别制作成各个集成电路模块,或者将它们的多个模块或者步骤制作成单个集成电路模块来实现。这样,本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种可编程逻辑器件的测试方法,包括:
采用计算机语言实现待测可编程逻辑器件的功能,执行所述功能对数据包进行处理;并且,还将所述数据包发送给所述待测可编程逻辑器件,所述待测可编程逻辑器件对所述数据包进行处理;
将所述计算机语言实现的功能对所述数据包的处理结果与所述待测可编程逻辑器件对所述数据包的处理结果进行差异比较,并输出比较结果。
2.如权利要求1所述的方法,其特征在于,所述采用计算机语言实现待测可编程逻辑器件的功能包括:
将所述待测可编程逻辑器件上使用的逻辑语言采用计算机语言进行重新定义;
采用与所述逻辑语言对应的计算机语言描述所述待测可编程逻辑器件的功能。
3.如权利要求1所述的方法,其特征在于,还包括:
生成协议包,向所述待测可编程逻辑器件发送所述协议包,根据所述待测可编程逻辑器件对所述协议包的处理结果,对所述待测可编程逻辑器件进行功能故障检测。
4.如权利要求1所述的方法,其特征在于,还包括:
在执行所述功能对数据包进行处理后,以及所述待测可编程逻辑器件对所述数据包进行处理后,分别显示处理结果。
5.如权利要求1所述的方法,其特征在于,所述将所述数据包发送给所述待测可编程逻辑器件包括:
发包测试仪产生所述数据包,并通过级联通讯设备将所述数据包发送给所述待测试可编程逻辑器件。
6.一种可编程逻辑器件的测试***,包括:数据传输接口、行为描述处理单元、待测可编程逻辑器件和差异对比单元,其中:
所述数据传输接口,用于向所述行为描述处理单元和待测可编程逻辑器件发送数据包;
所述行为描述处理单元,用于采用计算机语言实现待测可编程逻辑器件的功能,在接收到所述数据传输接口发送的数据包后,执行所述功能对所述数据包进行处理,将处理结果输出到所述差异对比单元;
所述待测可编程逻辑器件,用于在接收到所述数据传输接口发送的数据包后,对所述数据包进行处理,将处理结果输出到所述差异对比单元;
所述差异对比单元,用于将所述行为描述处理单元和待测可编程逻辑器件的处理结果进行差异比较,并输出比较结果。
7.如权利要求6所述的***,其特征在于,所述数据传输接口包括:发包测试仪和级联通讯设备,其中:
所述发包测试仪,用于产生所述数据包,并将产生的数据包发送给所述级联通讯设备;
所述级联通讯设备,用于将所述发包测试仪产生的数据包分别发送给所述行为描述处理单元和所述待测可编程逻辑器件。
8.如权利要求6所述的***,其特征在于:
所述行为描述处理单元通过采用计算机语言实现待测可编程逻辑器件的功能是将所述待测可编程逻辑器件上使用的逻辑语言采用计算机语言进行重新定义;并采用与所述逻辑语言对应的计算机语言描述所述待测可编程逻辑器件的功能。
9.如权利要求7所述的***,其特征在于,还包括功能故障单元;
所述发包测试仪,还用于生成协议包,通过所述级联通讯设备将所述协议包发送给所述功能故障单元;
所述功能故障单元,用于向所述待测可编程逻辑器件发送所述协议包,根据所述待测可编程逻辑器件对所述协议包的处理结果,对所述待测可编程逻辑器件进行功能故障检测。
10.如权利要求6所述的***,其特征在于:
所述差异对比单元,还用于将所述行为描述处理单元对所述数据包的处理结果,以及所述待测可编程逻辑器件对所述数据包的处理结果分别进行显示。
CN201110114893.9A 2011-05-05 2011-05-05 一种可编程逻辑器件的测试方法及*** Expired - Fee Related CN102298112B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110114893.9A CN102298112B (zh) 2011-05-05 2011-05-05 一种可编程逻辑器件的测试方法及***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110114893.9A CN102298112B (zh) 2011-05-05 2011-05-05 一种可编程逻辑器件的测试方法及***

Publications (2)

Publication Number Publication Date
CN102298112A true CN102298112A (zh) 2011-12-28
CN102298112B CN102298112B (zh) 2016-06-01

Family

ID=45358667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110114893.9A Expired - Fee Related CN102298112B (zh) 2011-05-05 2011-05-05 一种可编程逻辑器件的测试方法及***

Country Status (1)

Country Link
CN (1) CN102298112B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515947A (zh) * 2014-12-12 2015-04-15 中国电子科技集团公司第五十八研究所 可编程逻辑器件在***编程的快速配置与测试方法
CN104678292A (zh) * 2015-03-09 2015-06-03 杭州华三通信技术有限公司 一种复杂可编程逻辑器件cpld测试方法和装置
CN106558348A (zh) * 2016-11-11 2017-04-05 北京京存技术有限公司 一种eMMC读写测试方法和装置
CN107765174A (zh) * 2017-09-07 2018-03-06 国营芜湖机械厂 一种可编程逻辑器件大规模组合逻辑关系反求装置及方法
CN110383090A (zh) * 2017-01-18 2019-10-25 德克萨斯仪器股份有限公司 用于i/o信号故障安全验证的封装的集成电路芯片

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02307125A (ja) * 1989-05-22 1990-12-20 Nec Corp Cpu誤動作検出方式
US6052816A (en) * 1996-02-28 2000-04-18 Nec Corporation Programmable ROM and parity programmable ROM having a correction coding circuit
US6058253A (en) * 1996-12-05 2000-05-02 Advanced Micro Devices, Inc. Method and apparatus for intrusive testing of a microprocessor feature
CN1369798A (zh) * 2001-02-14 2002-09-18 英业达股份有限公司 Cpu性能测试的方法
US7325182B2 (en) * 2004-03-05 2008-01-29 Infineon Technologies Ag Method and circuit arrangement for testing electrical modules
CN101140314A (zh) * 2007-10-12 2008-03-12 电子科技大学 现场可编程门阵列布线信道验证方法及***
CN101198936A (zh) * 2005-05-02 2008-06-11 阿塞米克两合公司 用于仿真可编程单元的过程和设备
CN101551774A (zh) * 2009-04-24 2009-10-07 东莞虎门泰达电子有限公司 软件自动测试***
CN101840367A (zh) * 2009-12-23 2010-09-22 上海高性能集成电路设计中心 一种微处理器浮点部件验证装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02307125A (ja) * 1989-05-22 1990-12-20 Nec Corp Cpu誤動作検出方式
US6052816A (en) * 1996-02-28 2000-04-18 Nec Corporation Programmable ROM and parity programmable ROM having a correction coding circuit
US6058253A (en) * 1996-12-05 2000-05-02 Advanced Micro Devices, Inc. Method and apparatus for intrusive testing of a microprocessor feature
CN1369798A (zh) * 2001-02-14 2002-09-18 英业达股份有限公司 Cpu性能测试的方法
US7325182B2 (en) * 2004-03-05 2008-01-29 Infineon Technologies Ag Method and circuit arrangement for testing electrical modules
CN101198936A (zh) * 2005-05-02 2008-06-11 阿塞米克两合公司 用于仿真可编程单元的过程和设备
CN101140314A (zh) * 2007-10-12 2008-03-12 电子科技大学 现场可编程门阵列布线信道验证方法及***
CN101551774A (zh) * 2009-04-24 2009-10-07 东莞虎门泰达电子有限公司 软件自动测试***
CN101840367A (zh) * 2009-12-23 2010-09-22 上海高性能集成电路设计中心 一种微处理器浮点部件验证装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
石坚 等: "PLD自动测试程序生成***", 《计算机与数字工程》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104515947A (zh) * 2014-12-12 2015-04-15 中国电子科技集团公司第五十八研究所 可编程逻辑器件在***编程的快速配置与测试方法
CN104678292A (zh) * 2015-03-09 2015-06-03 杭州华三通信技术有限公司 一种复杂可编程逻辑器件cpld测试方法和装置
CN106558348A (zh) * 2016-11-11 2017-04-05 北京京存技术有限公司 一种eMMC读写测试方法和装置
CN110383090A (zh) * 2017-01-18 2019-10-25 德克萨斯仪器股份有限公司 用于i/o信号故障安全验证的封装的集成电路芯片
CN110383090B (zh) * 2017-01-18 2022-11-22 德克萨斯仪器股份有限公司 用于i/o信号故障安全验证的封装的集成电路芯片
US12020978B2 (en) 2017-01-18 2024-06-25 Texas Instruments Incorporated Apparatus having on-chip fail safe logic for I/O signal in high integrity functional safety applications
CN107765174A (zh) * 2017-09-07 2018-03-06 国营芜湖机械厂 一种可编程逻辑器件大规模组合逻辑关系反求装置及方法

Also Published As

Publication number Publication date
CN102298112B (zh) 2016-06-01

Similar Documents

Publication Publication Date Title
CN111209203B (zh) 一种基于源代码的模型验证方法
CN105630685A (zh) 程序接口测试方法及装置
CN1818912A (zh) 可扩展可重配置的原型***及方法
CN104572031A (zh) 一种测试用例的生成方法及装置
CN102298112A (zh) 一种可编程逻辑器件的测试方法及***
CN104615477A (zh) 运行中的fpga ***的周期精确级重放和调试
CN111897724A (zh) 一种适用于云平台的自动化测试方法及装置
CN102707712B (zh) 电子装备故障诊断方法和***
CN113590454A (zh) 测试方法、装置、计算机设备和存储介质
Letychevskyi et al. Modeling method for development of digital system algorithms based on programmable logic devices
CN109408309A (zh) 多终端的测试方法及装置
US20180359852A1 (en) Modifying a Circuit Design
CN107197120B (zh) 图像源兼容测试方法及***
CN107294814A (zh) 一种片上网络的测试方法及装置
TW201629768A (zh) 基礎架構規則產生技術
US10599797B1 (en) System, method, and computer program product for grouping one or more failures in a formal verification
CN106919748B (zh) 提高fpga原型验证效率的装置及方法
Schmidt et al. TREM: a tool for mining timed regular specifications from system traces
CN111240972B (zh) 一种基于源代码的模型验证装置
Varghese et al. Can commercial testing automation tools work for iot? A case study of selenium and node-red
US10733346B1 (en) Systems and methods for arc-based debugging in an electronic design
Lee et al. Collecting big data from automotive ECUs beyond the CAN bandwidth for fault visualization
US9477800B1 (en) System, method, and computer program product for automatically selecting a constraint solver algorithm in a design verification environment
US10540467B1 (en) System, method, and computer program product for handling combinational loops associated with the formal verification of an electronic circuit design
Bernardeschi et al. Application of a genetic algorithm for testing SEUs in SRAM-FPGA Systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160601

Termination date: 20190505