CN102290974A - 基于dac技术的新型软启动电路及软启动方法 - Google Patents

Abstract

本发明公开了一种基于DAC技术的新型软启动电路及软启动方法，软启动电路包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块。本发明基于DAC技术，通过采用一种时钟产生模块，生成了上升趋势由缓到陡、再由陡到缓的软启动电压。本发明的数字部分电路静态电流为零，整体功耗控制在2nW以内，大大节省能源，顺应发展需要。本发明在软启动过程中将电感电流上电过冲抑制在1.3A以内，满足***要求；输出电压上升过程稳定，避免了震荡的出现，快速而稳定的达到需要的电压值；并且最大程度的缩短了电源管理IC在启动阶段的响应时间，将其控制在200μs左右。大大提高了整个***的响应速度，使电路更加适应高速度的工作环境。

Description

基于DAC技术的新型软启动电路及软启动方法

技术领域：

本发明属于开关电源领域，本发明涉及一种采用DAC(数模转换)技术、为DC-DC开关电源提供软启动功能的电路。

背景技术：

软启动电路模块是DC-DC开关电源芯片的重要模块。如果没有软启动模块，开关电源电路在上电的过程中，电感中较大的浪涌电流会直接灌入到输出电容中，造成开关电源输出电压的过冲。软启动电路的主要功能就是使DC-DC开关电源芯片在上电的时候，避免了输出电压过冲、造成芯片元器件的损毁。早期的方法是通过用电流源对大电容充电得到斜坡上升的软启动电压，在启动阶段用软启动电压代替基准电压，从而使芯片的输出电压随着软启动电压逐渐上升最终达到稳定值，使开关电源***稳定地进入正常工作状态，从而达到软启动的目的。尽管这种方法简单易用，但是需要一个软启动电容来控制软启动时间，该电容往往很大，不能集成在芯片上，这将增加应用面积和应用成本。另一种软启动的方法称为电流限制方法，通过检测DC-DC开关电源中的开关管上的电流并由电流比较电路来限制开关管的电流，消除浪涌。由于电流限制值一般大于工作电流的最大值，电路启动的一开始就以电流限制值工作会造成输出的过冲，因此一般通过阶梯型增加电流限制值的方法来实现电路的软启动。但是这种方法的缺点是要增加电流检测和电流比较电路，不适合于没有电流限制功能的开关电源电路，而且电流限制值的切换往往不是很平稳。文献Lu Jing，Wu Xiaobo，Shen Xuzhen，QinLin，“On-Chip Soft-start Cell for DC-DC Converter.”Proceedingsof the International MultiConference of Engineers and ComputerScientists 2010 Vol II，IMECS 2010，March 17-19，2010，Hong Kong.以及文献：罗鹏.采用峰值电流模PWM控制的BOOST型DC-DC转换器的设计[D].西安：西安电子科技大学，2010.中提出了两种基于DAC技术软启动电路，其基本原理是首先用分频器将输入的时钟信号进行分频，得到一系列周期不同的数字控制信号，再通过DAC将这些数字信号转化成模拟的基准电压，从而使DC-DC开关电源中的基准电压线性斜坡上升，经过128步由0V上升到需要的电压值，最后通过一个启动结束信号将软启动电压切换到片内的基准电压，可以有效的抑制DC-DC开关电源启动过程中产生的电感电流过冲并且能够让输出电压稳定上升到额定电压值。这种方法的优点是避免使用大的外接软启动电容，节省了芯片的I/O端口，减少了整体电路PCB面积，并且降低了成本，同时又由于不需要电流限制模块和电流比较器模块，也适用于没有电流限制功能的开关电源电路。但是，这种基于DAC技术的软启动电路只提供一个线性上升的软启动基准电压，并且上升的时间比较长，大约是1.5ms到2ms，从而造成DC-DC开关电源芯片启动过慢，并且从实际的仿真中可以看出，在软启动过程中输出电压波形也没有完全跟随软启动电压的上升趋势上升，而是再上升到一定值之后一直持平甚至有些下降，这个过程会持续比较长的时间，然后输出电压再继续上升直到需要的电压值，在输出电压持平或者有些下降的过程中，电感电流的平均值会比较小，使得电感电流有过零的现象，此时整个DC-DC开关电源工作在断续时间导通模式(DCM)下，会造成功率管的漏端电压产生震荡，从而降低了整个电路在软启动阶段的效率，造成能量的损失。为了避免这种软启动的缺陷，需要对软启动电压上升趋势及波形进行分析，重点研究软启动电路对输出电压上升波形和电感电流启动波形的影响，从而需要发明一种能够最利于DC-DC开关电源通过快速稳定的软启动阶段进入正常工作状态的软启动电压电路，它能够最大程度抑制电感电流过冲、控制输出电压稳定和缩短启动时间，并且很大幅度节省电路功耗。

发明内容：

为了避免使用大的外接软启动电容以及避免软启动电路的应用受限于具有电流限制功能的开关电源电路，需要采用基于DAC技术的软启动电路，同时为了避免前述传统的基于DAC技术的软启动电路存在的弊端——软启动时间过长、软启动电压直线性增加造成输出电压无法快速稳定上升到需要的工作电压、软启动上升过程中电感电流过零使得电路工作在DCM模式下造成能量损失，需要在传统的电路基础上进行改进，通过采用一种时钟产生模块，在软启动电压上升的不同阶段调节时钟信号的频率，产生不同的软启动电压波形，研究不同软启动电压波形对输出电压和电感电流的影响，最终确定一种能够很好地抑制电感电流过冲和稳定输出电压的软启动电压波形。

本发明提出一种基于DAC技术的新型软启动电路，并且产生一种相对的最利于电压模PWM控制Boost型DC-DC变换器的输出电压快速稳定的软启动电压波形。

本发明提出的基于DAC技术的新型软启动电路包括：时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块。

所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Control1、Control2、Control3的控制下，将输入的具有频率一定的时钟信号CLK在启动过程的不同阶段内，转化成频率随启动阶段不同而不同的时钟信号New-type Clock，输入到数字信号产生模块的fs1端。

所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块产生的时钟信号New-typeClock，即fs1通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号(D01～D07的Q输出端)，同时选择D触发器链的三个输出信号(D05、D06、D07的Q输出端)，将这三个反馈信号作为时钟产生模块的输入控制信号Control1、Control2、Control3，并且将D触发器链最后一级输出信号(D08的Q输出端)输入到软启动结束控制模块作为整个软启动过程的结束信号。

所述的二进制开关(SW01～SW07)与数字信号产生器、R-2R梯形电阻网络相连，在数字信号产生器输出信号(D01～D08的Q输出端)的控制下，决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值。

所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程。

所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号(D08的Q输出端)作为整个软启动过程的结束信号，通过软启动结束控制模块，将软启动电压V_soft切换成基准电压V_REF，完成软启动过程。

所述的时钟产生模块包括输入端口CLK端、Res端、Control1端、Control2端、Control3端以及输出端口New-type Clock端。其中Control1端、Control2端、Control3端分别与数字信号产生器中D触发器D05、D06、D07的Q端相连；New-type Clock端与数字信号产生器中fs1相连。

所述的数字信号产生器包括输入端口Res端和New-type Clock端以及输出端口D触发器D01～D08的Q端。其中New-type Clock端与时钟产生模块中的fs1相连；D01～D07的Q端与二进制开关(SW01～SW07)的EN端连接。D触发器D08的Q端连接到软启动结束控制模块。

所述的二进制开关包括SW01～SW07的EN端、X端、Y端。其中，EN端连接数字信号产生器中D触发器D01～D07的Q端，X端连接R-2R梯形电阻网络中2R电阻的一端。

本发明设计的基于DAC技术的新型软启动电路，通过采用一种新型时钟信号产生模块，生成了上升趋势由缓到陡、再由陡到缓的软启动电压。本发明在节约能源、抑制过冲、控制***稳定、提高启动速度方面，都有着杰出的表现。作为电源管理IC中的一部分，本发明基于DAC技术，通过采用一种时钟产生模块，生成了上升趋势由缓到陡、再由陡到缓的软启动电压。本发明数字部分电路静态电流为零，整体功耗控制在2nW以内，大大节省能源，顺应发展需要。本发明在软启动过程中将电感电流上电过冲抑制在1.3A以内，满足***要求；输出电压上升过程稳定，避免了震荡的出现，快速而稳定地达到需要的电压值；并且最大程度的缩短了电源管理IC在启动阶段的响应时间，将其控制在200μs以内。大大提高了整个***的响应速度，使电路更加适应高速度的工作环境。

附图说明：

图1为新型软启动电路整体结构框图；

其中：1为时钟产生模块；2为数字信号产生器；3为二进制开关；4为R-2R梯形电阻网络；5为软启动结束控制模块。

图2为图1中数字信号产生器的原理图；

图3(a)为图1中二进制开关的原理图，(b)为二进制开关的电路符号；

图4为图1中R-2R梯形网络电流型DAC电路图；

图5为图1中时钟产生模块电路原理图；

图6为新型软启动电压波形的仿真结果图；

图7为带有新型软启动电路的DC-DC变换器的仿真结果图；

图8为改进后的新型软启动电压波形图；

图9为带有改进后新型软启动电路的DC-DC变换器的仿真结果图；

图10为测试得到的新型软启动电压输出波形图；

图11为测试得到的新型软启动电路为电压模Boost DC-DC变换器提供软启动功能的波形图。

具体实施方式：

下面结合附图对本发明做进一步详细描述：

参见图1所示，本发明的一种基于DAC技术的新型软启动电路，包括：时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块；所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Control1、Control2、Control3的控制下，将输入的具有频率一定的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动阶段不同而不同的时钟信号New-typeClock，输入到数字信号产生模块的fs1端；所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块产生的时钟信号New-type Clock，即fs1通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号(D01～D07的Q输出端)，同时选择D触发器链的三个输出信号(D05、D06、D07的Q输出端)进行反馈，作为时钟产生模块的输入控制信号Control1、Control2、Control3，并且将D触发器链最后一级输出信号(D08的Q输出端)输入到软启动结束控制模块作为整个软启动过程的结束信号；所述的二进制开关(SW01～SW07)与数字信号产生器、R-2R梯形电阻网络相连，在数字信号产生器输出信号(D01～D08的Q输出端)的控制下，决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值；所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程；所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号(D08的Q输出端)输入到软启动结束控制模块，作为整个软启动过程的结束信号，将软启动电压V_soft切换成基准电压V_REF，完成软启动过程。

其中数字信号产生器，图2所示，是由上升沿触发带清零功能的D触发器D01～D07组成。f_S1信号通过D触发器链D01～D07依次对fS1信号二分频。经过7个二分频的D触发器分频后在D07的Q输出端得到周期为128/f_S1的方波信号。在芯片上电之后，电路的使能信号Res对模块中的D触发器清零。然后输入的f_S1信号经过分频后，就可以得到控制软启动波形需要的b₁，b₂，...，b₇七位数字信号，b₁～b₇在每一个时钟的上升沿发生跳变，随时间顺序由0000000，0000001，最终变化到1111111。每一路数字信号用于控制一个二进制开关。同时将数字信号b₅～b₇进行反馈，作为控制信号Control1、Control2、Control3输入到时钟产生模块中多路选择器的控制端。

二进制开关原理图，如图3所示。其中图3(a)为内部原理图。图1中的七位二进制开关分别为SW01，SW02，...，SW07，二进制开关是由传输门、反相器和NMOS管组成，在使能端EN的控制下，使输出端Y在X和GND之间进行选通。图3(b)为设计的二进制开关的电路符号。

R-2R梯形电阻网络实现将数字信号转换为模拟信号的过程。如图4所示，R-2R梯形电阻网络由R和2R两种成比例的电阻组成。使得当电流从左边的2R电阻流向最右边的垂直的2R电阻时，每经过一个2R电阻电流减小一半。因此流过这些2R电阻的电流可以表示为：

$I_1=\frac{V_{\mathrm{REF}}}{2R},I_2=\frac{V_{\mathrm{REF}}}{4R},\·\·\·,I_7=\frac{V_{\mathrm{REF}}}{2^{7}R}---\left(1\right)$

式(1)中V_REF为参考电压，I₁，I₂，…，I₇为流过各电阻支路的电流。

在输入数字信号0和1的控制下，开关S₁，S₂，…，S₇分别接到地和V_soft的位置，这样实现了按照数字输入而变化的权电流加权，从而实现数字到模拟的转换。

最终软启动输出电压可以表示为：

$V_{\mathrm{soft}}=-\frac{V_{\mathrm{REF}}}{R}(\frac{b_1}{2^1}+\frac{b_2}{2^2}+\frac{b_3}{2^3}+\·\·\·+\frac{b_7}{2^7})\mathrm{KR}$

(2)

$=-{\mathrm{KV}}_{\mathrm{REF}}(\frac{b_1}{2^1}+\frac{b_2}{2^2}+\frac{b_3}{2^3}+\·\·\·+\frac{b_7}{2^7})$

式(2)中K为R-2R电阻网络比例因子，本发明中K＝2，b₁，b₂，...，b₇为数字控制信号，V_REF为参考电压。

由式(2)可以得出，输出模拟电压V_soft正比于输入的数字控制信号。

以上内容是本发明设计的软启动内部各模块之间相互联系及每部分工作方式简单介绍。下面对新型软启动电路的工作原理和电路实现进行进一步说明。

a.新型软启动电路工作原理

前述的基于DAC技术的软启动电路的输出电压线性上升的原因是软启动电压在128步的上升过程中，每一步所需的时间(步时间)都是相等的，并且通过采用软启动结束信号将软启动电压V_soft切换到基准电压V_REF来实现软启动阶段的结束功能。

为了改***启动电压波形，需要有效地控制步时间，使软启动电压在每一步的上升电压一定的前提下，步时间发生变化。步时间为输入信号f_S1的周期T_S1。若T_S1较大，则软启动的过程中输出电压上升平缓，若T_S1较小，则软启动输出电压上升陡峭，可以通过调整T_S1产生一个周期T_S1随时间变化的时钟信号，从而得到不同上升斜率的软启动输出电压波形。因此，需要一个时钟产生模块来产生周期随时间变化的时钟信号f_S1。

本发明研究了三种软启动电压波形——抛物线型、直线型、凹线型在抑制电感电流过冲与控制输出电压稳定方面的性能，发现抛物线型参考电压在软启动前半段时间内，性能比较差，抑制电流过冲不明显，而在软启动后半段时间内却很优良，很好地控制了输出电压的稳定性；凹线型参考电压在软启动前半段时间很有优势，抑制过冲效果明显，但在软启动后半段时间比较欠缺，输出电压稳定性不够；直线型介于两者之间，没有明显的优势。

为了达到相对最优的电路性能，本发明决定产生一种新型的软启动电压波形，在软启动的前半段时间以凹线型趋势上升，后半段时间以抛物线型趋势上升，从而发挥在抑制电感电流过冲与控制输出电压稳定的优势。

本发明采用将软启动过程进行分段的方式，通过一个时钟产生模块，让输入时钟信号在不同的时间段，变化成不同的周期，输入到数字信号产生器的输入端。与不同周期的时钟信号对应的软启动输出电压，则会在不同的时间段内，以不同的斜率上升。图5为新型时钟信号产生模块的电路图。图6为软启动电路的仿真结果。其中，软启动电压波形呈现由缓变陡，再由陡变缓的上升趋势，并且在150μs时达到稳定。

将本发明的新型软启动电路用于启动电压模PWM控制Boost型DC-DC变换器，进行仿真，结果如图7所示。由上往下依次是软启动电压V_soft、电感电流I_L、输出电压V_OUT随时间变化波形。从仿真结果可以看出，电感电流过冲得到了相对充分的抑制，控制在2.8A左右，而输出电压上升也足够平缓，在320μs左右达到了稳定。无论是对电流过冲的抑制，还是对输出稳定的控制，都做到了优化，本发明的新型软启动电压波形相比较前述的直线型软启动电压波形，具有很大的优势。

b.优化的软启动电压波形

从图7中可以看到，前述的软启动电路用于启动Boost电路时，出现了电感电流有一段时间过零的现象，这段时间内，整个DC-DC开关电源工作在断续时间导通模式(DCM)下，会造成功率MOS管的漏端电压产生震荡，从而降低了整个电路在软启动阶段的效率，造成了较大的能量损失。为了进一步减小过零时间，需要对软启动电路进行改进，通过提高软启动电路中时钟的频率、缩短软启动时间的方法实现，图8为改进的软启动电压波形。

将改进的软启动电压加载到DC-DC变换器进行仿真，得到如图9的仿真结果，由上往下依次是软启动电压V_soft、电感电流I_L、输出电压V_OUT随时间变化波形。从仿真结果可以看出，电感电流的过零时间基本上消除，输出电压在过冲之后并没有出现电压的降落，而是在过冲的电压值的基础上，直接开始上升，最后在250μs时即达到稳定值。该软启动电压波形的性能，达到很大程度的优化。

c.新型软启动电路的硬件实现

本发明的新型软启动电路基于DAC技术，由模拟部分和数字部分组成，数字部分的数字控制信号通过FPGA来实现，而模拟部分采用分立器件来实现。

图10显示的是本发明的新型软启动电路硬件实现后的测试波形，可以看出，软启动电压V_soft在软启动过程的前半部分以凹线型上升，后半部分以抛物线型上升，最后达到稳定的V_REF后，保持不变。软启动电压的上升趋势符合本发明的设计要求。

图11是本发明的新型软启动电路用于为电压模Boost DC-DC开关电源电路提供软启动功能的测试波形。从测试结果可以看出，软启动电压在150μs内上升到稳定值，电感电流的过零时间基本上消除，并且上电之初的电流过冲被抑制在1.3A以内，Boost输出电压在上升过程中出现了一点电压的降落，但是并没有引起电感电流过零，最终在200μs左右达到稳定值。本发明的新型软启动电路的性能，达到很大程度优化。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施方式仅限于此，对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单的推演或替换，都应当视为属于本发明由所提交的权利要求书确定专利保护范围。

Claims (7)

1.一种基于DAC技术的新型软启动电路，其特征在于：包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块；所述的数字信号产生器与时钟产生模块、二进制开关和软启动结束控制模块相连；所述的时钟产生模块与数字信号产生器相连接；所述的二进制开关与数字信号产生器、R-2R梯形电阻网络相连；所述的R-2R梯形电阻网络与二进制开关相连；所述的软启动结束控制模块与数字信号产生器相连；所述的时钟产生模块包括输入端口CLK端、Res端、Control1端、Control2端、Control3端以及输出端口New-type Clock端，其中Control1端、Control2端、Control3端分别与数字信号产生器中D触发器D05、D06、D07的Q端相连，New-type Clock端与数字信号产生器中fs1端相连。

2.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于：所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Control1、Control2、Control3的控制下，将输入的具有一定频率的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动阶段不同而不同的时钟信号New-type Clock，输入到数字信号产生模块的fs1端。

3.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于：所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块输入的时钟信号New-typeClock，即fs1通过7个二分频的D触发器链进行分频，在D01～D07的Q输出端得到控制二进制开关需要的数字信号，同时在D05、D06、D07的Q输出端选择D触发器链的三个输出信号作为时钟产生模块的输入控制信号Control1、Control2、Control3，并且将D08的Q输出端输出信号输入到软启动结束控制模块，作为整个软启动过程的结束信号。

4.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于：所述的数字信号产生器包括输入端口Res端和New-typeClock端以及输出端口D触发器D01～D08的Q端，其中New-typeClock端与时钟产生模块中的fs1相连；D01～D07的Q端与二进制开关的EN端连接，D触发器D08的Q端连接到软启动结束控制模块。

5.如权利要求1所述基于DAC技术的新型软启动电路，其特征在于：所述的二进制开关包括SW01～SW07的EN端、X端、Y端，其中，EN端连接数字信号产生器中D触发器D01～D07的Q端，X端连接R-2R梯形电阻网络中2R电阻的一端。

6.基于权利要求1所述电路的软启动方法，其特征在于：

包括时钟产生模块、数字信号产生器、二进制开关、R-2R梯形电阻网络以及软启动结束控制模块；所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Control1、Control2、Control3的控制下，将输入的具有频率一定的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动阶段不同而不同的时钟信号New-typeClock，输入到数字信号产生模块的fs1端；所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块输入的时钟信号fs1通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号，同时选择D触发器链的三个输出信号作为时钟产生模块的输入控制信号Control1、Control2、Control3，并且将D触发器链最后一级输出信号输入到软启动结束控制模块，作为整个软启动过程的结束信号；所述的二进制开关与数字信号产生器、R-2R梯形电阻网络相连，在数字信号产生器输出信号的控制下，决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值；所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程；所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号作为整个软启动过程的结束信号，将软启动电压Vsoft切换成VREF，完成软启动过程。

7.如权利要求6所述电路的软启动方法，其特征在于：

所述的时钟产生模块与数字信号产生器相连接，是在三个输入控制信号Control1、Control2、Control3的控制下，将输入的具有频率一定的时钟信号CLK在启动阶段的不同时间段内，转化成频率随启动时间段不同而不同的时钟信号New-type Cloc，输入到数字信号产生模块的fs1端；

所述的数字信号产生器与时钟产生模块、二进制开关、软启动结束控制模块相连，将从时钟产生模块输入的时钟信号fs1通过7个二分频的D触发器链进行分频，得到控制二进制开关需要的数字信号，同时选择D触发器链的三个输出信号，作为时钟产生模块的输入控制信号Control1、Control2、Control3，并且将D触发器链最后一级输出信号，输入到软启动结束控制模块，作为整个软启动过程的结束信号；

所述的二进制开关；与数字信号产生器、R-2R梯形电阻网络相连，在数字信号产生器输出信号的控制下，决定R-2R梯形电阻网络中电阻的连接方式，进而决定R-2R梯形电阻网络的电阻值；

所述的R-2R梯形电阻网络与二进制开关相连，完成将数字信号转换为模拟电压的过程；

所述的软启动结束控制模块与数字信号产生器相连，将数字信号产生器中最后一级输出信号，作为整个软启动过程的结束信号，将软启动电压Vsoft切换成VREF，完成软启动过程；

所述的时钟产生模块包括输入端口CLK端、Res端、Control1端、Control2端、Control3端以及输出端口New-type Clock端，其中Control1端、Control2端、Control3端分别与数字信号产生器中D触发器D05、D06、D07的Q端相连；New-type Clock端与数字信号产生器中同名端New-type Clock相连；

所述的数字信号产生器包括输入端口Res端和New-type Clock端以及输出端口D触发器D01～D08的Q端。其中New-type Clock端与时钟产生模块中的fs1端相连；D01～D07的Q端与二进制开关的EN端连接，D触发器D08的Q端连接到软启动结束控制模块；

所述的二进制开关包括SW01～SW07的EN端、X端、Y端。其中，EN端连接数字信号产生器中D触发器D01～D07的Q端，X端连接R-2R梯形电阻网络中2R电阻的一端。

Images