CN102270437B - 液晶显示设备及其驱动方法 - Google Patents
液晶显示设备及其驱动方法 Download PDFInfo
- Publication number
- CN102270437B CN102270437B CN201010625111.3A CN201010625111A CN102270437B CN 102270437 B CN102270437 B CN 102270437B CN 201010625111 A CN201010625111 A CN 201010625111A CN 102270437 B CN102270437 B CN 102270437B
- Authority
- CN
- China
- Prior art keywords
- time
- division
- time clock
- clock
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims description 10
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 44
- 239000003990 capacitor Substances 0.000 description 22
- 238000005265 energy consumption Methods 0.000 description 19
- 230000003071 parasitic effect Effects 0.000 description 15
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 13
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 13
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 13
- 239000013078 crystal Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 102100022887 GTP-binding nuclear protein Ran Human genes 0.000 description 1
- 101000774835 Heteractis crispa PI-stichotoxin-Hcr2o Proteins 0.000 description 1
- 101000620756 Homo sapiens GTP-binding nuclear protein Ran Proteins 0.000 description 1
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 1
- 101100393821 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GSP2 gene Proteins 0.000 description 1
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
公开了一种液晶显示设备及其驱动方法，其能够减少选通驱动电路的能耗。所述液晶显示设备包括：液晶面板，其包括由选通线和数据线限定的多个像素区域；定时控制器，其用于输出多个数据控制信号、多个时钟脉冲、以及起始脉冲；时分切换单元，其用于将各个时钟脉冲时分成至少两个时分时钟脉冲，并用于输出多个时分时钟脉冲；数据驱动单元，其用于根据所述多个数据控制信号来驱动所述数据线；选通驱动单元，其包括用于根据所述起始脉冲和所述多个时分时钟脉冲顺序地输出扫描脉冲的多个级，其中，所述多个级被分组为多个块，各个块接收至少两个时分时钟脉冲，其中各个时分时钟脉冲来自于所述多个时钟脉冲之一。
Description
技术领域
本发明涉及液晶显示设备，更具体地，涉及能够减少选通驱动电路能耗的液晶显示设备及其驱动方法。
背景技术
本申请要求2010年6月7日提交的韩国专利申请No.10-2010-0053257的权益，此处以引证的方式并入其内容，就像在此进行了完整阐述一样。
近来，作为移动设备的显示设备，液晶显示设备由于其出色的图像质量、重量降低、纤薄和低能耗的特性，已被广泛使用。
已经引入了面板内选通(GIP)型液晶显示设备，其中选通驱动电路安装在面板中以实现小体积，重量降低和低制造成本。
在GIP型液晶显示设备中，使用由非晶硅(a-Si)形成的薄膜晶体管(TFT)的选通驱动电路被安装在液晶面板的非显示区域中。选通驱动电路包括顺序给多条选通线提供扫描脉冲的移位寄存器。移位寄存器包括用于从定时控制器接收时钟脉冲并输出扫描脉冲的输出缓冲单元和用于控制输出缓冲单元的输出的输出控制单元。输出缓冲单元由多个TFT组成。
式1：
P＝IV＝CV2f
此时，构成输出缓冲单元的TFT的能耗在选通驱动单元中是最大的。详细地，参照式1，能耗P与电流I，电压V，电容C和频率f成比例。此时，输出缓冲单元接收的时钟脉冲具有最高的驱动频率。此外，构成输出缓冲单元的TFT的尺寸是选通驱动电路中最大的，因此接收时钟脉冲时的栅极和漏极之间产生的寄生电容器的电容C在TFT中是最大的。由此，由于构成输出缓冲单元的TFT具有最高的驱动频率f和寄生电容器的最大的电容C，所以该TFT的能耗在选通驱动电路中是最大的。
使用选通驱动集成电路的显示设备也包括输出缓冲单元，这与GIP型液晶显示设备相似。在选通驱动集成电路中，输出缓冲单元由多晶硅TFT构成，该多晶硅TFT的寄生电容器的电容C小于非晶硅TFT的寄生电容器的电容。
由此，由于GIP型液晶显示设备使用了由非晶硅TFT形成的输出缓冲单元，所以寄生电容器的电容C要大于使用了由多晶硅TFT形成的选通驱动集成电路的显示设备的寄生电容器的电容。因此，耗能将增加。
发明内容
因此，本发明涉及一种液晶显示设备及其驱动方法，其能够基本上克服因相关技术的局限和缺点带来的一个或更多个问题。
本发明的目的是提供一种能够减少选通驱动电路的能耗的液晶显示设备及其驱动方法。
本发明的附加优点、目的和特征将在下面的描述中部分描述且将对于本领域普通技术人员在研究下文后变得明显，或可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种液晶显示设备包括：液晶面板，其包括由选通线和数据线限定的多个像素区域；定时控制器，其用于输出多个数据控制信号、多个时钟脉冲、以及起始脉冲；时分切换单元，其用于将各个时钟脉冲时分成至少两个时分时钟脉冲，并用于输出多个时分时钟脉冲；数据驱动单元，其用于根据所述多个数据控制信号来驱动所述数据线；以及选通驱动单元，其包括用于根据所述起始脉冲和所述多个时分时钟脉冲顺序地输出扫描脉冲的多个级，其中，所述多个级被分组为多个块，各个块接收至少两个时分时钟脉冲，其中各个时分时钟脉冲来自于所述多个时钟脉冲之一。
所述时分时钟脉冲中的每一个在1/n帧周期内具有时钟脉冲，其中n≥2，n是自然数。
所述多个级被分组成n个块，各个块包括相同数量的级，并且所述n个块以1/n帧周期为单位顺序地接收所述多个时分时钟脉冲。
所述多个级中的每一级根据设置节点的逻辑状态而导通或截止，并且包括上拉开关元件，所述上拉开关元件被构造为当导通时将所述多个时分时钟脉冲的任一条传输线与所述级的输出端进行连接。
所述选通驱动单元安装在所述液晶面板中。
所述时分切换单元安装在所述定时控制器中。
在本发明的另一个方面，一种用于驱动包括选通驱动单元的液晶显示设备的方法，其中所述选通驱动单元包括多个级以顺序地输出扫描脉冲，所述方法包括以下步骤：输出多个时钟脉冲和起始脉冲；将所述多个时钟脉冲中的每一个时分成至少两个时分时钟脉冲，并输出多个时分时钟脉冲；以及根据所述多个时分时钟脉冲和所述起始脉冲通过所述多个级来输出所述扫描脉冲，其中所述多个级被分组成多个块，各个块接收至少两个时分时钟脉冲，其中各个时分时钟脉冲来自于所述多个时钟脉冲之一。
所述时分时钟脉冲中的每一个在1/n帧周期内具有时钟脉冲，其中n≥2，n是自然数。
所述多个级被分组成n个块，各个块包括相同数量的级，并且所述n个块以1/n帧周期为单位顺序地接收所述多个时分时钟脉冲。
所述多个级中的每一级根据设置节点的逻辑状态而导通或截止，并且包括上拉开关元件，所述上拉开关元件被构造为当导通时将所述多个时分时钟脉冲的任一条传输线与所述级的输出端进行连接。
在根据本发明实施方式的液晶显示设备及其驱动方法中，各个时钟脉冲被时分成p个时分时钟脉冲，所述p个时分时钟脉冲被提供给选通驱动单元的多个级。与时钟脉冲被时分成p个时分时钟脉冲相对应地，多个级被分组为p个块，p个块接收不同的时分时钟脉冲。因此，时分时钟脉冲被提供给多个级的上拉开关元件所通过的传输线的负载减少到时钟脉冲在未被时分的情况下被提供给多个级的上拉开关元件时的负载的1/p。接着，上拉开关元件中产生的寄生电容器的电容减少到时钟脉冲在未被时分的情况下被提供给多个级的上拉开关元件时的电容的1/p，并且因此选通驱动单元的能耗减少到时钟脉冲在未被时分的情况下被提供给多个级的上拉开关元件时的能耗的1/p。
此外，当上拉开关元件中产生的寄生电容器的电容减少到时钟脉冲在未被时分的情况下被提供给多个级的上拉开关元件时的电容的1/p时，根据时间常数RC，扫描脉冲的上升时间将减少，由此提高了图像质量。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本申请中以提供对本发明的进一步理解，并结合到本申请中且构成本申请的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1是示出了根据本发明的实施方式的液晶显示设备的结构的图；
图2是示出了图1中所示的时分切换单元的结构的图；
图3是示出了图2中所示的时分切换单元的操作的波形图；
图4是示出了图1中所示的选通驱动单元的结构的图；
图5是示出了图4中所示的第一级的结构的图；
图6是示出了图5中所示的第一级的操作的波形图；
图7是示出了图1中所示的时分切换单元的结构的图；
图8是示出了图7中所示的时分切换单元的操作的波形图；
图9是示出了图1中所示的时分切换单元的结构的图；
图10是示出了根据本发明的另一实施方式的选通驱动单元的结构的图；以及
图11是示出了根据本发明的另一实施方式的时分切换单元的操作的波形图。
具体实施方式
以下，参考附图将详细描述根据本发明实施方式的液晶显示设备及其驱动方法。
图1是示出了根据本发明的实施方式的液晶显示设备的结构的图。
图1示出的液晶显示设备包括液晶面板6，定时控制器2，数据驱动单元4，时分切换单元10和选通驱动单元8。选通驱动单元8安装在液晶面板6中。
液晶面板6包括多条选通线GL1至GLn和多条数据线DL1到DLm。多条选通线GL1至GLn和多条数据线DL1到DLm限定了各像素区域。各个像素区域包括薄膜晶体管(TFT)，液晶电容器Clc和连接到TFT的存储电容器Cst。液晶电容器Clc包括连接到TFT的像素电极和与像素电极一起将电场施加给液晶的公共电极。TFT响应于提供至各条选通线Gli(i＝1至n)的扫描脉冲，将各条数据线DLj(j＝1至m)的图像信号提供给像素电极。液晶电容器Clc充入被提供给像素电极的图像信号与提供给公共电极的公共电压VCOM之间的差电压，并且根据该差电压改变液晶分子的排列，由此实现灰度。存储电容器Cst与液晶电容器Clc并联连接，使得充入到液晶电容器Clc中的电压能保持到下一个图像信号被提供。
定时控制器2控制数据驱动单元4和选通驱动单元8的驱动定时。详细地，定时控制器2利用外部输入的同步信号(也就是，水平同步信号HSync、垂直同步信号VSync、点时钟DCLK和数据使能信号DE)来生成并输出多个选通控制信号和多个数据控制信号DCS。
多个选通控制信号包括时钟脉冲CLK和指示选通驱动单元8的驱动起始的选通起始脉冲GSP。时钟脉冲CLK包括具有不同相位的第一时钟脉冲CLK1和第二时钟脉冲CLK2。虽然在本发明的该实施方式中，时钟脉冲CLK包括两个具有不同相位的时钟脉冲CLK，但时钟脉冲CLK的个数可以是2或者更多。
多个数据控制信号DCS包括：源输出使能信号SOE，其用于控制数据驱动单元的输出周期；源起始脉冲SSP，其指示数据采样的起始；源移位时钟SSC，其用于控制数据采样定时；极性控制信号，其用于控制数据的电压极性；等等。定时控制器2向数据驱动单元4提供数据控制信号DCS。定时控制器2根据液晶面板6的驱动方法来排列图像数据RGB，并向数据驱动单元4提供经排列的图像数据。
数据驱动单元4根据定时控制器2的数据控制信号DCS利用基准伽玛电压将从定时控制器2接收到的图像数据RGB转换成图像信号，并且将已转换的图像信号提供到数据线DL1至DLm。详细地，数据驱动单元4产生顺序的采样信号，同时根据源移位时钟在一个水平周期内将来自定时控制器2的源起始脉冲进行移位。此外，数据驱动单元4响应于采样信号，顺序地锁存从定时控制器2接收到的图像数据RGB。数据驱动单元4并行锁存对应于一条水平线的图像数据，将锁存的图像数据转换成图像信号，并向数据线DL1至DLm提供已转换的图像信号。
时分切换单元10对从定时控制器2接收到的时钟脉冲CLK进行时分，并且生成时分时钟脉冲TDCLK并将其提供到选通驱动单元8。详细地，由时分切换单元10以1/2、1/3或1/4帧周期为单位对时钟脉冲CLK进行时分。因此，时钟脉冲CLK被时分成2、3或4个时分时钟脉冲TDCLK。例如，如果时钟脉冲CLK以1/2帧周期为单位被时分，则第一时钟脉冲CLK1被时分成两个时分时钟脉冲，也就是，第一和第二时分时钟脉冲CLK1a和CLK1b。此外，第二时钟脉冲CLK2被分成两个时分时钟脉冲，也就是，第三和第四时分时钟脉冲CLK2a和CLK2b。
选通驱动单元8利用从时分切换单元10接收到的时分时钟TDCLK和选通起始脉冲GSP，顺序地将扫描脉冲提供至多条选通线GL1至GLn。
虽然在图1中时分切换单元10和定时控制器2是分开安装的，但时分切换单元10可以安装在定时控制2内。
图2是示出了图1中所示的时分切换单元的结构的图。图3是示出了图2中所示的时分切换单元的操作的波形图。
如上所述，时钟脉冲CLK可由时分切换单元10以1/2、1/3或1/4帧周期为单位进行时分。然而，图2和图3中，假设时钟脉冲CLK以1/2帧周期为单位进行时分。
参照图2，时分切换单元10包括用于从定时控制器2接收第一时钟脉冲CLK1的第一切换单元12和用于从定时控制器2接收第二时钟脉冲CLK2的第二切换单元14，其中所述第一切换单元12以1/2帧周期为单位对第一时钟脉冲CLK1进行时分，并输出时分时钟脉冲CLK1a和CLK1b，所述第二切换单元14以1/2帧周期为单位对第二时钟脉冲CLK2进行时分，并输出时分时钟脉冲CLK2a和CLK2b。
第一切换单元12包括第一TFT T1和第二TFT T2，所述第一TFT T1根据外部输入的第一选择信号S1来导通或截止，并在导通时输出接收到的第一时钟脉冲CLK1，所述第二TFT T2根据外部输入的第二选择信号S2导通或截止，并在导通时输出接收到的第一时钟脉冲CLK1。也就是说，第一切换单元12根据第一和第二选择信号S1和S2将第一时钟脉冲CLK1分成第一和第二时分时钟脉冲CLK1a和CLK1b。
第二切换单元14包括第三TFT T3和第四TFT T4，所述第三TFT T3根据外部输入的第一选择信号S1来导通或截止，并在导通时输出接收到的第二时钟脉冲CLK2，所述第四TFT T4根据外部输入的第二选择信号S2导通或截止，并在导通时输出接收到的第二时钟脉冲CLK2。也就是说，第二切换单元14根据第一和第二选择信号S1和S2将第二时钟脉冲CLK2分成第三和第四时分时钟脉冲CLK2a和CLK2b。
现在将详细描述时分切换单元10的操作。
参照图3，第一和第二时钟脉冲CLK1和CLK2互相延迟一个水平周期并循环输出。第一和第二选择信号S1和S2交替地在每帧的1/2帧周期内处于高状态(使能状态)。也就是说，第一选择信号S1从帧起始点开始在1/2帧周期内处于高状态，随后第二选择信号S2在剩下的1/2帧周期内处于高状态。
因此，第一切换单元12从帧起始时间在1/2帧周期内输出第一时分时钟脉冲CLK1a，然后在剩下的1/2帧周期内输出第二时分时钟脉冲CLK1b。此外，第二切换单元14从帧起始时间在1/2帧周期内输出第三时分时钟脉冲CLK2a，然后在剩下的1/2帧周期内输出第四时分时钟脉冲CLK2b。
时分切换单元10以1/2帧周期为单位对第一时钟脉冲CLK1进行时分，生成并输出第一和第二时分时钟脉冲CLK1a和CLK1b，并且以1/2帧周期为单位对第二时钟脉冲CLK2进行时分，生成并输出第三和第四时分时钟脉冲CLK2a和CLK2b。
图4是示出了图1中所示的选通驱动单元的结构的图。
参照图4，选通驱动单元8包括用于将扫描脉冲Vout1至Voutn顺序地提供至多条选通线GL1至GLn的移位寄存器。移位寄存器包括第1级ST1至第n级STn，其响应于从时分切换单元10接收到的时分时钟脉冲TDCLK和从定时控制器2接收到的选通起始脉冲GSP，顺序地输出扫描脉冲Vout1至Voutn。此时，级ST1至STn在每帧一次分别输出扫描脉冲Vout1至Voutn，并且按照从第一级ST1至第n级STn的顺序输出扫描脉冲Vout1至Voutn。
与将时钟脉冲CLK时分成两个时分时钟脉冲TDCLK相对应地，将第一级ST1至第n级STn分组成用于接收不同的时分时钟脉冲TDCLK的至少两个块。详细地，选通驱动单元8接收通过将时钟脉冲CLK1和时钟脉冲CLK2中的每一个时分成两个时分时钟脉冲而得到的第一至第四时分时钟脉冲CLK1a，CLK1b，CLK2a和CLK2b。因此，第一级ST1至第n级STn被分组成两个块，也就是说，用于接收第一和第三时分时钟脉冲CLK1a和CLK2a的第一块16，以及用于接收第二和第四时分时钟脉冲CLK1b和CLK2b的第二块18。第一块16和第二块18中包括的级数是相等的。因此，第一块16包括第一级ST1至第(n/2)级STn/2，第二块18包括第(n/2)+1级ST(N/2)+1至第n级STn。也就是说，第一级ST1至第(n/2)级STn/2接收第一和第三时分时钟脉冲CLK1a和CLK2a，第(n/2)+1级ST(N/2)+1至第n级STn接收第二和第四时分时钟脉冲CLK1b和CLK2b。
在根据本发明实施方式的液晶显示设备及其驱动方法中，各个时钟脉冲CLK被时分成两个时分时钟脉冲，并且两个时分时钟脉冲被提供到选通驱动单元8的级ST1至STn。与将时钟脉冲CLK时分成时分时钟脉冲TDCLK相对应地，将级ST1至STn分组成两个块16和18，两个块16和18接收不同的时分时钟脉冲。时分时钟脉冲TDCLK被提供至级ST1至STn所通过的传输线的负载被减少到时钟脉冲在未被时分的情况下被提供至ST1至STn时的负载的1/2。如果时分时钟脉冲TDCLK被提供至级ST1至STn所通过的传输线的负载被减少到时钟脉冲在未被时分的情况下被提供至ST1至STn时的负载的1/2，则可以减少包括在用于接收时分时钟脉冲TDCLK和输出扫描脉冲的级ST1至STn内的输出缓冲单元的能耗，且可以减少选通驱动单元8的能耗。
现在将详细描述选通驱动单元8的操作。
第一级ST1至第n级STn接收高电位侧电压VDD，低电位侧电压VSS，彼此相差180度相位的第一交流电压VDD_0和第二交流电压VDD_E。在此，高电位侧电压VDD和低电位侧电压VSS是直流电压，高电位侧电压VDD具有比低电位侧电压VSS相对较高的电位。例如，高电位侧电压VDD具有正极性，低电位侧电压VSS具有负极性。低电位侧电压VSS可以是接地电压。
第一级ST1至第n级STn中的每一级用于接收前一级的扫描脉冲并输出高状态的扫描脉冲，并且用于接收下一级的扫描脉冲并输出低状态(禁用状态)的扫描脉冲。由于第一级ST1没有前一级，因此第一级ST1从定时控制器接收选通起始脉冲GSP。此外，第n级STn响应于从虚设级(未示出)接收到的信号，输出低状态的扫描脉冲。
下文，例如，将描述在级ST1至STn中的第一级输出扫描脉冲的操作。
图5是示出了图4中所示的第一级的结构的图。图6是示出了图5中所示的第一级的操作的波形图。
参照图5，第一级ST1包括输出控制单元OC和输出缓冲单元。输出缓冲单元包括上拉TFT Tup和下拉TFTTd1和Td2。
输出控制单元OC根据选通起始脉冲GSP、来自第二级ST2的第二扫描脉冲Vout2、以及彼此相差180度相位的第一和第二交流电压VDD_0和VDD_E，来控制第一至第三节点Q，QB_odd和QB_even的逻辑状态。输出控制单元OC包括第五TFT T5至第十四TFT T14。
第五TFT T5根据选通起始脉冲GSP导通或截止，并且当导通时彼此连接高电位侧电压VDD线和第一节点Q。
第六TFT T6根据从第二级ST2提供的扫描脉冲Vout2导通或截止，并且当导通时彼此连接第一节点Q和低电位侧电压VSS线。
第七TFT T7根据第二节点QB_odd的逻辑状态导通或截止，并且当导通时彼此连接第一节点Q和低电位侧电压VSS线。
第八TFT T8根据从第一交流电压VDD_0线提供的第一交流电压VDD_0导通或截止，并且当导通时彼此连接第一交流电压线VDD_0和第二节点QB_odd。
第九TFT T9根据第一节点Q的逻辑状态导通或截止，并且当导通时彼此连接低电位侧电压VSS线和第二节点QB_odd。
第十TFT T10根据选通起始脉冲GSP导通或截止，并且当导通时彼此连接第二节点QB_odd和低电位侧电压VSS线。
第十一TFT T11根据第三节点QB_even的逻辑状态导通或截止，并且当导通时彼此连接第一节点Q和低电位侧电压VSS线。
第十二TFT T12根据从第二交流电压VDD_even线提供的第二交流电压VDD_even导通或截止，并且当导通时彼此连接第二交流电压VDD_even线和第三节点QB_even。
第十三TFT T13根据第一节点Q的逻辑状态导通或截止，并且当导通时彼此连接第三节点QB_even和低电位侧电压VSS线。
第十四TFT T14根据选通起始脉冲GSP导通或截止，并且当导通时彼此连接第三节点QB_even和低电位侧电压VSS线。
输出缓冲单元Tup，Td1和Td2根据第一至第三节点Q、QB_odd和QB_even的逻辑状态输出第一扫描脉冲Vout1。
详细地，在上拉TFT Tup中，栅极连接至第一节点Q，第一时分时钟脉冲CLK1a提供至漏极，源极连接至输出端。上拉TFT Tup根据第一节点Q的逻辑状态导通或截止，并且当导通时输出第一时分时钟脉冲CLK1a作为第一扫描脉冲Vout1。
在第一下拉TFT Td1中，栅极连接至第二节点QB_odd，低电位侧电压VSS提供至源极，漏极连接至输出端。第一下拉TFT Td1根据第二节点QB_odd的逻辑状态导通或截止，并且在当导通时输出低电位侧电压VSS作为第一扫描脉冲Vout1。
在第二下拉TFT Td2中，栅极连接至第三节点QB_even，低电位侧电压VSS提供至源极，漏极连接至输出端。第二下拉TFT Td2根据第三节点QB_even的逻辑状态导通或截止，并且当导通时输出低电位侧电压VSS作为第一扫描脉冲Vout1。
当TFT导通时信号传输方向为源极至漏极，或漏极至源极。
第一级ST1的操作顺序如下所述。
参照图6，在第一级ST1中，高状态的选通起始脉冲GSP在设置期间K1内提供至第五TFT T5的栅极。然后，第五TFT T5导通，高电位侧电压VDD通过第五TFT T5提供至第一节点Q和第九TFT T9。因此，第一节点Q在高状态时被预充。第九TFT T9导通，低电位侧电压VSS提供至第二节点QB_odd，第二节点QB_odd切换为低状态。
随后，在第一级ST1中，高状态的第一时分时钟脉冲CLK1a在设置期间K1之后的输出时段K2被提供至上拉TFT Tup的漏极。然后，预充的第一节点Q的电压由于上拉TFT Tup的栅极和漏极之间的寄生电容器Cgd的耦合现象而被自举。然后，上拉TFT Tup完全导通，高状态的第一时分时钟脉冲CLK1a通过导通的上拉TFT Tup提供至输出端作为第一扫描脉冲Vout1。第二节点QB_odd保持在低状态。
随后，在第一级ST1中，高状态的第二扫描脉冲Vout2在输出时段K2之后的复位时段K3中被提供至第六TFTT6的栅极。然后，第六TFT T6导通，低电位侧电压VSS通过第六TFT T6提供至第一节点Q，上拉TFT Tup和第九TFT T9截止。然后，第一交流电压VDD_0通过第八TFT T8提供至第二节点QB_odd，第二节点QB_odd切换为高状态，第一下拉TFT Td1导通，低电位侧电压VSS提供至输出端作为第一扫描脉冲Vout1。
在进行上述操作的第一级ST1至第n级STn中的每一级中，上拉TFT Tup的能耗是最大的。详细地，上拉TFT Tup接收的时分时钟脉冲TDCLK具有最高的驱动频率。上拉TFT Tup的尺寸在级ST1至STn中的每一级中是最大的，因此，上拉TFT Tup中产生的寄生电容器Cgd的电容C也是最大的。因此，由于上拉TFT Tup具有最高的驱动频率f和最大的寄生电容器的电容C，所以选通驱动单元8中上拉TFT的能耗是最大的(参见式1)。
此时，如上所述，时分时钟脉冲TDCLK被分别提供至级ST1至STn的第一和第二块16和18。因此，时分时钟脉冲TDCLK被提供至级ST1至STn的上拉TFT Tup所通过的传输线的负载减少至时钟脉冲CLK在未被时分的情况下被提供至上拉TFTTup时的负载的1/2。然后，上拉TFT Tup中产生的寄生电容器Cgd的电容C减少至时钟脉冲CLK在未被时分的情况下被提供至上拉TFT Tup时的电容的1/2，因此，选通驱动单元8的能耗减少至时钟脉冲CLK在未被时分的情况下被提供至上拉TFTTup时的能耗的1/2。
虽然图2和3中时分切换单元10以1/2帧周期为单位对时钟脉冲CLK1和CLK2进行时分，时分切换单元10也可以以1/4帧周期为单位对时钟脉冲CLK1和CLK2进行时分，如图7和8所示，在这种情况下，时钟脉冲CLK中的每一个被分成4个时分时钟脉冲。然后，如图9所示，选通驱动单元8的第一级ST1至第n级STn被分组成至少四个块20，22，24和26，以用于与时钟脉冲CLK被时分成4个时分时钟脉冲相对应地接收不同的时分时钟脉冲TDCLK。因此，时分时钟脉冲TDCLK被提供至级ST1至STn的上拉TFT Tup所通过的传输线的负载减少至时钟脉冲CLK在未被时分的情况下被提供至级ST1至STn的上拉TFT Tup时的负载的1/4。然后，上拉TFT Tup中产生的寄生电容器Cgd的电容C减少至时钟脉冲CLK在未被时分的情况下被提供至级ST1至STn的上拉TFT Tup时的电容的1/4，因此，选通驱动单元8的能耗减少至时钟脉冲CLK在未被时分的情况下被提供至级ST1至STn的上拉TFTTup时的能耗的1/4。
在图4中，级ST1至STn被分组成第一和第二块16和18，选通起始脉冲GSP仅提供至第一块16的第一级ST1。然而，如图10所示，第一选通起始脉冲GSP1提供至与第一块16的第一级相对应的第一级ST1，第二选通起始脉冲GSP2提供至与第二块18的第一级相对应的第(n/2+1)级STn/2+1。也就是说，如果级ST1至STn被分组成p个块(p是自然数)用于接收不同的时分时钟脉冲TDCLK，则不同的选通起始脉冲被提供至p块的相应的第一级。然后，通过不同的选通起始脉冲来开始p个块操作。
虽然如图3所示时分切换单元10以1/2帧周期为单位对时钟脉冲CLK进行时分，但也可以采用任何方法作为通过时分切换单元10对时钟脉冲CLK进行时分的方法。例如，如图11所示，时分切换单元10将第一时钟脉冲CLK1时分成第一和第二时分时钟脉冲CLK1a和CLK1b，其在每四个水平周期处于高状态，且具有彼此延迟了两个水平周期的相位。第二时钟脉冲CLK2可以被时分成第三和第四时分时钟脉冲CLK2a和CLK2b，其在每四个水平周期处于高状态，且具有彼此延迟了两个水平周期的相位。
在根据本发明的实施方式的液晶显示设备中，时钟脉冲CLK被时分成p个时分时钟脉冲，p个时分时钟脉冲提供至选通驱动单元8的级ST1至STn。与时钟脉冲CLK被时分成p个时分时钟脉冲向对应地，级ST1至STn被分组成p个块，p个块接收不同的时分时钟脉冲TDCLK。因此，时分时钟脉冲TDCLK被提供至级ST1至STn的上拉TFT Tup所通过的传输线的负载减少至时钟脉冲CLK在未被时分的情况下被提供至级ST1至STn的上拉TFT Tup时的负载的1/p。然后，上拉TFT Tup中产生的寄生电容器Cgd的电容C减少至时钟脉冲CLK在未被时分的情况下被提供至级ST1至STn的上拉TFT Tup时的电容的1/p，因此，选通驱动单元8的能耗减少至时钟脉冲CLK在未被时分的情况下被提供至级ST1至STn的上拉TFT Tup时的能耗的1/p。
此外，当上拉TFT Tup中产生的寄生电容器Cgd的电容C减少至时钟脉冲CLK在未被时分的情况下被提供至级ST1至STn的上拉TFT Tup时的电容的1/p时，扫描脉冲Vout1至Voutn的上升时间根据时间常数RC而减少，因而提高了图像质量。
在本发明中，时分切换单元10可对时钟脉冲CLK进行时分并将时分时钟脉冲提供至选通驱动单元8的移位寄存器，同时，对被提供至源驱动单元4的源移位时钟进行时分，并输出时分源移位时钟。详细地，时分切换单元10对从定时控制器2提供的源移位时钟进行时分，并将时分源移位时钟提供至数据驱动单元4。然后，数据驱动单元4中包括的移位寄存器被分成多个块，多个块中的每一块接收不同的时分源移位时钟。因此，减少了源移位时钟被提供至数据驱动单元4的移位寄存器所通过的线的负载，并且可以减少数据驱动单元4的能耗。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。
Claims (13)
1.一种液晶显示设备，该液晶显示设备包括：
液晶面板，其包括由选通线和数据线限定的多个像素区域；
定时控制器，其用于输出多个数据控制信号、多个时钟脉冲、以及起始脉冲；
时分切换单元，其用于将各个时钟脉冲时分成至少两个时分时钟脉冲，并用于输出多个时分时钟脉冲，其中，所述时分切换单元包括至少两个切换单元，并且所述至少两个切换单元中的每一个根据至少两个选择信号将所述多个时钟脉冲中的每一个分成至少两个时分时钟脉冲；
数据驱动单元，其用于根据所述多个数据控制信号来驱动所述数据线；以及
选通驱动单元，其包括用于根据所述起始脉冲和所述多个时分时钟脉冲顺序地输出扫描脉冲的多个级，
其中，所述多个级被分组为多个块，各个块接收至少两个时分时钟脉冲，并且其中各个时分时钟脉冲是对所述多个时钟脉冲之一进行时分得到的、并且具有1/2、1/3、或1/4帧的多个时钟脉冲中的一个以及1/2、2/3或3/4帧的连续的低电平信号。
2.根据权利要求1所述的液晶显示设备，其中所述时分时钟脉冲中的每一个在1/n帧周期内具有时钟脉冲，其中n≥2，n是自然数。
3.根据权利要求2所述的液晶显示设备，其中：
所述多个级被分组成n个块，各个块包括相同数量的级，并且
所述n个块以1/n帧周期为单位顺序地接收所述多个时分时钟脉冲。
4.根据权利要求3所述的液晶显示设备，其中所述多个级中的每一级根据设置节点的逻辑状态而导通或截止，并且包括上拉开关元件，所述上拉开关元件被构造为当导通时将所述多个时分时钟脉冲的任一条传输线与所述级的输出端进行连接。
5.根据权利要求1所述的液晶显示设备，其中所述选通驱动单元安装在所述液晶面板中。
6.根据权利要求1所述的液晶显示设备，其中所述时分切换单元安装在所述定时控制器中。
7.根据权利要求1所述的液晶显示设备，其中所述多个时钟脉冲包括第一时钟脉冲和第二时钟脉冲，且所述多个级被分组成两个块，并且
其中所述第一时钟脉冲被时分成第一时分时钟脉冲和第二时分时钟脉冲，所述第二时钟脉冲被时分成第三时分时钟脉冲和第四时分时钟脉冲，并且
各个块接收第一和第三时分时钟脉冲，或第二和第四时分时钟脉冲。
8.根据权利要求1所述的液晶显示设备，其中所述多个时钟脉冲包括第一时钟脉冲和第二时钟脉冲，且所述多个级被分组成三个块，并且
其中所述第一时钟脉冲被时分成第一时分时钟脉冲、第二时分时钟脉冲和第三时分时钟脉冲，所述第二时钟脉冲被时分成第四时分时钟脉冲、第五时分时钟脉冲和第六时分时钟脉冲，并且
各个块接收第一和第四时分时钟脉冲、第二和第五时分时钟脉冲、或第三和第六时分时钟脉冲。
9.根据权利要求1所述的液晶显示设备，其中所述多个时钟脉冲包括第一时钟脉冲和第二时钟脉冲，且所述多个级被分组成四个块，并且
所述第一时钟脉冲被时分成第一至第四时分时钟脉冲，所述第二时钟脉冲被时分成第五至第八时分时钟脉冲，并且
各个块接收第一和第五时分时钟脉冲、第二和第六时分时钟脉冲、第三和第七时分时钟脉冲、或第四和第八时分时钟脉冲。
10.一种用于驱动包括选通驱动单元的液晶显示设备的方法，其中所述选通驱动单元包括多个级以顺序地输出扫描脉冲，所述方法包括以下步骤：
输出多个时钟脉冲和起始脉冲；
由时分切换单元将所述多个时钟脉冲中的每一个时分成至少两个时分时钟脉冲，并输出多个时分时钟脉冲，其中，所述时分切换单元包括至少两个切换单元，并且所述至少两个切换单元中的每一个根据至少两个选择信号将所述多个时钟脉冲中的每一个分成至少两个时分时钟脉冲；以及
根据所述多个时分时钟脉冲和所述起始脉冲通过所述多个级来输出所述扫描脉冲，
其中所述多个级被分组成多个块，各个块接收至少两个时分时钟脉冲，其中各个时分时钟脉冲是对所述多个时钟脉冲之一进行时分得到的、并且具有1/2、1/3、或1/4帧的多个时钟脉冲中的一个以及1/2、2/3或3/4帧的连续的低电平信号。
11.根据权利要求10所述的方法，其中所述时分时钟脉冲中的每一个在1/n帧周期内具有时钟脉冲，其中n≥2，n是自然数。
12.根据权利要求11所述的方法，其中：
所述多个级被分组成n个块，各个块包括相同数量的级，并且
所述n个块以1/n帧周期为单位顺序地接收所述多个时分时钟脉冲。
13.根据权利要求12所述的方法，其中所述多个级中的每一级根据设置节点的逻辑状态而导通或截止，并且包括上拉开关元件，所述上拉开关元件被构造为当导通时将所述多个时分时钟脉冲的任一条传输线与所述级的输出端进行连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100053257A KR101374113B1 (ko) | 2010-06-07 | 2010-06-07 | 액정 표시장치 및 그 구동방법 |
| KR10-2010-0053257 | 2010-06-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102270437A CN102270437A (zh) | 2011-12-07 |
| CN102270437B true CN102270437B (zh) | 2015-04-08 |
Family
ID=45052719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010625111.3A Expired - Fee Related CN102270437B (zh) | 2010-06-07 | 2010-12-23 | 液晶显示设备及其驱动方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8730143B2 (zh) |
| KR (1) | KR101374113B1 (zh) |
| CN (1) | CN102270437B (zh) |
| TW (1) | TWI426495B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101703875B1 (ko) * | 2010-08-20 | 2017-02-07 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 구동방법 |
| US20130063404A1 (en) * | 2011-09-13 | 2013-03-14 | Abbas Jamshidi Roudbari | Driver Circuitry for Displays |
| KR102064923B1 (ko) | 2013-08-12 | 2020-01-13 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
| KR102193053B1 (ko) * | 2013-12-30 | 2020-12-21 | 삼성디스플레이 주식회사 | 표시 패널 |
| WO2015163305A1 (ja) * | 2014-04-22 | 2015-10-29 | シャープ株式会社 | アクティブマトリクス基板、及びそれを備えた表示装置 |
| KR20160045215A (ko) | 2014-10-16 | 2016-04-27 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
| CN104849888B (zh) * | 2015-05-05 | 2018-07-03 | 深圳市华星光电技术有限公司 | 液晶显示面板的驱动方法 |
| US20160365042A1 (en) * | 2015-06-15 | 2016-12-15 | Apple Inc. | Display Driver Circuitry With Gate Line and Data Line Delay Compensation |
| TWI562114B (en) * | 2015-12-30 | 2016-12-11 | Au Optronics Corp | Shift register and shift register circuit |
| KR102501396B1 (ko) * | 2016-05-26 | 2023-02-21 | 엘지디스플레이 주식회사 | 표시장치, 게이트 드라이버 및 컨트롤러의 구동 방법 |
| KR102586365B1 (ko) * | 2016-11-30 | 2023-10-06 | 엘지디스플레이 주식회사 | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 |
| CN107393461B (zh) * | 2017-08-30 | 2020-07-03 | 京东方科技集团股份有限公司 | 栅极驱动电路及其驱动方法和显示装置 |
| KR102439017B1 (ko) * | 2017-11-30 | 2022-09-01 | 엘지디스플레이 주식회사 | 디스플레이 장치 및 그의 인터페이스 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1549997A (zh) * | 2002-04-08 | 2004-11-24 | ���ǵ�����ʽ���� | 液晶显示器 |
| CN1755771A (zh) * | 2004-09-30 | 2006-04-05 | Lg电子株式会社 | 数据控制方法及其设备 |
| CN1885379A (zh) * | 2005-06-23 | 2006-12-27 | 三星电子株式会社 | 用于显示器件的移位寄存器和包括移位寄存器的显示器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894039B2 (ja) * | 1991-10-08 | 1999-05-24 | 日本電気株式会社 | 表示装置 |
| JP3294114B2 (ja) * | 1996-08-29 | 2002-06-24 | シャープ株式会社 | データ信号出力回路および画像表示装置 |
| KR20040024915A (ko) * | 2002-09-17 | 2004-03-24 | 삼성전자주식회사 | 액정표시장치 |
| US7948466B2 (en) * | 2005-04-15 | 2011-05-24 | Chimei Innolux Corporation | Circuit structure for dual resolution design |
| US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
| KR101192792B1 (ko) * | 2006-06-29 | 2012-10-26 | 엘지디스플레이 주식회사 | Ｇｉｐ 구조의 액정표시장치 |
| KR100893244B1 (ko) * | 2007-12-21 | 2009-04-17 | 엘지디스플레이 주식회사 | 액정표시장치의 구동 장치 및 그 구동 방법 |
| WO2009116214A1 (ja) * | 2008-03-19 | 2009-09-24 | シャープ株式会社 | 表示パネル駆動回路、液晶表示装置、シフトレジスタ、液晶パネル、表示装置の駆動方法 |
| KR101549248B1 (ko) * | 2008-07-16 | 2015-09-14 | 엘지디스플레이 주식회사 | 쉬프트 레지스터와 이를 이용한 평판 표시장치 |
-
2010
- 2010-06-07 KR KR1020100053257A patent/KR101374113B1/ko active IP Right Grant
- 2010-12-23 CN CN201010625111.3A patent/CN102270437B/zh not_active Expired - Fee Related
- 2010-12-24 TW TW099145841A patent/TWI426495B/zh not_active IP Right Cessation
- 2010-12-27 US US12/979,213 patent/US8730143B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1549997A (zh) * | 2002-04-08 | 2004-11-24 | ���ǵ�����ʽ���� | 液晶显示器 |
| CN1755771A (zh) * | 2004-09-30 | 2006-04-05 | Lg电子株式会社 | 数据控制方法及其设备 |
| CN1885379A (zh) * | 2005-06-23 | 2006-12-27 | 三星电子株式会社 | 用于显示器件的移位寄存器和包括移位寄存器的显示器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110298761A1 (en) | 2011-12-08 |
| TW201145251A (en) | 2011-12-16 |
| US8730143B2 (en) | 2014-05-20 |
| CN102270437A (zh) | 2011-12-07 |
| TWI426495B (zh) | 2014-02-11 |
| KR101374113B1 (ko) | 2014-03-14 |
| KR20110133715A (ko) | 2011-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270437B (zh) | 液晶显示设备及其驱动方法 | |
| CN100369102C (zh) | 液晶显示器及其驱动方法 | |
| CN105320381B (zh) | 具有触摸传感器的显示装置 | |
| US9001018B2 (en) | Liquid crystal display device for reducing power consumption and method of driving the same | |
| CN101739980B (zh) | 多面板显示设备及其驱动方法 | |
| CN100426063C (zh) | 液晶显示器件及其驱动方法 | |
| CN102479494B (zh) | 液晶显示装置 | |
| CN101572063B (zh) | 液晶显示器及其驱动方法 | |
| CN103543869B (zh) | 具有集成触摸屏的显示装置及其驱动方法 | |
| CN102568413A (zh) | 液晶显示设备及其驱动方法 | |
| CN102543018B (zh) | 液晶显示装置及其驱动方法 | |
| CN105404033A (zh) | 液晶显示装置 | |
| CN101751887A (zh) | 液晶显示器 | |
| CN105374310B (zh) | 显示装置、扫描驱动器及其制造方法 | |
| CN103761954A (zh) | 显示面板与栅极驱动器 | |
| CN102087839B (zh) | 驱动液晶显示设备的装置和方法 | |
| KR101980754B1 (ko) | 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치 | |
| KR20150002030A (ko) | 게이트 쉬프트 레지스터 및 그의 구동 방법 | |
| CN105448256A (zh) | 液晶显示装置及其驱动方法 | |
| US20180047356A1 (en) | Shift register unit, method for driving same, gate driving circuit and display apparatus | |
| KR20140036729A (ko) | 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치 | |
| CN101944322A (zh) | 移位寄存电路 | |
| CN105931607B (zh) | 显示面板的驱动方法及液晶显示装置 | |
| CN102103824A (zh) | 显示设备 | |
| KR102000055B1 (ko) | 쉬프트 레지스터 및 그의 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150408 |