CN102263017A - 制作半导体器件栅极的方法 - Google Patents

Abstract

本发明公开了一种制作半导体器件栅极的方法，包括：a)在前端器件层上依次形成第一栅氧化物层、栅极材料层、第二栅氧化物层、第一硬掩膜层、第二硬掩膜层、抗反射涂层和具有图案的光刻胶层；b)对抗反射涂层进行刻蚀；c)对第二硬掩膜层进行刻蚀；d)对第一硬掩膜层进行刻蚀；和e)以第一硬掩膜层为掩膜依次刻蚀第二栅氧化物层、栅极材料层和第一栅氧化物层，去除第一硬掩膜层，形成栅极，其中，还包括通入刻蚀气体对待修整层进行修整的步骤。本发明的方法能提高器件性能、可靠性和良品率。

Description

制作半导体器件栅极的方法

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件栅极的方法。

背景技术

随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着45nm甚至更小特征尺寸的技术节点发展。相应地，对半导体器件制造的精密控制的要求也越来越高，以保证产品满足设计的要求并提高良品率。

晶体管中栅极的形成是半导体制造流程中关键的一步，原因在于栅极是整个集成电路制造工艺中物理尺寸最小的结构，因此栅极关键尺寸(Critical Dimension，CD)往往需要进行精密的控制，大量的技术改进致力于提高栅极关键尺寸的准确性。

目前，通常采用增加一层硬掩膜的方式来形成栅极，以将光刻胶图案准确地转移至栅极。图1A和图1B为现有技术制作栅极结构的工艺流程中各步骤所获得的器件的剖视图。

首先，如图1A所示，在衬底上定义器件有源区并完成浅沟槽隔离后形成前端器件层100。在前端器件层100上形成栅氧化物层101。在栅氧化物层101上利用化学气相沉积(CVD)等方法，沉积随后要刻蚀形成栅极的栅极材料层102。在栅极材料层102上形成第二栅极氧化物层103。在第二栅极氧化物层103上形成硬掩膜层104，该层的材料可以是无定形碳等。接着，在硬掩膜层104上形成抗反射涂层105。最后，在抗反射涂层105上形成具有图案的光刻胶层106。

然后，如图1B所示，以光刻胶层106为掩膜，对抗反射涂层105和硬掩膜层104进行刻蚀，以将图案转移至硬掩膜层104。然后以具有图案的硬掩膜层104为掩膜依次对第二栅极氧化物层103、栅极材料层102和第一栅氧化物层101进行刻蚀，然后经灰化等工艺去除剩余光刻胶，而形成栅极。

然而，随着栅极尺寸的不断减小，由于光刻机曝光极限的限制等原因，得到的栅极CD不能达到工艺要求的尺寸。并且，随着集成电路的最小特征尺寸持续缩小，晶体管和金属线的密度越来越大，出现了另一个问题是线路末端缩短(LES)。图2为半导体器件栅极的顶视图。如图2所示，201为栅极，202为有源区。LES体现的是栅极形成过程中在竖直方向上栅极关键尺寸的刻蚀偏差和在水平方向上栅极关键尺寸的刻蚀偏差之间的比值，其中，刻蚀偏差为刻蚀后关键尺寸与显影后关键尺寸之差。

在半导体工艺中，LES越小越好。如果LES过大，表明竖直方向上栅极关键尺寸的刻蚀偏差较大，即刻蚀后栅极在竖直方向上缩短严重。这样可能会使栅极不能与有源区搭接，导致器件性能和可靠性降低、良品率下降，并出现器件中的泄漏、关键尺寸的限制等问题。因而，仍有必要对栅极的形成方法进行改进。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提出了一种制作半导体器件栅极的方法，包括步骤：a)在前端器件层上依次形成第一栅氧化物层、栅极材料层、第二栅氧化物层、第一硬掩膜层、第二硬掩膜层、抗反射涂层和具有图案的光刻胶层；b)对所述抗反射涂层进行刻蚀；c)对所述第二硬掩膜层进行刻蚀；d)对所述第一硬掩膜层进行刻蚀；和e)以所述第一硬掩膜层为掩膜依次刻蚀所述第二栅氧化物层、所述栅极材料层和所述第一栅氧化物层，去除所述第一硬掩膜层，形成栅极，其中，还包括以下步骤：在步骤a和步骤b之间，通入第一刻蚀气体对所述具有图案的光刻胶层进行修整；或者在步骤c与步骤d之间，通入第二刻蚀气体对所述第二硬掩膜层、所述抗反射涂层和所述具有图案的光刻胶层进行修整。该方案可以使栅极具有较小的关键尺寸，并能够精确地对栅极的关键尺寸进行控制。

根据本发明的另一方面，所述修整包括：在其它参量不变的情况下，仅修整时间变化，分别测量不同修整时间所对应的刻蚀偏差；对所测得的数据点进行拟合，得到所述刻蚀偏差与所述修整时间的关系曲线；和基于所述关系曲线，根据所需要的刻蚀偏差来确定实际所需的修整时间。该方案可以更精确地控制栅极的关键尺寸。

根据本发明的另一方面，所述第二硬掩膜层的材料是氮氧化硅、氮化硅或者氮化硅与氧化物的混合物。该方案可以进一步提高所形成的栅极的电学性能。

根据本发明的另一方面，所述第二硬掩膜层的厚度为100-600埃。

根据本发明的另一方面，所述b步骤中的刻蚀为干法刻蚀，刻蚀气体包含CF₄、CHF₃、CH₂F₂、C₃F₈、C₄F₈中的一种或多种。

根据本发明的另一方面，所述b步骤中的刻蚀为干法刻蚀，刻蚀气体包含卤素气体和/或含卤素的刻蚀用化合物气体。

根据本发明的另一方面，所述刻蚀气体还包含惰性气体。

根据本发明的另一方面，所述c步骤中的刻蚀包括主刻蚀和过刻蚀。该方案可以去除刻蚀残留物，使开口区具有较高的选择比。

根据本发明的另一方面，所述主刻蚀和所述过刻蚀为干法刻蚀，刻蚀气体包含CF₄、CHF₃、CH₂F₂、SF₆和NF₃中的一种或多种。

根据本发明的另一方面，所述刻蚀气体还包含惰性气体。

根据本发明的另一方面，所述第一刻蚀气体包含氯气和氧气。

根据本发明的另一方面，所述氯气的流速为10-200sccm，所述氧气的流速为10-200sccm。

根据本发明的另一方面，所述氯气的流速为20-100sccm，所述氧气的流速为20-100sccm。

根据本发明的另一方面，所述第一刻蚀气体还包含惰性气体。

根据本发明的另一方面，所述第二刻蚀气体包含CF₄、CHF₃和CH₂F₂中的一种或多种。该方案能降低刻蚀速率，从而更精确地控制栅极的CD。

根据本发明的另一方面，所述第二刻蚀气体包含CF₄。该方案能很好地改善LES。

根据本发明的另一方面，所述CF₄的流速为10-500sccm。

根据本发明的另一方面，所述第二刻蚀气体还包含氧气和/或惰性气体。

根据本发明的半导体器件栅极的上述制造方法能显著改善LES，从而提高器件性能、可靠性和良品率，并改善器件中的泄漏、关键尺寸的限制等问题。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A和图1B为现有技术制作栅极结构的工艺流程中各步骤所获得的器件的剖视图；

图2为半导体器件栅极的顶视图；

图3A至图3G为根据本发明一个实施方式制作栅极结构的工艺流程中各步骤所获得的器件的剖视图；

图4为根据本发明一个优选实施方式的刻蚀偏差与修整时间的关系曲线；

图5为根据本发明的一个优选实施方式所述的制作栅极的工艺流程图；

图6A至图6G为根据本发明另一优选实施方式制作栅极结构的工艺流程中各步骤所获得的器件的剖视图；

图7为根据本发明另一优选实施方式的刻蚀偏差与修整时间的关系曲线；

图8为根据本发明另一优选实施方式所述的制作栅极的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其它的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何制作栅极以便解决栅极尺寸以及LES较大的难题。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其它实施方式。

下面以多晶硅栅的制作方法为例来说明本发明的原理。参照图3A至图3G，示出根据本发明一个优选实施方式制作栅极结构的工艺流程中各步骤所获得的器件的剖视图。

首先，如图3A所示，在衬底上定义器件有源区并完成浅沟槽隔离后形成前端器件层300。所述衬底可以是包含半导体元素的硅材料，例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，也可以是绝缘体上硅(SOI)。在前端器件层300上形成厚度约为20-50埃的第一栅氧化物层301，第一栅氧化物层301可以是通过氧化工艺在氧蒸气环境中约800～1000摄氏度的温度下形成的二氧化硅层。在第一栅氧化物层301上利用化学气相沉积(CVD)等方法，沉积随后要刻蚀形成栅极的栅极材料层302。栅极材料层302的材料可以是但不限于多晶硅。沉积后可立刻进行掺杂以有效降低多晶硅栅极的电阻值，提高器件性能。在栅极材料层302上形成第二栅氧化物层303。第二栅氧化物层303是通过炉管氧化的氧化物，进行该氧化工艺的目的是修复多晶硅栅的晶格。在第二栅氧化物层303的表面上沉积第一硬掩膜层304。该层的材料可以是无定形碳等。在第一硬掩膜层304表面上形成厚度约为100-600埃的第二硬掩膜层305，第二硬掩膜层305的材料可以是氮氧化硅(SiON)、氮化硅(Si₃N₄)或者氮化硅与氧化物的混合物。在第二硬掩膜层305上形成厚度约为500-1000埃的抗反射涂层306，以减少曝光过程中光在光刻胶表面的反射，使曝光的大部分能量被光刻胶吸收，采用何种抗反射层主要取决于光刻胶的材料和曝光条件的最优化选择。最后，在抗反射涂层306上涂覆光刻胶，经曝光、显影等工艺形成具有图案(开口区308)的光刻胶层307。

如图3B所示，通入包含氯气、氧气等的第一刻蚀气体对具有图案的光刻胶层(待修整层)进行修整，以扩大开口区308的宽度，从而使栅极获得满足要求的关键尺寸。氯气的流速为10-200sccm，优选地为20-100sccm；氧气的流速为10-200sccm，优选地为20-100sccm，其中，sccm是标准状态下，也就是1个大气压、25摄氏度下每分钟1立方厘米(1cm³/min)的流量。另外，第一刻蚀气体中还可以包含惰性气体，以起到保护和稀释等作用。并且，在修整工艺过程中，不施加任何偏压。

在本发明一个实施方式中，修整步骤包括：在其它参量不变的情况下，仅修整时间变化，分别测量不同修整时间所对应的刻蚀偏差，其中刻蚀偏差为显影后关键尺寸(ADI)与刻蚀后关键尺寸(AEI)之差；对所测得的数据点进行拟合，得到刻蚀偏差与修整时间的关系曲线；测量显影后关键尺寸以计算刻蚀偏差，根据所述关系曲线，通过所算得的刻蚀偏差来确定实际修整时间。该步骤可以通过本领域公知的技术手段实现，例如，前反馈控制工艺。

图4为根据本发明一个优选实施方式的刻蚀偏差与修整时间的关系曲线。刻蚀偏差(B)与修整时间(T)的关系为：B＝1.1173T-0.5。其中，修整速率(B/T)为1.1173nm/s，即修整时间每增大/缩小1s，光刻胶开口区的尺寸则增大/缩小约1.1173nm。然后，基于该关系曲线，根据所需要的刻蚀偏差的大小确定实际修整时间，来调整光刻胶层开口区的尺寸，以克服光刻机曝光极限的限制，从而通过随后的刻蚀来获得满足工艺要求的栅极结构。

如图3C所示，以光刻胶层307为掩膜对抗反射涂层306进行刻蚀。刻蚀方法例如是干法刻蚀，刻蚀气体优选包含CF₄、CHF₃、CH₂F₂、C₃F₈、C₄F₈等氟代烃气体中的一种或多种，或者是卤素气体和/或含卤素的刻蚀用化合物气体。卤素气体例如是氯气等，含卤素的刻蚀用化合物气体例如是氯化氢、溴化氢和氯化硼等。刻蚀气体还可以包含诸如氩气和氦气等惰性气体。优选的刻蚀气体包含CF₄，CF₄的流速为10-500sccm。

如图3D所示，对第二硬掩膜层305进行主刻蚀，主刻蚀速度较快，刻蚀到第二硬掩膜层305内一定深度后停止，以获得带有开口区308的第二硬掩膜层305。

如图3E所示，对第二硬掩膜层305进行过刻蚀，除去开口区308内剩余的第二硬掩膜层305，至露出第一硬掩膜层304的上表面。第二硬掩膜层305的主刻蚀和过刻蚀都可以选用干法刻蚀。刻蚀气体优选包含CF₄、CHF₃、CH₂F₂、SF₆和NF₃等气体中的一种或多种，还可以包含诸如氩气和氦气等惰性气体。优选的刻蚀气体包含CF₄，CF₄的流速为10-500sccm。

如图3F所示，以光刻胶层307和第二硬掩膜层305为掩膜刻蚀第一硬掩膜层304。刻蚀方法例如是干法刻蚀，其中，硬掩模的刻蚀方法是本领域技术人员已知的，且可对应不同的硬掩模材料选用不同的刻蚀工艺，在此不再赘述。对第二硬掩膜层305和第一硬掩膜层304刻蚀的过程中，光刻胶层307基本被消耗。

最后，如图3G所示，以第二硬掩膜层305和第一硬掩膜层304为掩膜依次刻蚀第二栅氧化物层303、栅极材料层302和第一栅氧化物层301，然后经过剥离等工艺去除第二硬掩膜层305和第一硬掩膜层304，形成栅极。

根据本发明的上述优选实施方式制作的栅极具有较小的关键尺寸。利用扫描电镜对根据本发明一个优选实施方式制作的栅极进行检测。检测结果表明：LES为2.4。

图5的流程图示出了根据上述优选实施方式制作栅极的工艺流程。在步骤501中，在前端器件层上形成第一栅氧化物层，在第一栅氧化物层上沉积随后要刻蚀形成栅极的栅极材料层，在栅极材料层上形成第二栅氧化物层，在第二栅氧化物层的表面上沉积第一硬掩膜层，在第一硬掩膜层表面上形成第二硬掩膜层，在第二硬掩膜层上形成抗反射涂层，在抗反射涂层上形成具有图案的光刻胶层。在步骤502中，通入第一刻蚀气体对具有图案的光刻胶层进行修整。在步骤503中，以光刻胶层为掩膜对抗反射涂层进行刻蚀。在步骤504中，对第二硬掩膜层进行主刻蚀，刻蚀到第二硬掩膜层内一定深度后停止。在步骤505中，对第二硬掩膜层进行过刻蚀，除去开口区内剩余的第二硬掩膜层，露出第一硬掩膜层的上表面。在步骤506中，以光刻胶层和第二硬掩膜层为掩膜刻蚀第一硬掩膜层。在步骤507中，以第二硬掩膜层和第一硬掩膜层为掩膜依次刻蚀第二栅氧化物层、栅极材料层和第一栅氧化物层，然后经过剥离等工艺去除第二硬掩膜层和第一硬掩膜层，形成栅极。

上述工艺通过修整光刻胶层，来实现对栅极CD的调整。然而，由于该工艺中光刻胶的损失较大，因此在转移图案时会引起相邻栅极的两个端点之间的间距增大，即LES较大。

下面将参考图6A至图6G详细描述根据本发明另一优选实施方式的栅极的制作方法。

首先，该栅极制作方法的前端结构如图6A所示，其结构与图3A所描述的相同，在这里不再赘述。

如图6B所示，以光刻胶层607为掩膜对抗反射涂层606进行刻蚀。刻蚀方法例如是干法刻蚀，刻蚀气体优选包含CF₄、CHF₃、CH₂F₂、C₃F₈、C₄F₈等氟代烃气体中的一种或多种，或者是卤素气体和/或含卤素的刻蚀用化合物气体。卤素气体例如是氯气等，含卤素的刻蚀用化合物气体例如是氯化氢、溴化氢和氯化硼等。刻蚀气体还可以包含诸如氩气和氦气等惰性气体。优选的刻蚀气体包含CF₄，CF₄的流速为10-500sccm。

如图6C所示，对第二硬掩膜层605进行主刻蚀，主刻蚀速度较快，刻蚀到第二硬掩膜层605内一定深度后停止，以获得带有开口区608的第二硬掩膜层605。

如图6D所示，对第二硬掩膜层605进行过刻蚀，除去开口区608内剩余部分的第二硬掩膜层605，露出第一硬掩膜层604的上表面。

第二硬掩膜层605的主刻蚀和过刻蚀都可以选用干法刻蚀。刻蚀气体包括但不限于包括CF₄、CHF₃、CH₂F₂、SF₆和NF₃等气体中的一种或多种，还可以包含诸如氩气和氦气等惰性气体。优选的刻蚀气体为CF₄，CF₄的流速为10-500sccm。

如图6E所示，通入第二刻蚀气体对第二硬掩膜层、抗反射涂层和具有图案的光刻胶层(此处待修整层为第二硬掩膜层、抗反射涂层和具有图案的光刻胶层)进行修整，以扩大开口区608的宽度，克服光刻机曝光极限的限制，获得满足要求的栅极CD。第二刻蚀气体包含CF₄、CHF₃、CH₂F₂中的一种或多种。第二刻蚀气体还可以包含氧气和/或惰性气体等。优选的第二刻蚀气体包含CF₄，其中CF₄的流速为10-500sccm，优选地为100-300sccm。并且，在修整工艺过程中，不施加任何偏压。关于修整技术的具体工艺步骤等请参照前面的描述。

图7为根据本发明优选实施方式的刻蚀偏差与修整时间的关系曲线。刻蚀偏差(B)与修整时间(T)的关系为：B＝0.3348T+0.7908。其中，修整速率(B/T)为0.3348nm/s，即修整时间每增大/缩小1s，光刻胶开口区的尺寸则增大/缩小约0.3348nm。根据本发明的该优选实施方式，修整速率仅为0.3348nm/s，因此更容易控制刻蚀偏差。

如图6F所示，以光刻胶层607和第二硬掩膜层605为掩膜刻蚀第一硬掩膜层604。刻蚀方法例如是干法刻蚀，其中，硬掩模的刻蚀方法是本领域技术人员公知的，且可对应不同的硬掩模材料选用不同的刻蚀工艺，在此不再赘述。对第二硬掩膜层605和第一硬掩膜层604刻蚀的过程中，光刻胶层607基本被消耗。

最后，如图6G所示，以第二硬掩膜层605和第一硬掩膜层604为掩膜依次刻蚀第二栅氧化物层603、栅极材料层602和第一栅氧化物层601，然后经过剥离等工艺去除第二硬掩膜层605和第一硬掩膜层604，形成栅极。

根据本发明上述优选实施方式(图6A-6G)，可以使栅极具有较小的关键尺寸，相对于图5所示的工艺流程，能更精确地控制栅极的关键尺寸。利用扫描电镜对根据本发明的上述优选实施方式(图6A-6G)制作的栅极进行检测。检测结果表明：LES为1.1。相对于图5所示的实施方式，进一步改善了LES，提高了器件的性能和可靠性、改善了器件中的泄漏问题。

图8的流程图示出了根据本发明的上述优选实施方式(图6A-6G)所述的制作栅极的工艺流程。在步骤801中，在前端器件层上形成第一栅氧化物层，在第一栅氧化物层上沉积随后要刻蚀形成栅极的栅极材料层，在栅极材料层上形成第二栅氧化物层，在第二栅氧化物层的表面上沉积第一硬掩膜层，在第一硬掩膜层表面上形成第二硬掩膜层，在第二硬掩膜层上形成抗反射涂层，在抗反射涂层上形成具有图案的光刻胶层。在步骤802中，以光刻胶层为掩膜对抗反射涂层进行刻蚀。在步骤803中，对第二硬掩膜层进行主刻蚀，刻蚀到第二硬掩膜层内一定深度后停止。在步骤804中，对第二硬掩膜层进行过刻蚀，除去开口区内剩余部分的第二硬掩膜层，露出第一硬掩膜层的上表面。在步骤805中，通入第二刻蚀气体对第二硬掩膜层、抗反射涂层和具有图案的光刻胶层进行修整。在步骤806中，以光刻胶层和第二硬掩膜层为掩膜刻蚀第一硬掩膜层。在步骤807中，以第二硬掩膜层和第一硬掩膜层为掩膜依次刻蚀第二栅氧化物层、栅极材料层和第一栅氧化物层，然后经过剥离等工艺去除第二硬掩膜层和第一硬掩膜层，形成栅极。

具有根据如上所述实施例制造的栅极的半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)、射频电路或任意其它电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (20)

1.一种制作半导体器件栅极的方法，包括步骤：

a)在前端器件层上依次形成第一栅氧化物层、栅极材料层、第二栅氧化物层、第一硬掩膜层、第二硬掩膜层、抗反射涂层和具有图案的光刻胶层；

b)对所述抗反射涂层进行刻蚀；

c)对所述第二硬掩膜层进行刻蚀；

d)对所述第一硬掩膜层进行刻蚀；和

e)以所述第一硬掩膜层为掩膜依次刻蚀所述第二栅氧化物层、所述栅极材料层和所述第一栅氧化物层，去除所述第一硬掩膜层，形成栅极，

其中，还包括以下步骤：在步骤a和步骤b之间，通入第一刻蚀气体对所述具有图案的光刻胶层进行修整；或者在步骤c与步骤d之间，通入第二刻蚀气体对所述第二硬掩膜层、所述抗反射涂层和所述具有图案的光刻胶层进行修整。

2.如权利要求1所述的方法，其特征在于，所述修整包括：

在其它参量不变的情况下，仅修整时间变化，分别测量不同修整时间所对应的刻蚀偏差；

对所测得的数据点进行拟合，得到所述刻蚀偏差与所述修整时间的关系曲线；和

基于所述关系曲线，根据所需要的刻蚀偏差来确定实际所需的修整时间。

3.如权利要求1所述的方法，其特征在于，所述第二硬掩膜层的材料是氮氧化硅、氮化硅或者氮化硅与氧化物的混合物。

4.如权利要求1所述的方法，其特征在于，所述第二硬掩膜层的厚度为100-600埃。

5.如权利要求1所述的方法，其特征在于，所述b步骤中的刻蚀为干法刻蚀，刻蚀气体包含CF₄、CHF₃、CH₂F₂、C₃F₈、C₄F₈中的一种或多种。

6.如权利要求1所述的方法，其特征在于，所述b步骤中的刻蚀为干法刻蚀，刻蚀气体包含卤素气体和/或含卤素的刻蚀用化合物气体。

7.如权利要求5或6所述的方法，其特征在于，所述刻蚀气体还包含惰性气体。

8.如权利要求1所述的方法，其特征在于，所述c步骤中的刻蚀包括主刻蚀和过刻蚀。

9.如权利要求8所述的方法，其特征在于，所述主刻蚀和所述过刻蚀为干法刻蚀，刻蚀气体包含CF₄、CHF₃、CH₂F₂、SF₆和NF₃中的一种或多种。

10.如权利要求9所述的方法，其特征在于，所述刻蚀气体还包含惰性气体。

11.如权利要求1所述的方法，其特征在于，所述第一刻蚀气体包含氯气和氧气。

12.如权利要求11所述的方法，其特征在于，所述氯气的流速为10-200sccm，所述氧气的流速为10-200sccm。

13.如权利要求11所述的方法，其特征在于，所述氯气的流速为20-100sccm，所述氧气的流速为20-100sccm。

14.如权利要求11所述的方法，其特征在于，所述第一刻蚀气体还包含惰性气体。

15.如权利要求1所述的方法，其特征在于，所述第二刻蚀气体包含CF₄、CHF₃和CH₂F₂中的一种或多种。

16.如权利要求15所述的方法，其特征在于，所述第二刻蚀气体包含CF₄。

17.如权利要求16所述的方法，其特征在于，所述CF₄的流速为10-500sccm。

18.如权利要求15或16所述的方法，其特征在于，所述第二刻蚀气体还包含氧气和/或惰性气体。

19.一种包含通过如权利要求1-18中任一项所述的方法制造的半导体器件栅极的集成电路，其中所述集成电路为随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式DRAM或射频电路。

20.一种包含通过如权利要求1-18中任一项所述的方法制造的半导体器件栅极的电子设备，其中所述电子设备为计算机、游戏机、蜂窝式电话、个人数字助理、摄像机或数码相机。

Images