CN102201788B - 数字噪声产生方法 - Google Patents

Abstract

本发明公开了一种数字噪声产生方法，包括步骤：S1，产生并在ROM中存储一组高斯分布的标准噪声；S2，生成多组用于读取标准噪声的随机地址，利用所述多组随机地址从ROM中读取多路所述标准噪声并存储于第一寄存器中；S3，将所读取的多路标准噪声叠加；S4，根据输入信号的平均功率和叠加后的噪声功率以及输入信噪比计算倍乘系数；S5，用叠加后的噪声乘以倍乘系数，产生所需的数字噪声。本发明可以产生幅度较大的噪声，能够满足高信噪比下多种调制方式的误码率要求，并且具有高随机性，高速率，高精确性。

Description

数字噪声产生方法

技术领域

本发明涉及数字通信技术领域，尤其涉及一种适用于噪声环境下对***进行测试的数字噪声产生方法。

背景技术

目前，在数字通信***设计过程中，为了检测通信质量的好坏，需要在噪声环境下对***进行测试。在测试时，通常采用在射频上对发送数据用模拟的方法添加噪声，用数字的方法添加噪声一直以来都是一个难点。

数字噪声可用于通信中的安全可靠性分析，或灵巧噪声干扰源的生成，在现代很多电子设备中，噪声干扰测试已经成为检验设备是否具有良好抗噪性能的一个重要的环节之一，因此对于噪声源的要求也越来越高，常用的方法是用信号源来产生噪声，但是一般信号源的价格很高，仅仅为了测试而购买对于普通用户而言就很不划算，因而自行设计数字噪声源来代替信号源，具有较好的应用价值。在设计数字噪声源时，目前应用较多的产生数字噪声的方法，是采集电子元器件的热噪声和伪随机数仿真。前一种方法的功率谱不平坦且很难控制，因而逐渐被后一种方法替代；后一种方法主要包括线性同余、线性反馈移位寄存器等，但其产生的噪声幅度较小，不能够满足高信噪比下多种调制方式的误码率要求。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：提供一种数字噪声产生方法，它可以产生幅度较大的噪声，能够满足高信噪比下多种调制方式的误码率要求，并且具有高随机性，高速率，高精确性。

（二）技术方案

为解决上述问题，本发明提供了一种数字噪声产生方法，包括步骤：

S1，产生并在ROM中存储一组高斯分布的标准噪声；

将高斯分布概率密度函数曲线与坐标轴围成的图形沿平行于坐标纵轴方向分为若干个面积相等的条形；

将每一个条形所在的横坐标中值取整作为代表该条形的整数值；

存储各条形所代表的整数值；

S2，生成多组用于读取标准噪声的随机地址，利用所述多组随机地址从ROM中读取多路所述标准噪声存储于第一寄存器中；

通过第二寄存器产生多组伪随机二进制序列，并将产生的伪随机二进制序列各位随机排列后作为读取标准噪声的随机地址；

S3，将所读取的多路标准噪声叠加；

S4，根据输入信号的平均功率和叠加后的噪声功率以及输入信噪比计算倍乘系数；

已知叠加后的噪声的平均功率为p_n，根据输入数据对信号进行平均能量检测，得到信号能量记为p_av，再根据输入的信噪比SNR和p_av运用公式

$\mathrm{SNR}=10\×\log \frac{p_{\mathrm{av}}}{p_{\mathrm{sn}}}$

计算出实际需要的噪声功率p_sn，用    计算得到倍乘系数；

S5，用叠加后的噪声乘以倍乘系数，产生所需的数字噪声。

其中，所述的步骤S3中，将多路所述标准噪声叠加包括：依据独立高斯过程叠加以后仍然是高斯过程的原理，将所读取的多路标准噪声叠加为一路噪声的步骤。

其中，所述方法还包括，每隔预定数据，对输入的信号重新进行功率检测，重新计算并更新倍乘系数。采用功率检测动态调整倍乘系数的方法，可以更准确的模拟出所需的噪声。

其中，所述的第二寄存器为多组生成多项式不同的多路并行非等长线性反馈移位寄存器。

（三）有益效果

本发明首先产生并存储一组高斯分布的标准噪声，然后生成多组随机地址，读取多组标准噪声并根据高斯过程的叠加性原理使之叠加，再根据输入信号的平均功率和叠加后的噪声功率以及输入信噪比计算倍乘系数，最后用叠加后的噪声乘以倍乘系数，产生所需数字噪声；本发明可以产生幅度较大的噪声，能够满足高信噪比下多种调制方式的误码率要求，并且具有高随机性，高速率，高精确性。

附图说明

图1为本发明实施例中数字噪声产生方法的流程图；

图2为本发明实施例所述方法中产生标准噪声的原理图；

图3是本发明实施例所述方法中数字加噪的性能分析图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。

如图1所示，本发明所述的数字噪声产生方法，包括步骤：

S1，产生并在ROM中存储一组高斯分布的标准噪声；

在本步骤中，具体包括：出于对资源以及高斯噪声特性的考虑，将高斯分布概率密度函数曲线与坐标轴围成的图形沿平行于坐标纵轴方向分为多个，例如2¹⁴（即16384）个面积相等的条形；

每一个条形所在的横坐标的中值取整后作为代表该条形的整数值；

各条形所代表的整数值由计算机算出，存储在2¹⁴字节的存储器例如片上ROM中。

图2为产生标准噪声的原理图，例如采用条形法将图形分为8个条形区域的示意图，本发明中是将图形分成了2¹⁴个条形区域。

S2，生成多组用于读取标准噪声的随机地址，利用所述多组随机地址从ROM中读取多路所述标准噪声存储于第一寄存器中；

本步骤中，具体包括：通过第二寄存器，例如多组生成多项式不同的多路并行非等长线性反馈移位寄存器产生多组伪随机二进制序列，并将产生的伪随机二进制序列各位随机排列后作为读取标准噪声的随机地址。

本步骤中，由于存储标准噪声的ROM的大小为2¹⁴（即16384）字节，所以每个用于读取标准噪声的随机地址是14位2进制序列。将一组随机地址输入到ROM中，可以得到ROM中对应的存储值。

本步骤中所述的线性反馈移位寄存器（LFSR）可产生伪随机二进制序列（简称PRBS，又称为M序列）。若LFSR的寄存器级数为m，那么生成序列周期为2^m-1。M序列具有很多良好的特性，比如序列中‘0’‘1’近于均匀分布；有较好的游程分布特性；LFSR的另一个优点是只使用了异或运算，计算简单，逻辑延时小。采用多路并行LFSR生成多路序列时，多路LFSR根据不同的生成多项式同时工作，每路LFSR生成的1bit结果分别代表被产生的伪随机整数的一个二进制位。由每一比特位置上‘0’‘1’近于均匀分布的性质而得到伪随机整数近于均匀分布的特性。多路并行LFSR采用非等长的寄存器级数，则产生的伪随机整数序列的周期是所有M序列周期的最小公倍数。

例如，本发明中产生的均匀分布伪随机整数位宽为14比特，14路LFSR的级数依次为19～32，以[]表示求取最小公倍数，则生成的伪随机整数序列周期长度为

T＝[2¹⁹-1，2²⁰-1，...,2³²-1]≈1.31×10⁹⁰

为产生多组伪随机二进制序列，本发明中采用多组生成多项式不同的14路并行LFSR；为了更有效的消除多组伪随机二进制序列之间的相关性，本发明中又将14路并行LFSR生成的伪随机二进制序列按位随机排列，具体实施如下：固定14路寄存器的位置不变，将每路寄存器产生的1bit赋给14位地址的每一位，赋值顺序采用随机顺序。

表1

表2

表1和表2为随机地址生成示意表。表1中prbs**为相应的**寄存器，x_re为14位随机地址，x_re括号中的数值为地址的位排列顺序信息。表2和表1相比，寄存器的位置不变，但是随机地址x_re的位排列顺序信息不同，两者是随机生成、相互独立的。因为存储的标准噪声存在截位误差，所以采取每次产生多路例如16路随机噪声进行叠加产生一路标准噪声的方法，可以有效的弥补截位误差带来的取值范围过小的问题。

S3，将所读取的多路所述标准噪声叠加；

本步骤依据独立高斯过程叠加以后仍然是高斯过程的原理，将所读取的多路标准噪声叠加为一路噪声。

S4，根据输入信号的平均功率和叠加后的噪声功率以及输入信噪比计算倍乘系数；

已知叠加后的噪声功率为p_n，根据输入数据对信号进行平均能量检测，得到信号能量记为p_av，再根据输入的信噪比SNR和p_av运用公式

$\mathrm{SNR}=10\×\log \frac{p_{\mathrm{av}}}{p_{\mathrm{sn}}}$

计算出实际需要的噪声功率p_sn，用

    计算得到倍乘系数。对I,Q两路信号进行功率检测得到两路信号的总的平均功率，再根据输入的信噪比，通过公式计算得到所需的噪声功率，再用此噪声功率和现有叠加后的噪声功率进行运算，得到需要在现有标准噪声上倍乘的系数。每隔预定数据，例如4096点数据，对输入的信号重新进行功率检测，重新计算并更新倍乘系数。采用功率检测动态调整倍乘系数的方法，可以更准确的模拟出所需的噪声。

S5，用叠加后的噪声乘以倍乘系数，产生所需的数字噪声。

图3为采用本发明的方法进行数字加噪的性能分析图，采用的调制方式为16QAM，虚线为理论上16QAM的误码性能曲线，实线为采用该方法实际得到的误码曲线，从图中可以看出，在从-3db到16.5db的SNR范围内，该方法的误码曲线和理论曲线的误差不超过0.1db。并且误码率要求可以达到10^-9。

本发明根据高斯过程的叠加性原理，即相互独立的高斯过程叠加以后依然是高斯过程，并且功率是相加关系。采用多路例如16路随机噪声叠加的方法来产生数字噪声，可以在不改变噪声功率的条件下，扩大噪声的最大幅度，使模块在高信噪比时依然可以产生误码，更精确的模拟高斯白噪声。在SNR和输入功率p_av一定的条件下，噪声的功率也是一定的，记为p_sn，如果不采用多路噪声叠加的方法，只用单路读取，所得到的标准噪声表示为n，其功率为p_n，这时产生的噪声为：

$N=n\×\sqrt{p_{\mathrm{sn}}/p_n}---\left(1\right)$

设n中幅度最大的噪声为n_max，则能产生的最大幅度噪声为：

$N_{\max }=n_{\max }\×\sqrt{p_{\mathrm{sn}}/p_n}---\left(2\right)$

如果采用16路随机噪声叠加的方法，因为产生的16路噪声为独立噪声，根据高斯过程的叠加原理，在叠加以后，所得到的噪声n_add的功率为16×p_n，而这时p_sn不变，产生的噪声为：

$N^{\′}=n_{\mathrm{add}}\×\sqrt{p_{\mathrm{sn}}/\left(16p_n\right)}---\left(3\right)$

此时n_add中幅度最大的噪声为16×n_max，则能产生的最大幅度噪声为：

$N_{\max }^{\′}=16\×n_{\max }\×\sqrt{p_{\mathrm{sn}}/\left(16p_n\right)}=4\×n_{\max }\×\sqrt{p_{\mathrm{sn}}/p_n}---\left(4\right)$

为不采用多路噪声叠加情况下最大幅度噪声的四倍。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (4)

1.一种数字噪声产生方法，其特征在于，包括步骤：

S1，产生并在ROM中存储一组高斯分布的标准噪声；

将高斯分布概率密度函数曲线与坐标轴围成的图形沿平行于坐标纵轴方向分为若干个面积相等的条形；

将每一个条形所在的横坐标中值取整作为代表该条形的整数值；

存储各条形所代表的整数值；

S2，生成多组用于读取标准噪声的随机地址，利用所述多组随机地址从ROM中读取多路所述标准噪声并存储于第一寄存器中;

通过第二寄存器产生多组伪随机二进制序列，并将产生的伪随机二进制序列各位随机排列后作为读取标准噪声的随机地址；

S3，将所读取的多路标准噪声叠加；

S4，根据输入信号的平均功率和叠加后的噪声功率以及输入信噪比计算倍乘系数；

已知叠加后的噪声的功率为p_n，根据输入数据对信号进行平均功率检测，得到输入信号的平均功率记为p_av，再根据输入的信噪比SNR和p_av运用公式

$\mathrm{SNR}=10\×\log \frac{p_{\mathrm{av}}}{p_{\mathrm{sn}}}$

计算出实际需要的噪声功率p_sn，用

计算得到倍乘系数；

S5，用叠加后的噪声乘以倍乘系数，产生所需的数字噪声。

2.如权利要求1所述的数字噪声产生方法，其特征在于：所述的步骤S3中，将多路所述标准噪声叠加包括：依据独立高斯过程叠加以后仍然是高斯过程的原理，将所读取的多路标准噪声叠加为一路噪声的步骤。

3.如权利要求1所述的数字噪声产生方法，其特征在于：所述方法还包括，每隔预定数据，对输入的信号重新进行功率检测，重新计算并更新倍乘系数。

4.如权利要求1所述的数字噪声产生方法，其特征在于：所述的第二寄存器为多组生成多项式不同的多路并行非等长线性反馈移位寄存器。

Images