CN102194706B

CN102194706B - 封装工艺

Info

Publication number: CN102194706B
Application number: CN 201010123574
Authority: CN
Inventors: 王盟仁
Original assignee: Advanced Semiconductor Engineering Inc
Current assignee: Advanced Semiconductor Engineering Inc
Priority date: 2010-03-02
Filing date: 2010-03-02
Publication date: 2013-08-21
Anticipated expiration: 2030-03-02
Also published as: CN102194706A

Abstract

一种封装工艺，包括：将一半导体基材配置于一载具上，其中半导体基材面向载具的一侧具有多个接点；由半导体基材的背侧来薄化半导体基材；形成多个直通硅穿孔于薄化后的该半导体基材中；形成多个第一接垫于半导体基材上，所述第一接垫分别连接直通硅穿孔；接合多个芯片至半导体基材，其中所述芯片分别电性连接至所对应的第一接垫；形成封装胶体于半导体基材上，以覆盖芯片以及第一接垫；分离半导体基材与载具，然后形成多个焊球于半导体基材上；之后，裁切封装胶体以及半导体基材。

Description

封装工艺

技术领域

本发明涉及一种封装结构，且特别涉及一种堆叠式半导体元件封装结构。

背景技术

在现今的资讯社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计是朝向轻、薄、短、小的趋势迈进。因此，电子封装技术发展出诸如堆叠式半导体元件封装等多半导体元件封装技术。

堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。

已知一种堆叠式半导体元件封装的制作方法是将芯片堆叠于具有直通硅晶穿孔(Through Silicon Via，TSV)的晶片载板上，以进行晶片级的封装，并且在完成封装后对晶片载板连同其上的封胶进行切割，以形成多个独立的封装单元。每个独立的封装单元可以通过形成在晶片底面的焊球与外部的电路板连接。

然而，已知技术是先在晶片载板底部形成焊球，之后直接将带有焊球的晶片载板配置于载具上，并使晶片载板上的焊球埋入载具上的粘着胶层内，直到完成晶片级封装步骤，且晶片载板与载具分离之后，才露出位于晶片载板底面的焊球。因此，当晶片载板的底面形成尺寸较大的焊球时，此大尺寸的焊球将难以与载具上的粘着胶层稳固结合，从而影响工艺可靠度。

发明内容

本发明提供一种封装工艺，其可以避免已知堆叠式半导体元件封装应用晶片级封装工艺时，因为采用大尺寸焊球，而导致晶片载板与载具之间接合不良，影响工艺可靠度的问题。

为具体描述本发明的内容，在此提出一种封装工艺。首先，将一半导体基材配置于一载具上，其中半导体基材具有面向载具的一第一表面以及位于第一表面上的多个接点。由半导体基材相对于第一表面的背侧来薄化半导体基材，其中薄化后的半导体基材具有相对于第一表面的一第二表面。形成多个直通硅穿孔(Through Silicon Via，TSV)于薄化后的该半导体基材中。直通硅穿孔分别对应并连接接点。接着，形成多个第一接垫于半导体基材的第二表面上，所述第一接垫分别对应并连接直通硅穿孔。接合多个芯片至半导体基材的第二表面，其中所述芯片分别电性连接至所对应的第一接垫。形成一封装胶体于半导体基材的第二表面上，其中封装胶体覆盖芯片以及第一接垫。分离半导体基材与载具，然后形成多个焊球于半导体基材的第一表面上，其中所述焊球分别电性连接至所对应的接点。之后，同时裁切封装胶体以及半导体基材，以形成多个封装单元。

在本发明的一实施例中，所述封装工艺还包括在将半导体基材配置于载具之前，形成一重布线层于半导体基材的第一表面上。此重布线层的表面具有多个第二接垫，且第二接垫分别电性连接至接点。此外，所述封装工艺更可在每一第二接垫上形成一球底金属层。

在本发明的一实施例中，所述封装工艺还包括在分离半导体基材与载具之后并且在形成焊球之前，形成一重布线层于半导体基材的第一表面上。所述重布线层的表面具有多个第二接垫，且第二接垫分别电性连接至接点。此外，所述封装工艺还包括在每一第二接垫上形成一球底金属层。

在本发明的一实施例中，所述的封装工艺还包括在每一第一接垫上形成一球底金属层。

在本发明的一实施例中，接合芯片至半导体基材的方法包括以倒装片倒装接合技术将每一芯片经由多个导电凸块接合至所对应的第一接垫。

在本发明的一实施例中，所述封装工艺还包括在接合芯片至半导体基材之后并且在形成封装胶体之前，形成一底胶于每一芯片与半导体基材之间，其中底胶包覆导电凸块。

基于上述，本发明是先将半导体基材配置于载具上，并待完成晶片级封装步骤，且半导体基材与载具分离之后，才形成焊球于半导体基材的第一表面上。因此，本发明提出的封装工艺可以避免采用大尺寸焊球可能导致的半导体基材与载具之间接合不良的问题，有助于提升工艺可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明如下。

附图说明

图1A～1K依序绘示依据本发明的一实施例的一种封装工艺。

图2A～2K依序绘示依据本发明的另一实施例的一种封装工艺。

图3A～3E依序绘示依据本发明的一实施例的一种封装工艺的部分流程。

附图标记说明

102、202：封装单元

110、210、310：半导体基材

110a、210a、310a：第一表面

110b、210b、310b：第二表面

112、212、312：接点

114、214、314：保护层

116、216：第一接垫

116a、216a：球底金属层

119、219：半导体基材的侧面

120、220、320：重布线层

122、222：第二接垫

322：接垫

122a、222a、322a：球底金属层

130、230、330：载具

132、232、332：粘着层

140、240、340：直通硅穿孔

342：导电孔道

342a：导电孔道的一端

150、250、350：芯片

152、252、352：导电凸块

160、260：底胶

170、270：封装胶体

370：焊料

179、279：封装胶体的侧面

180、280：焊球

具体实施方式

相较于已知技术先在晶片载板底部形成焊球，并将带有焊球的晶片载板配置于载具上，使晶片载板上的焊球埋入载具上的粘着胶层内的工艺，本发明是先将半导体基材与载具接合，待完成晶片级封装工艺且半导体基材与载具分离之后，再于半导体基材底部的第一表面上形成焊球。以下列举多个实施例来说明本发明的工艺方法。

图1A～1K依序绘示依据本发明的一实施例的一种封装工艺。

首先，如图1A所示，提供半导体基材110，其例如是常见的硅晶片或是由其他半导体材料制成。半导体基材110具有一第一表面110a以及位于第一表面110a上的多个接点112。半导体基材110内部可依现有技术制作内连线结构或是内埋有源或无源元件(未绘示)。此外，半导体基材110的第一表面110a上可覆盖保护层114，以保护接点112。

需注意的是，本实施例的半导体基材110做为晶片级封装工艺的载板，可同时与一或多个芯片进行封装，惟因图面大小的限制，本实施例仅绘出局部的半导体基材110。

接着，如图1B所示，在某些情况下，本实施例可以选择在半导体基材110的第一表面110a上，即保护层114上，另外制作一重布线层(RedistributionLayer)120。重布线层120的表面具有多个第二接垫122，其通过重布线层120内部的线路分别电性连接至半导体基材110的第一表面110a上的接点112，用以重新调整半导体基材110的对外接点的位置。在此，第二接垫122上还可以形成球底金属层(Under Bump Metallurgy Layer，UBM layer)122a，由此增加后续形成的焊球与第二接垫122的接着效果。

本实施例之后的步骤以半导体基材110表面形成有重布线层(Redistribution Layer)120的情况接续说明。

承上述，接着，如图1C所示，将半导体基材110的第一表面110a朝向载具130而配置于载具130上。载具130表面例如涂布有粘着层132，而半导体基材110通过粘着层132被固定于载具130上，其中位于重布线层120表面的第二接垫122直接与粘着层132接触。同时，由半导体基材110相对于第一表面110a的背侧来薄化半导体基材110，使得薄化后的半导体基材110具有相对于第一表面110a的一第二表面110b。

然后，如图1D所示，形成多个直通硅穿孔(Through Silicon Via，TSV)140于半导体基材110中。直通硅穿孔140分别对应并连接至接点112，并且分别通过重布线层120内部的线路连接至第二接垫122。

接着，如图1E所示，形成多个第一接垫116于半导体基材110的第二表面110b上。第一接垫116分别对应并连接直通硅穿孔140。此外，本实施例可以选择在第一接垫116上形成球底金属层116a，由此增加后续芯片上的凸块与第一接垫116的接着效果。

之后，如图1F所示，接合多个芯片150至半导体基材110的第二表面110b，使芯片150电性连接至第二表面110b上的第一接垫116。在本实施例中，例如是以倒装片倒装接合技术将每一芯片150经由其底部的多个导电凸块152接合至所对应的第一接垫116。

然后，如图1G所示，本实施例可以选择形成一底胶160于每一芯片150与半导体基材110之间，使底胶160包覆导电凸块152。然而，本实施例也可以选择不形成底胶160而直接进行后续工艺。

如图1H所示，在接合芯片150与半导体基材110之后，形成一封装胶体170于半导体基材110的第二表面110b上，使封装胶体170覆盖半导体基材110上所有的芯片150、导电凸块152以及第一接垫116。若本实施例选择在形成封装胶体170之前形成底胶160于芯片150与半导体基材110之间，则此处形成的封装胶体170会覆盖底胶160。反之，若本实施例选择不进行如图1G所示的步骤，则此处形成的封装胶体170会取代底胶160，直接填入导电凸块152之间的空隙。

接着，如图1I所示，分离半导体基材110与载具130，以暴露出重布线层120上的第二接垫122。并且，如图1J在分离半导体基材110与载具130之后，形成多个焊球180于重布线层120上的第二接垫122，使焊球180经由重布线层120分别电性连接至所对应的接点112。

之后，如图1K所示，进行一单体化工艺，即同时裁切封装胶体170以及半导体基材110，以形成多个封装单元102。由于封装胶体170以及半导体基材110是同时被裁切，因此封装胶体170的侧面179会与半导体基材110的侧面119对齐，而芯片150被包覆于封装胶体170内。

基于上述，本实施例先将半导体基材110配置于载具130上，并待完成图1D～1I的晶片级封装步骤之后，才形成焊球180于半导体基材110的第一表面110a上。因此，本实施例不需考虑在半导体基材110底部制作大尺寸焊球180可能导致的半导体基材110与载具130之间接合不良的问题，有助于提升工艺可靠度与选择性。

前述实施例在将半导体基材配置于载具之前，便先在半导体基材上形成重布线层，然而本发明并不限于此。举例而言，本发明亦可以选择在完成晶片级封装且分离半导体基材与载具之后，再形成重布线层于半导体基材上。下文将再举另一实施例进行说明。

图2A～2K依序绘示依据本发明的另一实施例的一种封装工艺。

首先，如图2A所示，提供半导体基材210，其例如是常见的硅晶片或是由其他半导体材料制成。半导体基材210具有一第一表面210a以及位于第一表面210a上的多个接点212。半导体基材210内部可依现有技术制作内连线结构或是内埋有源或被动元件(未绘示)。此外，半导体基材210的第一表面210a上可覆盖保护层214，以保护接点212。

需注意的是，本实施例的半导体基材210做为晶片级封装工艺的载板，可同时与一或多个芯片进行封装，惟因图面大小的限制，本实施例仅绘出局部的半导体基材210。

接着，如图2B所示，将半导体基材210的第一表面210a朝向载具230而配置于载具230上。载具230表面例如涂布有粘着层232，而半导体基材210通过粘着层232被固定于载具230上，其中位于半导体基材210的第一表面210a上的接点212直接与粘着层232接触。同时，由半导体基材210相对于第一表面210a的背侧来薄化半导体基材210，使得薄化后的半导体基材210具有相对于第一表面210a的一第二表面210b。

然后，如图2C所示，形成多个直通硅穿孔(Through Silicon Via，TSV)240于半导体基材210中。直通硅穿孔240分别对应并连接至接点212。

接着，如图2D所示，形成多个第一接垫216于半导体基材210的第二表面210b上。第一接垫216分别对应并连接直通硅穿孔240。此外，本实施例可以选择在第一接垫216上形成球底金属层216a，由此增加后续芯片上的凸块与第一接垫216的接着效果。

之后，如图2E所示，接合多个芯片250至半导体基材210的第二表面210b，使芯片250电性连接至第二表面210b上的第一接垫216。在本实施例中，例如是以倒装片倒装接合技术将每一芯片250经由其底部的多个导电凸块252接合至所对应的第一接垫216。

然后，如图2F所示，本实施例可以选择形成一底胶260于每一芯片250与半导体基材210之间，使底胶260包覆导电凸块252。然而，在其他实施例中，也可以选择不形成底胶260而直接进行后续工艺。

如图2G所示，在接合芯片250与半导体基材210之后，形成一封装胶体270于半导体基材210的第二表面210b上，使封装胶体覆盖芯片250、导电凸块252以及第一接垫216。若本实施例选择在形成封装胶体270之前形成底胶260于芯片250与半导体基材210之间，则此处形成的封装胶体270会覆盖底胶260。反的，若本实施例选择不进行如图2F所示的步骤，则此处形成的封装胶体270会取代底胶260，直接填入导电凸块252之间的空隙。

接着，如图2H所示，分离半导体基材210与载具230，以暴露出半导体基材210的第一表面210a上的接点212。并且，如图2I所示，在某些情况下，本实施例可以选择在半导体基材210的第一表面210a上，即保护层214上，另外制作一重布线层220。重布线层220的表面具有多个第二接垫222，其通过重布线层220内部的线路分别电性连接至半导体基材210的第一表面210a上的接点212，用以重新调整半导体基材210的对外接点的位置。在此，第二接垫222上还可以形成球底金属层222a，由此增加后续形成的焊球与第二接垫222的接着效果。

之后，如图2J所示，在分离半导体基材210与载具230之后，形成多个焊球280于重布线层220上的第二接垫222，使焊球280经由重布线层220分别电性连接至所对应的接点212。

然后，如图2K所示，进行一单体化工艺，即同时裁切封装胶体270以及半导体基材210，以形成多个封装单元202。由于封装胶体270以及半导体基材210是同时被裁切，因此封装胶体270的侧面279会与半导体基材210的侧面219对齐，而芯片250被包覆于封装胶体270内。

基于上述，本实施例先将半导体基材210配置于载具230上，并待完成图2C～2I的晶片级封装步骤之后，才形成焊球280于半导体基材210的第一表面210a上。因此，本实施例不需考虑在半导体基材210底部制作大尺寸焊球280可能导致的半导体基材210与载具230之间接合不良的问题，有助于提升工艺可靠度与选择性。另一方面，相较于前述实施例，本实施例选择在完成晶片级封装且分离半导体基材与载具之后，才形成重布线层于半导体基材上。

前述多个实施例是选择先对半导体基材进行薄化，再于半导体基材中制作多个直通硅穿孔。然而，在本发明其他实施例中，亦可以先在半导体基材中制作导电孔道，再对半导体基材进行薄化，使导电孔道露出半导体基材，形成多个直通硅穿孔。

首先，如图3A所示，提供半导体基材310，其例如是常见的硅晶片或是由其他半导体材料制成。半导体基材310具有一第一表面310a以及位于第一表面310a上的多个接点312。半导体基材310内还具有多个导电孔道342，分别对应并连接至接点312，且半导体基材310内部可依现有技术制作内连线结构或是内埋有源或被动元件(未绘示)。此外，半导体基材310的第一表面310a上可覆盖保护层314，以保护接点312。

需注意的是，本实施例的半导体基材310做为晶片级封装工艺的载板，可同时与一或多个芯片进行封装，惟因图面大小的限制，本实施例仅绘出局部的半导体基材310。

接着，如图3B所示，如同前述实施例所述，本实施例可以选择在半导体基材310的第一表面310a上，即保护层314上，另外制作一重布线层(Redistribution Layer)320。重布线层320的表面具有多个接垫322，其通过重布线层320内部的线路分别电性连接至半导体基材310的第一表面310a上的接点312，用以重新调整半导体基材310的对外接点的位置。在此，接垫322上还可以形成球底金属层322a，由此增加后续形成的焊球与接垫322的接着效果。

本实施例之后的步骤系以半导体基材310表面形成有重布线层320的情况接续说明。

承上述，接着，如图3C所示，将半导体基材310的第一表面310a朝向载具330而配置于载具330上。载具330表面例如涂布有粘着层332，而半导体基材310通过粘着层332被固定于载具330上，其中位于重布线层320表面的接垫322直接与粘着层332接触。

并且，如图3D所示，由半导体基材310相对于第一表面310a的背侧来薄化半导体基材310，其中薄化后的半导体基材310具有相对于第一表面310a的一第二表面310b，且每一导电孔道342的一端342a凸出第二表面310b而成为一直通硅穿孔340。直通硅穿孔340分别通过重布线层320内部的线路连接至接垫322。

然后，如图3E所示，接合多个芯片350至露出的直通硅穿孔340。在本实施例中，例如是以倒装片倒装接合技术将每一芯片350经由其底部的多个导电凸块352接合至所对应的直通硅穿孔340。导电凸块352与所对应的直通硅穿孔340例如通过焊料370连接。导电凸块352可以是如图1D中所绘示的柱状凸块或是其他型态的凸块。

之后，可进行如图1G～1K的步骤，以形成如图1K所绘示的封装单元102。详细技术内容可参照前述实施例的描述，此处不再赘述。

另外，请参考图2A～2K所绘示的实施例，除了在将半导体基材配置于载具之前，便先在半导体基材上形成重布线层的技术方案之外，结合前述的直通硅穿孔的制作方法，本发明亦可以选择在完成晶片级封装且分离半导体基材与载具之后，才形成重布线层于半导体基材上。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求所界定者为准。

Claims

1.一种封装工艺，包括：

将一半导体基材配置于一载具上，其中该半导体基材具有面向该载具的一第一表面以及位于该第一表面上的多个接点，其中在将该半导体基材配置于该载具之前，形成一重布线层于该半导体基材的该第一表面上，该重布线层的表面具有多个第二接垫，该些第二接垫分别电性连接至该些接点；

由该半导体基材相对于该第一表面的背侧来薄化该半导体基材，薄化后的该半导体基材具有相对于该第一表面的一第二表面；

形成多个直通硅穿孔于该半导体基材中，该些直通硅穿孔分别对应并连接该些接点；

形成多个第一接垫于该半导体基材的该第二表面上，该些第一接垫分别对应并连接该些直通硅穿孔；

接合多个芯片至该半导体基材的该第二表面，该些芯片分别电性连接至所对应的该些第一接垫；

形成一封装胶体于该半导体基材的该第二表面上，该封装胶体覆盖该些芯片以及该些第一接垫；

分离该半导体基材与该载具，之后，形成多个焊球于该半导体基材的该第一表面上，该些焊球分别电性连接至所对应的该些接点；以及

同时裁切该封装胶体以及该半导体基材，以形成多个封装单元。

2.如权利要求1所述的封装工艺，其中接合该些芯片至该半导体基材的方法包括以倒装片倒装接合技术将每一芯片经由多个导电凸块接合至所对应的该些第一接垫。

3.如权利要求2所述的封装工艺，还包括在接合该些芯片至该半导体基材之后并且在形成该封装胶体之前，形成一底胶于每一芯片与该半导体基材之间，该底胶包覆该些导电凸块。

4.一种封装工艺，包括：

将一半导体基材配置于一载具上，其中该半导体基材具有面向该载具的一第一表面以及位于该第一表面上的多个接点，且该半导体基材内具有多个导电孔道，分别对应并连接至该些接点，在将该半导体基材配置于该载具之前，形成一重布线层于该半导体基材的该第一表面上，该重布线层的表面具有多个接垫，该些接垫分别电性连接至该些接点；

由该半导体基材相对于该第一表面的背侧来薄化该半导体基材，薄化后的该半导体基材具有相对于该第一表面的一第二表面，且每一导电孔道的一端凸出该第二表面而成为一直通硅穿孔；

接合多个芯片至该半导体基材的该第二表面，该些芯片分别电性连接至所对应的该些直通硅穿孔；

形成一封装胶体于该半导体基材的该第二表面上，该封装胶体覆盖该些芯片；

5.如权利要求4所述的封装工艺，其中接合该些芯片至该半导体基材的方法包括以倒装片倒装接合技术将每一芯片经由多个导电凸块接合至所对应的该些第一接垫。

6.如权利要求5所述的封装工艺，还包括在接合该些芯片至该半导体基材之后并且在形成该封装胶体之前，形成一底胶于每一芯片与该半导体基材之间，该底胶包覆该些导电凸块。