背景技术
随着半导体制造技术的飞速发展,为了半导体器件达到更快的运算速度、更大的资料存储量以及更多的功能,半导体芯片向更高的集成度方向发展。而半导体芯片的集成度越高,半导体器件的关键尺寸(CD,CriticalDimension)越小。
为了实现微小的CD,必须使光掩膜版上更加精细的图像聚焦在半导体衬底的光刻胶上,而且必须增强光学分辨率,以制造接近光掩膜工艺中光学分辨率极限的半导体器件。分辨率增强技术包括利用短波长光源、相移掩膜方法和轴外照射(OAI,Off-Axis Illumination)的方法。理论上讲,在利用OAI的情况下,分辨率大约比利用传统照射时的分辨率高约1.5倍,而且能够增强聚焦深度。通过OAI技术,由光学***印制在半导体衬底上CD的最小空间周期可以被进一步缩短,但是会产生光学临近效应(OPE,Optical Proximity Effect)。光学临近效应源于当光掩膜版上节距非常靠近的电路图形以微影方式转移到半导体衬底的光刻胶上时,由于相邻图形间的光衍射和干涉,而造成最后转移到光刻胶上的图形扭曲失真,产生依图形形状而定的变动。在深亚微米器件中,由于电路图形非常密集,光学临近效应会降低光学***对于曝光图形的分辨率。
现行的半导体器件制作工艺均是先利用计算机***来对电路版图进行光学临近修正以补偿光学临近效应,然后再将修正过的电路版图形成于光掩膜版上。
OPC模型的建立基于与每一代设计规则密切相关的大量真实的晶片数据,数据来源于光掩膜版上大量***的OPC测试图案以微影方式曝光后在晶片上形成图形,然后对这些图形测得的尺寸。一般而言,当OPC测试图案符合设计规则,即相邻图形间的节距或经曝光后在晶片上形成的尺寸大于等于设计规则限定的最小值时,可在晶片上具有清晰的图像以得到有效数据,如图1所示,因此依此数据建立起来的OPC模型可以对设计版图中满足设计规则的图形模拟出很好的轮廓。然而当OPC测试图案不符合设计规则(以下称次设计规则),即相邻图形间的节距或经曝光后在晶片上形成的尺寸小于设计规则限定的最小值时,晶片上的图像会严重失真,如图2所示,所以在OPC模型的建立过程中缺少这类的有效的晶片数据。因此,只有当设计符合设计规则时,才可以保证模型的准确性。对于那些尺寸和节距都小于设计规则的次设计规则图案,由于没有晶片数据来支持,因此OPC模型不能很好地进行预测。
在做OPC之前,必须先在原始图形上模拟轮廓,并计算出轮廓与目标值之间的误差,然后根据这个误差和第一次OPC循环期间的OPC反馈系数来获得偏移量。对于次设计规则图案来说,由于没有晶片数据支持,模型无法输出次设计规则图案上的模拟轮廓,因此与目标值之间的误差被认为是无穷大。该图形的各条边在第一次OPC循环期间将获得一个不合理的偏移量,并且还影响下面几次循环的收敛性。OPC循环次数都是有限的,这种影响不可能完全消除,因此无法获得最好的OPC修正后的结果。也就是说,问题在于次设计规则图案上的缓慢的OPC循环的收敛性。基于这种OPC模型,OPC算法不能有效地使边缘定位误差(EPE,Edge PlacementError)在容许的范围内。边缘定位误差是对光学临近效应补偿修正OPC方法进行评价的有效技术之一。它可以测试SEM图像上的图形/边缘与设计目标的差值。总而言之,现有的OPC模型和方法不足以涵盖次设计规则的图案。
目前,给次设计规则图案增加更多的OPC循环次数可以解决上述问题。根据经验,这种循环应该从8次增加到20次,但这将会大大增加OPC运算时间。另外,由于OPC循环设置是一种整体的OPC方案,因此另一个缺点是对于一个同时包含设计规则图形和次设计规则图形的出带(tapeout)来说会引起不同的OPC策略。其中,出带为当设计完成后,将最后的数据送出去给代工厂进行流片的过程。
另一种方法,是要求设计者作可制造性的设计(DFM),在设计阶段可以要求设计者避免次设计规则的版图。然而,这将限制设计者的设计灵活性,减小设计弹性空间。
所以上述两种方案都不是解决次设计规则版图上OPC模型没有足够涵盖范围的最好、最根本的方法。因此,必须找到一种能扩大OPC模型对于次设计规则图案的涵盖范围的有效方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决次设计规则版图上OPC模型没有足够涵盖范围的问题,本发明提出了一种设计光掩膜版的方法,所述方法包括:a)将初始状态的掩膜版作为目标层,并设定第一目标图案;b)在所述目标层上模拟图案的轮廓,对于小于设计规则的所述图案输出未产生模拟轮廓的错误位置;c)扩大所述错误位置的图案尺寸;d)对所述目标层再次模拟所述图案的轮廓;e)判断再次模拟的轮廓是否符合所述第一目标图案,如果所述再次模拟的轮廓不符合所述第一目标图案,则返回步骤c),直到符合所述第一目标图案为止;f)将符合所述第一目标图案的模拟的轮廓作为光学临近修正的初始图案。
根据本法明另一个方面,所述方法还包括下列步骤:g)设定所述光掩膜版的第二目标图案;h)计算所述第一目标图案的轮廓与所述第二目标图案之间的边缘定位误差,对所述目标层进行光学临近修正。
根据本法明另一个方面,所述方法还包括下列步骤i)将修正后的目标层写至光掩膜版上,形成掩膜电路图形。
根据本法明另一个方面,其中所述步骤c)中扩大图案尺寸的方式为手动扩大。
根据本法明另一个方面,其中所述步骤c)中扩大量为图案尺寸的5%~30%。
根据本法明另一个方面,其中所述步骤e)的循环次数为1-2次。
根据本法明另一个方面,其中所述边缘定位误差的可容忍值为3nm至5nm。
根据本法明另一个方面,其中所述第一目标图案为孔。
根据本发明的方法能很有效解决OPC模型和算法在次设计规则图案上具有无法涵盖及缓慢的循环收敛的问题。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便使用自动OPC流程来快速、有效地测试并解决OPC模型和算法在次设计规则图案上具有无法涵盖及缓慢的循环收敛的问题。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
为了解决现有技术中OPC模型由于缺少有效数据而在次设计规则版图中存在的无法涵盖的问题,本发明提出一种解决OPC模型覆盖率问题并使次设计规则图案加速修正收敛的有效方法。
图3是根据本发明对电路版图进行光学临近修正的流程图。如图3所示,执行步骤301,将初始状态的掩膜版作为OPC目标层。该目标层是指设计者想要在晶片上得到的电路版图。设定符合正常的、在做正式OPC修正前的模拟轮廓的尺寸(第一目标图案)。
执行步骤302,使用现有的OPC模型在OPC目标层上模拟图案的轮廓。对于包含符合设计规则图形和次设计规则图形的出带来说,由于次设计规则图形缺少有效的晶片数据支持,因此当使用OPC验证工具在OPC目标层上模拟图案的轮廓时,可能会在对应于次设计规则图案处不能产生模拟轮廓,然后即可输出未产生模拟轮廓的错误位置。
执行步骤303,手动扩大该错误位置的图案的尺寸,加速修正循环的收敛。
执行步骤304,使用OPC模型在修改过的图案层上再次模拟轮廓。
执行步骤305,判断再次模拟的轮廓是否符合正常的轮廓尺寸。如果该轮廓能符合正常的轮廓尺寸,则执行下一步骤307。如果该轮廓不能很好地符合,则执行步骤306,调整扩大的量。然后执行步骤304,使用OPC模型在第二次修改过的图案层上再次模拟轮廓,直到轮廓能符合正常的轮廓尺寸为止。
如果模拟出的轮廓已经能够符合正常的轮廓尺寸,则执行步骤307,根据修正后满足标准的OPC修正层开始正式的校正循环。
执行步骤308,自动计算每次循环后的轮廓与目标层之间的EPE,判断EPE是否小于可容忍值,所述可容忍值为3~5nm,具体例如3nm、4nm或5nm,使轮廓满足标准(第二目标图案)。
在本实施例中,由于可以加速修正循环的收敛,从而在合理的循环期间得到最好的OPC结果。一般说来,对错误位置图案的尺寸通过事先手动进行1~2次扩大即可达到目的,因此有效地缩短了OPC运算的时间,提高了效率。对于设计规则图案,由于具有有效的计算数据,从而不会输出错误位置,因此上述运算不会对设计规则图案产生影响。此外,上述OPC算法给设计者一定的余地来处理设计规则,因此提高了设计的灵活性,并扩大了OPC模型和算法在次设计规则图案上的覆盖率。
下面将以孔形图案为例来解释本发明。图4A-4D是根据本发明对电路版图进行光学临近修正的示意图。
如图4A所示,将初始状态的掩膜版作为OPC目标层401,设计者想要得到目标圆孔的直径为0.08350μm。使用现有的OPC模型,利用OPC验证工具在OPC目标层401上模拟图案的轮廓时,可能会在对应于次设计规则图案处不能产生模拟轮廓,图4A为在目标层401上没有输出的情况。
如图4B所示,输出未产生模拟轮廓的错误位置402。错误位置402为虚线框所覆盖的范围,如图所示,错误位置402覆盖目标层401上的六个区域,则表示需要对上述六个区域进行以下操作。
如图4C所示,手动扩大错误位置图案的尺寸,扩大量为图案尺寸的5%~30%,本发明将图案的直径扩大到0.09000μm。然后使用OPC模型在新修改的图层上再次模拟轮廓。判断再次模拟的轮廓403是否符合标准。如果该轮廓403不能很好地符合标准,则调整扩大量。直到轮廓能符合标准为止。
如图4D所示,对修正后满足标准的OPC修正层开始传统上的校正循环。自动计算每次循环后的轮廓与目标层之间的EPE,并得到修正后的图案404。
对每一个圆孔通过两次测量直径,来检验修正图案是否达到目标值,本发明测量圆孔水平方向的直径和垂直方向的直径。经检验,第一圆孔的直径分别为0.08100μm和0.08450μm,第二圆孔的直径分别为0.08200μm和0.08600μm,第三圆孔的直径分别为0.08075μm和0.08400μm,检验结果很好地满足了目标值。
图5是根据本发明制作光掩膜版的具体实施方式流程图。如图5所示,执行步骤501,将初始状态的掩膜版作为OPC目标层。该目标层是指设计者想要在晶片上得到的电路版图。设定符合正常的、在做正式OPC修正前的模拟轮廓的尺寸(第一目标图案)。
执行步骤502,使用现有的OPC模型在OPC目标层上模拟图案的轮廓。使用OPC验证工具在OPC目标层上模拟图案的轮廓时,可能会在对应于次设计规则图案处不能产生模拟轮廓,然后输出未产生模拟轮廓的错误位置。
执行步骤503,手动扩大该错误位置的图案的尺寸,加速修正循环的收敛。
执行步骤504,使用OPC模型在修改过的图案层上再次模拟轮廓。。
执行步骤505,判断再次模拟的轮廓是否符合正常的轮廓尺寸。如果该轮廓能符合正常的轮廓尺寸,则执行下一步骤507。如果该轮廓不能很好地符合,则执行步骤506,调整扩大的量。然后执行步骤504,使用OPC模型在第二次修改过的图案层上再次模拟轮廓,直到轮廓能符合正常的轮廓尺寸为止。
执行步骤507,根据修正后满足标准的OPC修正层开始正式的校正循环。
执行步骤508,自动计算每次循环后的轮廓与目标层之间的EPE,判断EPE是否小于可容忍值,所述可容忍值为3~5nm,具体例如3nm、4nm或5nm,使轮廓满足标准(第二目标图案)。
执行步骤509,用电子束写入装置或激光束写入装置将修正后的电路版图写至光掩膜版上,形成光掩膜图案。
根据如上所述的实施例制造的光掩膜版可应用于制造多种集成电路(IC)的半导体器件。根据本发明的IC例如是存储器电路,如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件,如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式DRAM)或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品,如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中,尤其是射频产品中。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。