CN102176687A - 边沿速率控制 - Google Patents

边沿速率控制 Download PDF

Info

Publication number
CN102176687A
CN102176687A CN2010106244919A CN201010624491A CN102176687A CN 102176687 A CN102176687 A CN 102176687A CN 2010106244919 A CN2010106244919 A CN 2010106244919A CN 201010624491 A CN201010624491 A CN 201010624491A CN 102176687 A CN102176687 A CN 102176687A
Authority
CN
China
Prior art keywords
signal
output
switched
input
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106244919A
Other languages
English (en)
Other versions
CN102176687B (zh
Inventor
威廉·D·卢埃林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN102176687A publication Critical patent/CN102176687A/zh
Application granted granted Critical
Publication of CN102176687B publication Critical patent/CN102176687B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • H03K17/164Soft switching using parallel switching arrangements

Landscapes

  • Amplifiers (AREA)

Abstract

本发明涉及边沿速率控制。在本发明中,讨论了用于减少被切换信号的电磁干扰的***和方法。在示例中,被切换的输入信号能够在输入处被接收,并且边沿速率受控的被切换输出信号的转换速率能够响应于接收的被切换输入信号得到控制。

Description

边沿速率控制
背景技术
通常地,经过导体的变化信号可以生成和辐射电磁能量。导体在变化的电磁能量中能够生成电流。在电子装置中由未预料的电磁能量生成的电流会干扰该电子装置的期望操作。未预料的电磁能量有时被称为电磁干扰(EMI)。已经设计了标准来鼓励电子装置制造商设计限制每个产品发出的EMI量的产品。这样的标准继而帮助提供在正常操作情况下产品应该能够经受的EMI的最低值的规范。伴随着被切换的信号,通常生成大量的EMI。在一些装置中,被切换的信号越快从第一状态转换到第二状态,辐射的EMI就越强。
发明内容
在本文中,讨论了用于减少被切换信号电磁干扰的***和方法等。在示例中,被切换的输入信号能够在输入处被接收,并且边沿速率受控的、被切换输出信号的转换速率能够响应于接收的被切换输入信号得到控制。在示例中,控制器能够接收被切换的输入信号,并且能够利用积分器生成边沿速率受控的接收的被切换输入信号的状态。
在示例1中,一种用于减少电磁干扰的装置包括:输入,配置用于接收被切换的输入信号;输出,配置用于提供边沿速率受控的、与接收的被切换输入信号对应的被切换输出信号;和控制器,对接收的被切换输入信号作出响应。控制器包括积分放大器,配置用于控制边沿速率受控的、介于第一和第二信号电平之间的被切换输出信号的转换速率。
在示例2中,示例1的积分放大器可选地包括放大器,该放大器具有第一输入节点和耦合到输出的输出节点;以及第一电容器,耦合在放大器的第一输入节点和输出节点间之间。
在示例3中,示例1-2中任意一个或多个的控制器可选地包括第一选择电路,配置用于选择性地耦合第一和第二电流源到放大器的第一输入节点上,来设置边沿速率受控的、介于第一和第二信号电平之间的被切换输出信号的转换速率。
在示例4中,示例1-3中任意一个或多个的第一放大器可选地包括互补的第一和第二输出晶体管,串联耦合在电源节点和参考节点之间;任意一个或多个示例1-3的输出节点可选地包括一个节点,配置用于将第一输出晶体管串联耦合到第二输出晶体管上。
在示例5中,任意一个或多个示例1-4的放大器可选地包括第一和第二缓冲器,配置用于从输入节点隔离第一和第二输出晶体管的电容,其中第一缓冲器耦合在第一输入节点和第一输出晶体管的控制节点之间,以及其中第二缓冲器耦合在第一输入节点和第二输出晶体管的控制节点之间。
在示例6中,示例1-5的任意一个或多个可选地包括耦合在第一缓冲器的输入和第二缓冲器的输入之间的电平移位器。
在示例7中,示例1-6中任意一个或多个的放大器可选地包括耦合到第二缓冲器的输入上的第二输入节点;其中,示例1-6中任意一个或多个的积分放大器可选地包括耦合在第二输入节点和放大器的输出节点之间的第二电容器;并且其中,示例1-6中任意一个或多个的控制器可选地包括第二选择电路,配置用于选择性地将第三和第四电流源耦合到放大器的第二输入节点上,来设置边沿速率受控的、介于第一和第二信号电平之间的被切换信号的转换速率。
在示例8中,示例1-7的任意一个或多个可选地包括:耦合到输出的延迟电路,并且配置用于提供延迟控制信号;第一旁路开关,配置用于利用延迟控制信号将输出耦合到第一参考电压上,第二旁路开关,配置用于利用延迟控制信号将输出耦合到第二参考电压上。
在示例9中,示例1-8的任意一个或多个可选地包括电压连接-断开(tie-off)电路,配置用于降低积分放大器对接收的被切换输入信号在第一和第二信号电平之间切换的响应时间。电压连接-断开电路包括第一电压源,当输出在第一信号电平上时,该第一电压源可选地耦合到第一输入节点上;以及第二电压源,当输出在第二信号电平上时,可选地耦合到第一输入节点上。
在示例10中,示例1-9的任意一个或多个可选地包括:耦合到输出的延迟电路,配置用于提供延迟控制信号;第一旁路开关,配置用于利用延迟控制信号将输出耦合到第一参考电压上;以及第二旁路开关,配置用于利用延迟控制信号将输出耦合到第二参考电压上。
在示例11中,示例1-10中任意一个或多个的延迟电路可选地包括比较器,配置用于检测介于第一信号电平和第二信号电平之间的输出信号电平;以及耦合至比较器输出的延迟元件,配置用于在比较器检测到介于第一信号电平和第二信号电平之间的输出信号电平后,以预定延迟间隔切换延迟控制信号。
在示例12中,示例1-11中任意一个或多个的比较器被可选地配置用于检测输出信号电平,其实质上位于第一信号电平和第二信号电平的中间。
在示例13中,示例1-12中任意一个或多个的预定延迟间隔可选地约为10纳秒。
在示例14中,示例1-13的任意一个或多个可选地包括耦合到输出的过冲限幅器,其可选地配置用于与耦合至输出的负载交换电流,在输出电压达到第一和第二信号电平时,降低电压过冲。
在示例15中,一种用于减少电磁干扰的方法包括:在输入处接收被切换的输入信号;控制响应于接收的被切换输入信号的边沿速率受控的被切换输出信号的转换速率;在输出处提供边沿速率受控的被切换输出信号;以及其中控制转换速率包括利用积分放大器控制边沿速率受控的被切换输出信号在第一和第二信号电平之间的转换速率。
在示例16中,示例1-15中任意一个或多个的转换速率的控制包括将第一电流源耦合至积分放大器的第一输入上,以响应于接收的被切换信号的第一转换,产生在预定间隔中从第一信号电平到第二信号电平的第一转换。
在示例17中,示例1-16中任意一个或多个的转换速率的控制可选地包括将第二电流源耦合至积分放大器的第一输入上,以响应于接收的被切换信号的第二转换,产生在预定间隔中从第二信号电平到第一信号电平的第二转换。
在示例18中,示例1-17中任意一个或多个的转换速率的控制可选地包括将第三电流源耦合至积分放大器的第二输入上,以响应于接收的被切换信号的第一转换,产生在预定间隔中从第一信号电平到第二信号电平的第一转换;并且将第四电流源耦合至积分放大器的第二输入上,以响应于接收的被切换信号的第二转换,产生从第二信号电平到第一信号电平的第二转换。
在示例19中,示例1-18的任意一个或多个可选地包括在从第二信号电平到第一信号电平的转换后,选择性地将输出耦合到第一电压源上;并且在从第一信号电平到第二信号电平的转换后,选择性地将输出耦合到第二电压源上。
在示例20中,示例1-19中任意一个或多个的转换速率的控制可选地包括利用耦合到输出上的比较器检测介于第一信号电平和第二信号电平之间输出的信号电平;利用耦合到比较器的延迟元件发起延迟,以响应于延迟期满选择性地将输出耦合到第一或第二电压源中的至少一个上;以及禁用积分放大器。
在示例21中,一种***或装置可以包括(或可以可选地结合示例1-20的任意一个或多个的任意部件的部分或结合以包括)用以执行示例1-20的任意一个或多个的功能的装置,或一种机器可读介质,其包括通过机器执行时,引导机器执行示例1-20的任意一个或多个的功能的指令。
该概述意在提供本专利申请主题的综述。其不意味提供本发明的排它性或详尽性的说明。包含细节描述用以提供有关本专利申请的进一步信息。
附图概述
在不一定按比例绘制的附图中,类似数字在不同的视图中可以描述类似的部件。具有不同字母后缀的相同数字可以代表类似部件的不同实例。附图一般通过示例的方式,但非限制的方式,来描述本文中讨论的不同实施例。
图1一般性地描述了边沿速率控制装置的结构图示例,该装置被配置用于控制响应于被切换输入信号的输出信号的边沿速率。
图2-7一般性地描述了边沿速率控制装置的示例。
图8一般性地描述了可能的EMI信号强度的图形比较的示例,该比较介于切换信号和边沿速率受控的被切换信号之间。
图9一般性地描述了根据本发明主题的示例的一种提供边沿速率受控的被切换信号的方法的示例,该信号代表接收的被切换输入信号。
具体实施方式
本发明的发明者意识到,控制被切换信号的转换速率或边沿速率,能够让由运送被切换信号的导体产生的EMI辐射得到控制。
图1一般性地描述了边沿速率控制装置100的框图示例,该装置100被配置用于控制边沿速率受控的、响应于被切换输入信号(VIN)104的输出信号(VOUT)105的边沿速率。边沿速率控制装置100可以包括控制器101,转换开关102,和积分器103,积分器103配置用于提供代表到负载106的被切换输入信号(VIN)104(例如,被切换的输入信号)的边沿速率受控的输出信号(VOUT)105。在某些实施例中,被切换的输入信号104代表音频信号,像来自D类放大器的被切换音频信号;并且负载106可以包括音频输出换能器,例如像扬声器或耳机。可以理解的是,在不背离本发明主题的范围的情况下,被切换的输入信号104可以包括不同于音频切换信号的其他种类的切换信号。
许多被切换输入信号可以直接耦合到电子装置中的负载上,并且根据需要运行。但是,当今的电子器件具有非常迅速切换的能力,当信号通过将该信号耦合到负载的导体传输时,会产生大量的EMI。在示例中,边沿速率控制装置100能够产生输出信号105代表被切换的输入信号104。控制器101能够在作为代表的边沿速率受控的输出信号105改变稳定状态电平时控制其转换速率,同时边沿速率控制装置100没有改变被切换的输入信号104的基础稳定状态频率。
通常而言,控制器101可以监视被切换输入信号104。当被切换输入信号104改变状态时,控制器101可以控制转换开关102来启动积分器103。积分器与转换开关102合作,能够控制输出信号105在状态之间的转换速率。积分器103可以生成代表被切换输入信号104的边沿速率受控的输出信号105。在一些示例中,积分器元件的选择可以决定输出信号105的转换速率。在另外的示例中,转换开关元件的选择可以决定边沿速率受控的输出信号105的转换速率。
在一些示例中,边沿速率控制装置100能够可选地包括稳定状态开关107(例如,旁路开关),当边沿速率受控的输出信号105完成一次转换并且被切换输入信号104介于转换中的时候,将边沿速率控制装置100的输出108耦合到至少一个稳定状态电压上。在不同的示例中,可选的延迟电路109可以监视边沿速率受控的输出信号105的转换,并且在边沿速率受控的输出信号105到达稳定状态电平的时候,可以触发稳定状态开关107的控制。在示例中,控制器101可以在介于被切换输入信号104的转换之间的稳定状态期间,禁用积分器103来节省功率消耗。在一个示例中,可选的预偏置开关110(例如,预偏置电压连接-断开装置)可以在预期被切换输入信号104的一次转换时预处理积分器103的一个状态,使得边沿速率受控的输出信号105的转换能够更快被启动。在示例中,可选的过冲限幅器111在边沿速率受控的输出信号105接近稳定状态电平时,可以用来控制其过冲。在负载106包含电感器的应用中,当边沿速率受控的输出信号105接近稳定状态信号电平的时候,经过电感器的电流可以有力地抵抗改变。如果电感足够强大的话,电压可以实质上继续希望的稳定状态电压电平,直到电流可以被修改。可选的过冲限幅器111可以感应到过冲电压状态,并且驱动积分器103供应或减少额外电流来迅速抑制过冲状态。
图2-6和接下来的讨论提供了包含其可选元件的边沿速率控制装置的附加示例。
图2一般性地描述了边沿速率控制装置200的示例,其包含:控制器201,配置用于接收被切换输入信号(VIN)204;转换开关202,配置用于响应被切换输入信号204的转换,启动边沿速率受控的输出信号205的转换的速率控制;以及积分器203,配置用于控制边沿速率受控的输出信号205的转换速率。
在示例中,转换开关202可以包括第一开关215和第一电流源216,配置用于启动边沿速率受控的输出信号205的第一转换,比如从较高电压状态到较低电压状态的转换。在示例中,转换开关202可以包括第二开关217和第二电流源218,配置用于启动边沿速率受控的输出信号205的第二转换,比如从较低电压状态到较高电压状态的转换。在某些示例中,控制器201可以响应被切换的输入信号204,控制第一和第二开关215、217。在示例中,积分器203可以包括放大器219和反馈耦合电容器220。对电流源、放大器增益或电容器中的一个或多个的选择可以在实质上决定边沿速率受控的输出信号205的转换速率。在示例中,为第一和第二电流源216、218选择300微安(uA)的电流源,并且选择1皮法(pf)的电容器220,可以提供边沿速率受控的输出信号205在0到6伏特之间的20纳秒的转换。
图3一般性地描述了边沿速率控制装置300的示例,包括控制器301,转换开关302,和积分器303。积分器303可以包括放大器319和电容器320。放大器319可以包括互补的输出晶体管对321、322。输出晶体管321、322可以配置用于将输出308拉至相应的电压轨323、324(例如,逻辑高、逻辑低等)。在某些示例中,每个输出晶体管321、322的控制节点可以利用设置转换开关302被偏置。在某些示例中,电平移位电路325可以对积分器303的求和节点326配电,并且可以在求和节点326、327之间提供恒定偏置,用于补偿输出晶体管321、322的不同阈值电压(Vth)。在某些示例中,缓冲器328、329可以耦合在积分器303的被配电的求和节点326、327和输出晶体管321、322之间,以将输出晶体管321、322控制节点的输入电容与被配电的求和节点326、327隔离。例如,大输出晶体管321、322可以用来提供高功率、边沿速率受控的输出信号305。更大的输出晶体管321、322可以包括更高电容控制节点。因此,缓冲器328、329可以将输出晶体管321、322的控制节点的电容与积分器303的求和节点326、327隔离。在示例中,第一输出晶体管321可以包括PMOS晶体管,且第二输出晶体管322可以包括NMOS晶体管。可以理解的是,在不背离本发明主题的范围的情况下,其他类型的操作放大器可以在包含但不限于其他具有不同类型输出晶体管的放大器的示例电路中操作。
图4一般性地描述了边沿速率控制装置400的示例,包含控制器410,转换开关420、460和积分器403。积分器403可以包括放大器419、反馈电容器420、430,在某些示例中,还包括互补的输出晶体管对421、422。输出晶体管421、422可以配置用于将输出(VOUT)408拉至相应的电压轨423、424(例如,逻辑高、逻辑低等)。在图4的示例中,放大器419可以被划分为提供两个输入/求和节点426、427。放大器419的反馈回路也可以被划分,并且可以包括耦合到第一输入节点426上的第一反馈电容器420和耦合到第二输入节点427上的第二反馈电容器430。在某些示例中,每个输出晶体管421、422的每个控制节点可以利用独立的转换开关组402、460被偏置。在这样的配置中,可以平衡电平移位电路425,并且节约能量。
图5一般性地描述了边沿速率控制装置500的示例,包含控制器501,转换开关502,积分器503和稳态开关507。类似于上述讨论,控制器501可以接收被切换的输入信号(VIN)504,并且可以生成代表被切换输入信号504的边沿速率受控的输出信号505来降低EMI。控制器501可以利用转换开关502和积分器503启动并且控制边沿速率受控的输出信号505的转换。
在示例中,当控制器501检测到边沿速率受控的输出信号505的转换接近或者到达较高的稳态电平时,控制器501可以触发第一稳态开关531将装置500的输出508的电压拉到较高稳态电压电平上。在示例中,当控制器501检测到边沿速率受控的输出信号505的转换接近,或者到达较低的稳态电平时,控制器501可以触发第二稳态开关532将装置500的输出508的电压拉到较低稳态电压电平上。在示例中,第一稳态开关531可以包括PMOS晶体管,并且第二稳态开关532可以包括NMOS晶体管。可以理解的是,在不背离本发明主题的范围内,其他种类的稳态开关是可行的。
在示例中,配置用于控制二进制信号的边沿速率的边沿速率控制装置500可以采用第一稳态开关531将输出拉至第一稳态电平,并且可以采用第二稳态开关532将输出拉至第二稳态电平。在某些示例中,延迟电路509可以监视边沿速率控制装置500的边沿速率受控的输出信号508,并且当边沿速率受控的输出信号508转换过介于第一和第二稳态电平之间的特定电压电平时,触发延迟装置561。延迟装置561的延迟间隔可以被设置为,大致在边沿速率受控的输出信号508的转换应该完成的预期时间处,使得边沿速率受控的输出信号508可以被自动地拉至合适的稳态电平。例如,对于在0和Vdd之间转换的信号,具有阈值电压(Vth)(例如,二分之一的Vdd等)的缓冲器533(例如,CMOS缓冲器等)可以在边沿速率受控的输出信号508跨越0到Vdd之间一半的电压时,提供被切换的输出。缓冲器533的被切换输出可以触发延迟元件561。延迟元件561的延迟间隔的期满可以用来自动切换合适的稳态开关531、532。例如,如果积分器和相关组件被选择为以大约20纳秒完成0到Vdd之间的一次转换,具有10纳秒延迟的延迟元件561可以被选择来预期转换的结束以及合适的稳态开关531、532的操作。除了允许减少积分器输出的导通电阻之外,稳态开关531、532可以允许控制器501在转换事件之间禁用积分器503,从而至少部分地,节省通过饱和积分器503消耗的能量。可以理解的是,在不背离本发明主题的范围的情况下,其他种类的缓冲器,比较器,或其他延迟间隔是可行的。
图6一般性地描述了边沿速率控制装置600的示例,包括控制器601,转换开关602,包括放大器619和第一、第二电容器620、630的积分器603,稳态开关607,以及预偏置开关610。在示例中,当稳态开关607将输出608(VOUT)保持在稳态信号电平上时,控制器601能够预期输出608响应于被切换输入信号604(VIN)而发生的后续转换,从而预偏置积分器输入626、627。例如,考虑被切换输入信号604能够在两个稳态信号电平之间转换。当稳态开关607将输出608保持在第一稳态信号电平上时,控制器601可以预偏置积分器输入626、627,为到第二稳态信号电平的转换做准备。
在示例中,预偏置开关610可以为每个积分器输入626、627包括两个开关电路634、635、636、637。每个开关电路634、635、636、637可以包括开关638、639、640、641,和电压源642、643、644、645。每个开关638、639、640、641可以选择性地将相应的电压源642、643、644、645耦合到积分器输入626、627上。在示例中,第一预偏置电压源642可以约为第一输出晶体管631的2倍Vth,第二预偏置电压源643可以约为第一输出晶体管631的0.5倍Vth,第三预偏置电压源644可以约为第二输出晶体管632的2倍Vth,并且第四预偏置电压源645可以约为第二输出晶体管632的0.5倍Vth。当稳态开关607的第一开关将输出608拉到低稳态电平的时候,第一和第四预偏置开关638、641可以被打开,并且第二和第三预偏置开关639、640可以被关闭。关闭的预偏置开关639、640可以保持输出晶体管631、632离输出508的下一次转换所需的期望导电状态更近,从而,降低与切换输出晶体管531、532的控制节点相关联的预偏置延迟。如果稳态开关的一次切换将输出拉入到高稳态电平上,第一和第四预偏置开关638、641会被关闭,而第二和第三预偏置开关639、640会被打开。关闭的预偏置开关638、641可以保持输出晶体管631、632离输出508从高稳态电平到低稳态电平的下一次转换所需的期望导电状态更近。
在图6的示例中,积分器603包括示例的电平移位电路625的细节。电平移位电路625包括第一和第二电平移位晶体管646、647,每个都在放大器619的求和节点626、627之间耦合。电平移位电路625可以在输出晶体管631、632控制节点之间提供恒定偏置,为每个输出晶体管631、632的阈值电压(Vth)进行补偿,并且提供在放大器631、632导电状态之间的平滑转换。加在电平移位晶体管646、647的每个控制栅极上的电压V1、V2,可以在求和节点626、627之间提供恒定偏置。当求和节点上的电压变化时,电平移位晶体管646、647保持求和节点626、627之间的恒定偏置。比如,当下求和节点626上的电压增加时,电平移位电路625可以保持求和节点626、627之间的偏置电压,导致上求和节点627上电压的增加。因此,通过提高下求和节点626的电压,第二输出晶体管632可以增加导电性,且第一输出晶体管631可以降低导电性。因此,输出608上的电压会被拉低。
图7一般性地描述了边沿速率控制装置700的示例,包括控制器701,转换开关702,积分器703和过冲限幅器746、747。类似于上述讨论,控制器701可以接收被切换输入信号704(VIN),并且生成代表被切换输入信号704的边沿速率受控的输出信号705(VOUT)来降低EMI。控制器701可以通过使用转换开关702和积分器703,启动和控制边沿速率受控的输出信号705的转换。负载(未示出)(比如电感负载)中的惯性电流能导致边沿速率控制装置700的输出708处的电压过冲一个期望的稳态电压电平。惯性电流可以具有大范围的量级,并且在发生转换时,可以在输出708的任一方向上流动。在一些情况下,过度的过冲不但会导致放大器输出晶体管731、732的体二极管导通,并且如果使用的话,也会导致稳态开关晶体管的导通。过冲限幅器746、747可以限制转换过冲的每个方向。每个过冲限幅器746、747可以包括偏置晶体管748、749,偏置电流源750、751,和检测晶体管752、753。偏置晶体管748、749和偏置电流源750、751可以保持检测晶体管752、753上的偏置,使得当输出708的电压过冲一个期望的稳态电平时,检测晶体管752、753可以打开并调节积分器703的放大器719的求和节点726、727上的电压,来驱动积分器703的输出晶体管731、732以抵抗过冲。比如,如果输出708的电压落到较低稳态电平之下,第一限幅器746的偏置的检测晶体管752可以开始引导电流进入积分器703的上求和节点727中。被注入的电流可以提高求和节点727的电压,并且可以让第一输出晶体管731导通、或更好地导通,来抵制电压下降。同时,电平移位电路725可以提高下求和节点726上的电压,使得第二输出晶体管732关闭,或提高其漏源电阻,从而不难将输出708拉至较低稳态电平。如果输出708处的电压升到较高稳态电平之上,第二限幅器747的偏置的检测晶体管753可以引导电流进入积分器703的下求和节点726中。被注入的电流可以提高下求和节点726的电压,并且可以让第二输出晶体管732导通、或更好地导通,来抵制电压上升。同时,电平移位电路725可以提高第一输出晶体管732的控制节点上的电压,提高漏源电阻,从而降低第一输出晶体管732对于将输出拉向稳态电平的影响。
图8一般性地描述了潜在的EMI信号强度的图形化对比800的示例,对比介于具有2纳秒转换时间801的切换信号和具有20纳秒转换时间802的边沿速率受控的被切换信号之间。图形化对比800表示了信号的频域视图。图形化对比800也示出了对具有20纳秒转换时间的信号而言,跨越被显示的频率范围的信号强度的大约10到15db的平均缩减。
图9一般性地显示了一种提供边沿速率受控的被切换信号的方法,该被切换信号代表依据本发明主题的示例,接收的被切换输入信号。在901,被切换信号能够在装置输入处被接收。在902,边沿速率受控的被切换信号在第一和第二信号电平之间的转换速率可以利用积分放大器和接收的被切换输入信号来控制。在903,边沿速率受控的被切换信号可以在输出处被提供。
附加注解
上文的详细说明书包括对附图的引用,该附图形成详细说明书的一部分。通过示意的方式,附图示出了能够实现本发明的特定实施例。这些实施例在本文中也被称作“示例”。将本文档中提到的所有出版物、专利和专利文献的全部内容在此引入作为参考,如同这些出版物、专利和专利文献单独被并入作为参考。在本文档与通过引用而并入的那些文档之间出现不一致用法的情况下,所并入的文献中的用法应当被看作是对本文档的补充;对于无法调和的不一致,以本文档中的用法为准。
在本文档中,使用专利文献中常见的“一”或“一个”,包括一个或多于一个的含义,独立于“至少一个”或“一个或更多个”的任何其他实例或用法。在本文档中,术语“或”是指非排他的或,从而“A或B”包括“只有A没有B”、“只有B没有A”和“A和B”,除非另有说明。在所附权利要求中,术语“包括”和“在其中”用作术语“包含”和“其中”的浅近英文的同义词。此外,在随后的权利要求中,术语“包括”和“包含”是开放的,即,在权利要求中,除了位于该术语之后的***、设备、制品或方法之外的***、设备、制品或方法仍将被看作落入该权利要求的范围。此外,在随后的权利要求中,术语“第一”、“第二”、“第三”等仅用作标记,并非意在对其对象施加数量要求。
上述说明是示意性的而非限制性的。例如,虽然结合PNP器件描述了以上示例,但一个或多个示例也可以适用于NPN器件。例如,上述示例(或其一个或更多个方面)可以彼此结合使用。在阅读了上文描述后,本领域的普通技术人员可以使用其他实施例。提供摘要以满足37C.F.R.§1.72(b),以允许读者快速确定技术内容的性质。可以理解,其不应用于解释或限制权利要求的范围或含义。此外,在上文的具体描述中,多个特征可以组合在一起以使公开的内容较为流畅。这不应被解释为未要求保护的已公开的特征对于任何权利要求来说是必要的。相反,本发明的主题可以存在于少于所公开的具体实施例的全部特征。因此,将如下权利要求并入具体描述中,每一个权利要求自身作为单独的实施例。应当参考所附权利要求以及该权利要求的所有等同物,来确定本发明的范围。

Claims (20)

1.一种电磁干扰降低装置,包括:
输入,配置用于接收被切换输入信号;
输出,配置用于提供与接收的被切换输入信号相对应的边沿速率受控的被切换输出信号;和
控制器,响应于接收的被切换输入信号,该控制器包括:
积分放大器,配置用于控制边沿速率受控的被切换输出信号在第一和第二信号电平间的转换速率。
2.如权利要求1所述的电磁干扰降低装置,其中积分放大器包括:
放大器,具有第一输入节点和耦合到输出的输出节点;和
第一电容器,耦合在放大器的第一输入节点和输出节点之间。
3.如权利要求2所述的电磁干扰降低装置,其中控制器包括第一选择电路,配置用于选择性地将第一和第二电流源耦合到放大器的第一输入节点,以设置边沿速率受控的被切换输出信号在第一和第二信号电平之间的转换速率。
4.如权利要求2到3中任意一个所述的电磁干扰降低装置,其中第一放大器包括在电源节点和参考节点间串联耦合的互补的第一和第二输出晶体管,输出节点包括配置用于将第一输出晶体管与第二输出晶体管串联耦合的节点。
5.如权利要求4所述的电磁干扰降低装置,其中放大器包括第一和第二缓冲器,配置用于将第一和第二输出晶体管的电容与输入节点隔离;
其中,第一缓冲器耦合在第一输入节点和第一输出晶体管的控制节点之间;以及
其中,第二缓冲器耦合在第一输入节点和第二输出晶体管的控制节点之间。
6.如权利要求5所述的电磁干扰降低装置,包括耦合在第一缓冲器的输入和第二缓冲器的输入之间的电平移位器。
7.如权利要求5到6中任意一个所述的电磁干扰降低装置,其中放大器包括耦合到第二缓冲器的输入的第二输入节点;
其中,积分放大器包括耦合在放大器的第二输入节点和输出节点之间的第二电容器;以及
其中,控制器包括第二选择电路,第二选择电路配置用于选择性地将第三和第四电流源耦合到放大器的第二输入节点,以设置边沿速率受控的被切换信号在第一和第二信号电平之间的转换速率。
8.如权利要求1到7中任意一个所述的电磁干扰降低装置,包括:
延迟电路,耦合到输出并且配置用于提供延迟控制信号;
第一旁路开关,配置用于使用延迟控制信号将输出耦合到第一参考电压,以及
第二旁路开关,配置用于使用延迟控制信号将输出耦合到第二参考电压。
9.如权利要求8所述的电磁干扰降低装置,包括电压连接-断开电路,配置用于降低积分放大器对接收的被切换输入信号在第一和第二信号电平之间的转换的响应时间,该电压连接-断开电路包括:
第一电压源,当输出处于第一信号电平时,选择性地耦合到第一输入节点;以及
第二电压源,当输出处于第二信号电平时,选择性地耦合到第一输入节点。
10.如权利要求8到9中任意一个所述的电磁干扰降低装置,其中延迟电路包括:
比较器,配置用于检测介于第一信号电平和第二信号电平之间的输出信号电平;以及
延迟元件,耦合到比较器的输出并且配置用于在比较器检测到介于第一信号电平和第二信号电平之间的输出信号电平之后经过预定的延迟间隔时切换延迟控制信号。
11.如权利要求10所述的电磁干扰降低装置,其中比较器配置用于检测实质上位于第一信号电平和第二信号电平中间的输出信号电平。
12.如权利要求10到11中任意一个所述的电磁干扰降低装置,其中预定的延迟间隔大约是10纳秒。
13.如权利要求1到12中任意一个所述的电磁干扰降低装置,包括过冲限幅器,耦合到输出并且配置用于与耦合到输出的负载交换电流,从而在输出的电压到达第一和第二信号电平时,降低电压过冲。
14.一种电磁干扰降低方法,包括:
在输入处接收被切换输入信号;
响应于接收的被切换输入信号,控制边沿速率受控的被切换输出信号的转换速率:
在输出处提供边沿速率受控的被切换输出信号;和
其中控制转换速率包括利用积分放大器控制边沿速率受控的被切换输出信号在第一和第二信号电平间的转换速率。
15.如权利要求14所述的电磁干扰降低方法,其中控制转换速率包括将第一电流源耦合到积分放大器的第一输入,以响应于接收的被切换信号的第一转换,经过预定间隔产生从第一信号电平到第二信号电平的第一转换。
16.如权利要求14到15中任意一个所述的电磁干扰降低方法,其中控制转换速率包括将第二电流源耦合到积分放大器的第一输入,以响应于接收的被切换信号的第二转换,经过预定间隔产生从第二信号电平到第一信号电平的第二转换。
17.如权利要求16所述的电磁干扰降低方法,其中控制转换速率包括:
将第三电流源耦合到积分放大器的第二输入,以响应于接收的被切换信号的第一转换,经过预定间隔产生从第一信号电平到第二信号电平的第一转换;以及
将第四电流源耦合到积分放大器的第二输入,以响应于接收的被切换信号的第二转换,经过预定间隔产生从第二信号电平到第一信号电平的第二转换。
18.如权利要求14到17中任意一个所述的电磁干扰降低方法,包括:
在从第二信号电平到第一信号电平的转换之后,选择性地将输出耦合到第一电压源;以及
在从第一信号电平到第二信号电平的转换之后,选择性地将输出耦合到第二电压源。
19.如权利要求14到18中任意一个所述的电磁干扰降低方法,其中控制转换速率包括:
利用耦合到输出的比较器,检测介于第一信号电平和第二信号电平之间输出的信号电平;
利用耦合到比较器的延迟元件启动延迟;
响应于延迟的到期,选择性地将输出耦合到第一或第二电压源的至少一个;以及
禁用积分放大器。
20.一种电磁干扰降低***,包括:
D类放大器,配置用于提供被切换输入信号;
电磁干扰降低装置,包括:
输入,配置用于接收被切换输入信号;
输出,配置用于提供与接收的被切换输入信号相对应的边沿速率受控的被切换输出信号;和
控制器,对接收的被切换输入信号进行响应,该控制器包括:
积分放大器,配置用于控制边沿速率受控的被切换输出信号在第一和第二信号电平间的转换速率;以及
负载,配置用于接收边沿速率受控的被切换输出信号。
CN201010624491.9A 2009-10-07 2010-10-08 电磁干扰降低装置、方法和*** Expired - Fee Related CN102176687B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24959309P 2009-10-07 2009-10-07
US61/249,593 2009-10-07

Publications (2)

Publication Number Publication Date
CN102176687A true CN102176687A (zh) 2011-09-07
CN102176687B CN102176687B (zh) 2014-10-08

Family

ID=43854370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010624491.9A Expired - Fee Related CN102176687B (zh) 2009-10-07 2010-10-08 电磁干扰降低装置、方法和***

Country Status (4)

Country Link
US (1) US8638148B2 (zh)
KR (1) KR20110037923A (zh)
CN (1) CN102176687B (zh)
TW (1) TW201136157A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105103444A (zh) * 2013-03-28 2015-11-25 旭化成微电子株式会社 信号输出电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8638148B2 (en) 2009-10-07 2014-01-28 Fairchild Semiconductor Corporation Edge rate control
US8514006B2 (en) * 2010-10-14 2013-08-20 Analog Devices, Inc. Open loop rail-to-rail precharge buffer
EP3334539B1 (en) * 2015-08-11 2023-06-14 Koninklijke Philips N.V. Capacitive micromachined ultrasonic transducers with increased patient safety
US11248366B1 (en) 2018-06-18 2022-02-15 William P. Sulosky Holder block assembly with mechanical extraction device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391350A (zh) * 2001-05-24 2003-01-15 美国快捷半导体有限公司 可选择的输出沿速率控制
CN1529937A (zh) * 2001-05-23 2004-09-15 具有可控转换速率的电路
JP3937286B2 (ja) * 2000-11-21 2007-06-27 スシェレイフリング.ウント.アパラテボー.ゲゼルシャフト.ミット.ベシュレンクテル.ハフツング 低妨害信号伝送のシステムおよび方法
CN101005273A (zh) * 2006-01-20 2007-07-25 深圳赛意法微电子有限公司 具有改善的转换速率的差分放大器
CN101416391A (zh) * 2006-03-31 2009-04-22 Nxp股份有限公司 使用电容反馈的信号驱动器的方法以及***

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684421A (en) * 1995-10-13 1997-11-04 Credence Systems Corporation Compensated delay locked loop timing vernier
US5973368A (en) * 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
EP1041708B1 (en) * 1999-03-29 2005-03-16 Matsushita Electric Industrial Co., Ltd. Step motor driving device
TW528939B (en) * 2001-10-03 2003-04-21 Realtek Semi Conductor Co Ltd Output circuit having adjustment of output voltage slew rate
US6646488B2 (en) * 2002-02-21 2003-11-11 Broadcom Corporation Delay circuit with delay relatively independent of process, voltage, and temperature variations
US7378878B2 (en) * 2005-04-27 2008-05-27 Broadcom Corporation Driver circuit having programmable slew rate
US7449913B1 (en) * 2007-06-20 2008-11-11 Smartech Worldwide Limited Pre-driver having slew-rate and crowbar-current controls for a CMOS output buffer
US7924066B2 (en) * 2009-03-25 2011-04-12 Fairchild Semiconductor Corporation Low speed, load independent, slew rate controlled output buffer with no DC power consumption
US8638148B2 (en) 2009-10-07 2014-01-28 Fairchild Semiconductor Corporation Edge rate control
US8457458B2 (en) * 2010-07-23 2013-06-04 Tyco Electronics Corporation Imaging interface for optical components
US20120206191A1 (en) 2011-02-11 2012-08-16 Llewellyn William D Edge rate control (erc) pre-biasing technique

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3937286B2 (ja) * 2000-11-21 2007-06-27 スシェレイフリング.ウント.アパラテボー.ゲゼルシャフト.ミット.ベシュレンクテル.ハフツング 低妨害信号伝送のシステムおよび方法
CN1529937A (zh) * 2001-05-23 2004-09-15 具有可控转换速率的电路
CN1391350A (zh) * 2001-05-24 2003-01-15 美国快捷半导体有限公司 可选择的输出沿速率控制
CN101005273A (zh) * 2006-01-20 2007-07-25 深圳赛意法微电子有限公司 具有改善的转换速率的差分放大器
CN101416391A (zh) * 2006-03-31 2009-04-22 Nxp股份有限公司 使用电容反馈的信号驱动器的方法以及***

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105103444A (zh) * 2013-03-28 2015-11-25 旭化成微电子株式会社 信号输出电路
CN105103444B (zh) * 2013-03-28 2017-12-29 旭化成微电子株式会社 信号输出电路

Also Published As

Publication number Publication date
KR20110037923A (ko) 2011-04-13
TW201136157A (en) 2011-10-16
US20110084746A1 (en) 2011-04-14
CN102176687B (zh) 2014-10-08
US8638148B2 (en) 2014-01-28

Similar Documents

Publication Publication Date Title
EP2091145B1 (en) Pop noise suppression apparatus and audio output system utilizing the same
CN102176687B (zh) 电磁干扰降低装置、方法和***
US9154026B2 (en) Bridge driver for a switching voltage regulator which is operable to soft-switch and hard-switch
US9774240B2 (en) Edge rate control gate driver for switching power converters
EP2917800B1 (en) Method and apparatus reduced switch-on rate low dropout regulator (ldo) bias and compensation
CN203562949U (zh) 变换器和dc-dc变换器
US6051995A (en) Constant impedance, low noise CMOS buffer
US8354831B2 (en) Reverse current comparator circuit and method for switching regulators
CN102043417A (zh) 低压降稳压器、直流对直流转换器以及低压降稳压方法
US9041461B2 (en) Pop-free single-ended output class-D amplifier
US8159838B2 (en) Flyback converter system capable of preventing two side switches from being turned on simultaneously
CN102362433A (zh) 低速、负载无关、受控转换速率、没有直流电力消耗的输出缓冲器
CN109328430A (zh) 用于在音频放大器中的进行预测切换的***和方法
US20120267965A1 (en) Power Control Device and Electronic Device Using the Same
CN202856714U (zh) 输出缓冲***
CN103369427A (zh) 音频放大装置
US20100001799A1 (en) Amplifier current drive reversal
CN101166982B (zh) 低功率电压检测电路及其方法
CN102355204B (zh) 一种音频功放自动切换电路及功放芯片
CN101989074B (zh) 一种开关调节电路及方法
CN100568862C (zh) 传输电路
JPH04252512A (ja) 出力端子電圧プリセット回路
CN101682327A (zh) 用于低功率高速接口的可调式输入接收器
US8154342B2 (en) Power amplifier and processing device utilizing the same
KR100622762B1 (ko) 데이타 출력버퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Arizona, USA

Patentee after: FAIRCHILD SEMICONDUCTOR Corp.

Address before: Maine

Patentee before: FAIRCHILD SEMICONDUCTOR Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141008

Termination date: 20211008