CN102160197B - 光电元件封装基座 - Google Patents
光电元件封装基座 Download PDFInfo
- Publication number
- CN102160197B CN102160197B CN200880128509.7A CN200880128509A CN102160197B CN 102160197 B CN102160197 B CN 102160197B CN 200880128509 A CN200880128509 A CN 200880128509A CN 102160197 B CN102160197 B CN 102160197B
- Authority
- CN
- China
- Prior art keywords
- connection pad
- pad
- groove
- base
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000005538 encapsulation Methods 0.000 claims description 94
- 229910052751 metal Inorganic materials 0.000 claims description 39
- 239000002184 metal Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000004804 winding Methods 0.000 claims description 10
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 6
- 238000003860 storage Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 3
- 150000003376 silicon Chemical class 0.000 claims 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 238000005304 joining Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000001465 metallisation Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000002131 composite material Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 239000002648 laminated material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
一种光电元件(41)的封装基座(1，21)，包括一基底，一第一顶部接垫(7，9)，位于该基底的一顶表面(5)之上，一第一底部接垫(15，17)，位于该基底的一底表面(19)上，以及一第一缠绕接触(13)，位于该基底的一侧壁凹槽(11，12)之中，其中该第一缠绕接触(13)电性耦接至该第一顶部接垫(7，9)及该第一底部接垫(15，17)。或者，或此外，封装基座(21)包括一元件设置垫(27)，位于该基底的该顶表面(25)之上，一焊线接垫(9，29)，位于该基底的该顶表面(5，25)之上，一接触垫(15，17，33，35)，位于该基底的底表面(19，39)上，以及一贯通接触(31)，延伸穿过该基底，且将该焊线接垫(9，29)电性耦接至该接触垫(15，35)。
Description
技术领域
本公开涉及光电元件封装基座(optoelectronic device submount)。
背景技术
光电元件(例如，发光二极管(LED))用于许多应用。例如，发光二极管常用于消费性电子元件，例如移动相机电话中的快闪元件。在一些情形中，发光二极管可用作笔记本型电脑显示器的背光源。在其它例子中，发光二极管用于汽车中的刹车灯、车头灯、或车舱灯。
在公知发光二极管封装体中，发光二极管芯片放置于封装基座上，其使得电性连接能够到达发光二极管芯片。为了相符于(accommodate)不同型式的发光二极管芯片，已生产许多具有各种尺寸、几何结构、及电性连接的封装基座。然而，没有可相符于不同的发光二极管芯片设计的单一封装基座设计。再者，现存的发光二极管封装基座可导致封装体尺寸及成本的增加。再者，许多发光二极管封装基座不相容于表面设置元件(SMD)。在一些情形中，不可能将电路合并至发光二极管芯片中，因为焊料回流技术可导致电路损坏。
发明内容
在以下的叙述与附图中，提出本发明的一或更多的实施例的细节。其它特征将明显由叙述、附图及权利要求书中知悉。
在一方案中，一种光电元件的封装基座，包括：一基底，一第一顶部接垫(pad)，位于该基底的一顶表面上，一第一底部接垫，位于该基底的一底表面上，以及一第一缠绕接触(wrap-around contact)，位于该基底的一侧壁凹槽(sidewall recess)之中，其中该第一缠绕接触电性耦接至该第一顶部接垫及该第一底部接垫。
在一些实施例中，封装基座还包括一第二顶部接垫，位于该基底的该顶表面上，一第二底部接垫，位于该基底的该底表面上，以及一第二缠绕接触，位于该基底的一第二侧壁凹槽之中。该第二缠绕接触电性耦接至该第二顶部接垫及该第二底部接垫。在一些情形中，该第一顶部接垫为一元件设置垫，而该第二顶部接垫为一焊线接垫。在一些实施例中，该第一底部接垫为一表面设置元件接触垫。在一些情形中，该第二底部接垫为一导热接触垫。
每一该第一侧壁凹槽及该第二侧壁凹槽皆包括一倾斜侧壁。该第一缠绕接触位于该第一凹槽的该倾斜侧壁上，而该第二缠绕接触位于该第二凹槽的该倾斜侧壁上。
在另一方案中，一种光电元件的封装基座，包括：一基底，一元件设置垫，位于该基底的一顶表面之上，一焊线接垫，位于该基底的该顶表面之上，一接触垫，位于该基底的底表面上，以及一贯通接触，延伸穿过该基底，且将该焊线接垫电性耦接至该接触垫。
在一些实施例中，封装基座包括一导热垫，位于该基底的该底表面上。在一些情形中，该贯通接触位于一贯通开口的一侧壁上，使得一畅通无阻通道自该顶表面延伸穿过该基底而至该底表面。
在某些实施例中，封装基座还包括：超过一个焊线接垫，位于该基底的该顶表面上，超过一个接触垫，位于该基底的该底表面上，以及超过一个贯通接触，延伸穿过该基底。每一所述贯通接触将其中一所述焊线接垫电性耦接至其中一所述接触垫。
在一些实施例中，封装基座还包括一焊料坝堤(dam)，位于该基底的该底表面之上，其中该焊料坝堤将该贯通接触耦接至该接触垫。
在一些情形中，该封装基座的该接触垫为一表面设置元件垫。
在某些实施例中，该封装基座包括一平面金属层，位于该基底的该顶表面之上，其中该平面金属层将该元件设置垫电性耦接至该焊线接垫。
封装基座还包括一光电元件，设置于该元件设置垫。该光电元件可为一发光二极管。一焊线接合，可将该光电元件电性连接至该焊线接垫。
在一些实施例中，封装基座还包括无源或有源电路元件于该基底中。无源或有源电路元件可包括静电放电防护电路。静电放电防护电路可形成于封装基座的一基底之中，且电性耦接至该光电元件。
在某些情形中，封装基座包括一覆盖(cover)，用于该光电元件。覆盖可黏贴(attach)于基底之上以密封光电元件。覆盖可为一透镜。透镜可包括一聚合物(polymer)。
在另一方案中，制作一光电封装基座包括：于一基底中形成超过一个凹槽(cavity)，于该基底的顶表面及底表面上及每一凹槽的侧壁上沉积一金属层，将该金属层图案化以于该基底的该顶表面上形成一着陆接垫(landingpad)及焊线接垫，并于该基底的该底表面上形成一接触垫及一表面设置元件垫，以及将该基底切割成一封装基座。每一凹槽中的开口自该基底的一底表面延伸至该基底的一顶表面。位于一第一凹槽侧壁(cavity sidewall)上的该金属层将该着陆接垫电性耦接至该接触垫。位于一第二凹槽侧壁上的该金属层将该焊线接垫电性耦接至该表面设置元件垫。
在一些情形中，凹槽开口(cavity opening)是以金属密封。
附图说明
图1A显示光电元件的封装基座的一例子。
图1B显示图1A的封装基座的另一视图。
图2为图1A的封装基座的底部视图。
图3A为图1A的封装基座的顶部视图。
图3B为沿着图3A的切线I-I的剖面图。
图4A显示光电元件的封装基座的另一例子。
图4B显示图4A的封装基座的另一视图。
图5为图4A的封装基座的底部视图。
图6A为图4A的封装基座的顶部视图。
图6B为沿着图6A的切线II-II的剖面图。
图7显示固定至封装基座的光电元件的一例子。
图8显示一例子的封装基座，其包括形成于封装基座之中的电路。
图9显示一覆盖固定至封装基座的一例子。
图10A-图10E显示制作封装基座的一第一制造过程。
图11A-图11D显示制作封装基座的一第二制造过程。
图12A-图12D显示制作封装基座的一第三制造过程。
具体实施方式
根据一第一实施例，图1A、1B、2、3A及3B显示光电元件的封装基座1。顶表面5为封装基座装配侧，一或更多的光电元件装配及设置于其上。封装基座1的底表面19为接触侧，一或更多的外部电性连接可形成至其上。在一些实施例中，接触侧19亦用以提供至外界环境或散热器(未显示)的热连接，用以降低元件温度。封装基座1的顶表面5大抵平行且相对于底表面19。在单一整体元件中，顶表面5及底表面19皆与四个垂直侧壁4相交。
如图1A及3A所示，顶表面5包括平面着陆接垫7。着陆接垫7建立一区域，光电元件可设置于其上。光电元件例如包括(但不限于)发光二极管、激光二极管、及光二极管。一般的矩形着陆接垫7设计适于设置大部分的公知发光二极管芯片。然而，亦可使用其它的接垫配置来相符于具有不同结构与轮廓的光电元件。在一些实施例中，着陆接垫7经配置以便于对齐光电元件的电性接触垫。
平面焊线接垫9亦形成于封装基座1的装配侧5上，且与着陆接垫7电性隔离及热隔离。焊线接垫9用作其上可形成焊线连接(例如，焊球接合或楔焊接合)的表面。虽然显示为矩形，但焊线接垫9亦可设置成其它配置。例如，可调整焊线接垫9的尺寸以相符于多样的焊线连接。
着陆接垫7应形成自(formed from)导热材料，其用以将热自光电元件传走。在一些情形中，着陆接垫7亦可为具导电性的，因而电性连接可形成于接垫与元件之间。焊线接垫9应形成自导电材料。然而，在一些实施例中，焊线接垫9亦具有导热性。例如，着陆接垫7与焊线接垫9皆形成自金属，例如金(Au)或铜(Cu)。在其它实施例中，多层金属可用以形成着陆接垫7及焊线接垫9。
在本实施例中，封装基座1形成自半导体基底，例如硅。或者，封装基座1可形成自绝缘材料(例如，玻璃或氧化硅)或复合材料(例如，绝缘层上覆硅)。亦可使用其它基底材料。
如图1A的例子所示，开口11及12位于四个基底垂直侧壁4中的其中两个中，且是借由移除部分的封装基座1而形成。第一凹陷(recess)11形成于封装基座1的一远端且邻接着陆接垫7。第二凹陷12形成于封装基座1的一相对的近端，且邻接焊线接垫9。每一凹陷11及12皆包括U型凹口14，位于顶表面5的水平平面中，其中凹口的三侧由基底围住。此外，每一凹陷11及12由三个倾斜凹陷壁6、8及10所限定。凹陷中的每一凹陷壁自相应的凹口14朝基底底表面19倾斜。在显示于图1B及2的实施例中，凹陷壁6、8及10呈梯形。即，每一凹陷壁的宽度在与装配侧5相交处窄于与接触侧19的相交处。因此，每一凹陷11及12(由凹陷壁6、8及10所限定)的尺寸在装配侧5较小，而在接触侧19较大。附加实施例可包括具有其它结构的开口。
如图1B及2所示，封装基座的接触侧19包括热接触垫17。接触侧还包括分离的表面设置元件(SMD)垫15，其与热接触垫17电性隔离及热隔离。热接触垫17形成自导热材料，其将热自封装基座1及设置于装配侧5上的光电元件传出。热接触垫17亦可具导电性。表面设置元件垫15形成自导电性材料，以使用表面设置技术而提供自焊线接垫9至外部元件(未显示)(例如，印刷电路板)的电性连接。在一些实施例中，表面设置元件垫15还用以将热自封装基座1传出。例如，热接触垫17及表面设置元件垫15皆由金属形成，例如金或铜。
位于装配侧5上的焊线接垫9借由形成于凹陷12中的凹陷壁10上的缠绕接触13A而电性连接且热连接至位于接触侧19上的表面设置元件垫15。相似地，位于装配侧5上的着陆接垫7借由形成于凹陷11中的凹陷壁10上的缠绕接触13B(见图2)而热连接且电性连接至热接触垫17。如图1A、1B及3B的例子所示，每一缠绕接触13A及13B连续地沿着位于封装基座顶表面上的焊线接垫9至封装基座底表面上的表面设置元件垫15之间的相应凹陷壁10而延伸。凹陷12中将着陆接垫7连接至热接触垫17的缠绕接触13A大抵相似于凹陷11中的缠绕接触13B。缠绕接触13A及13B可形成自与装配侧及接触侧的接垫相同的材质，例如包括金属，如金及铜。在一些实施例中，缠绕接触13具有复合层。
图4A、4B、5、6A及6B显示另一实施例的光电元件的封装基座21，其具有顶表面25及底表面39。顶表面25形成于水平平面中且大抵平行于底表面39。顶表面25及底表面39与单一整体元件中的四个垂直侧壁24相交，其中侧壁24不具有如图1的实施例的凹口。
如图4A及6A的例子所示，顶表面(或装配侧)25包括用于光电元件的元件设置接垫27及一或更多的用于接合焊线(其电性连接至元件)的焊线接垫29。接垫27及29形成自导热及/或导电材料，例如金属。在一些实施例中，接垫27及29形成为具有复合层。
封装基座21的底表面39为接触侧，可于其上形成一或更多的连接至外部构件及元件的电性及/或热连接。如图4B及5所示，底表面39包括热接触垫33及一或更多的表面设置元件垫35，其与热接触垫33电性及热隔离。接垫33及35形成自导热及/或导电材料，例如金属。在一些实施例中，接垫33及35形成为具有复合层。
封装基座21形成自半导体基底，例如硅。或者，封装基座21可形成自绝缘材料(例如，玻璃或氧化硅)或复合材料(例如，绝缘层上覆硅)。亦可使用其它基底材料。
如图4A、4B及6B所示，封装基座21包括贯通金属化结构31，其延伸自装配侧25且穿过基底而到达接触侧39。在一些情形中，贯通金属化结构31的开口是通过由接触侧39至装配侧25对基底进行非等向性蚀刻而形成。因此，开口在接触侧39上的尺寸可大于开口在装配侧25上的尺寸。
贯通金属化结构31在装配侧25上位于邻接焊线接垫29处，且在接触侧上位于邻接焊料坝堤37处。贯通金属化结构31的开口的侧壁覆盖有一或多层的导电材料以形成贯通接触32。贯通接触32电性及/或热耦接于装配侧25上的焊线接垫29及接触侧39上的焊料坝堤37。贯通接触32可包括气相沉积金属，例如金或铜。在一些实施例中，贯通接触32未填充整个开口而使畅通无阻的通道仍保留于装配侧25与接触侧39之间。在其它实施例中，开口完全被贯通接触32所填充而使开口被密封。贯通接触材料可例如使用电镀贯通金属化工艺而提供。
在一些情形中，元件设置垫27通过形成于封装基座21的顶表面上的平面金属层23而电性连接至一或更多的焊线接垫29。平面金属层可形成自与元件设置垫27及焊线接垫29相同的材质。因此，元件设置垫27可热连接至封装基座21的底表面上的表面设置元件垫35。此外，平面金属层23可于元件设置垫27与表面设置元件垫35之间提供电性连接，因而不需焊线接合。
封装基座21的接触侧39上的焊料坝堤37可包括一或多层的气相沉积金属，例如钛(Ti)，并用作避免涂至表面设置元件垫35的焊料接触或进入贯通金属化结构31的开口。焊料坝堤37设置于贯通金属化结构31的开口与表面设置元件垫35之间，且电性及/或热耦接至表面设置元件垫35及贯通接触32。
图7显示光电元件41(例如，发光二极管)的一例子，其设置于封装基座1的着陆接垫7上。封装基座21(图4A)可用以取代封装基座1。元件41使用微制造技术(例如，焊料接合)而设置。焊料接合例如包括使用金-锡(AuSn)接合。或者，元件41可借由环氧化合物或树脂而固定至着陆接垫7。环氧化合物或树脂可具导热性。元件41借由焊线43而电性连接至焊线接垫9。在一些情形中，元件41可借由倒装芯片接合而设置于着陆接垫7，使得元件电性连接至着陆接垫7。
因此，如图1-7的例子所示，可构造一种具有标准表面设置元件连接的总括性元件封装基座以供使用，而不管固定至封装基座的光电元件的特定布局、配置、接触、及布线技术。此外，前述设计需要使用最小的封装基座空间。因此，缩减了光电封装体的整体尺寸，使得更高密度的元件可配置在一起。这点可例如使发光二极管显示器能够具有更高的解析度。在其它例子中，发光显示器可制作得更小，但具有与较大显示器能相比较的生产率。
在一些实施例中，无源或有源电路可并入至封装基座内部。图8显示固定至封装基座1的光电元件41(例如，发光二极管)的一例子，其中静电放电(ESD)防护电路45形成于封装基座半导体基底之中。可使用封装基座21(图4A)来取代封装基座1。防护电路45包括两个背对背配置的齐纳二极管47，且可例如借由对半导体基底施加磷及硼的扩散工艺而形成。当过多的电性电荷对发光二极管产生的电压超出临界电压时，防护电路45钳住该电压并使超出的电流改道以保护发光二极管。在一些情形中，仅需要单个齐纳二极管来保护元件41。亦可使用例如是互补式金属氧化物半导体(CMOS)工艺的制造技术而将其它无源及有源电路元件并入封装基座中。
在一些实施例中，无源或有源电路元件可外部形成于封装基座的表面上。例如，可使用标准微制造技术而于封装基座顶表面上形成无源电阻、电容、或电感元件。或者，或此外，可将例如是集成电路芯片的有源电路元件设置至封装基座的外部表面。
在一些实施例中，有覆盖光电元件41以保护或运用元件中的发出光线或接收光线的需求。例如，图9显示形成于发光二极管41上的覆盖51，其中发光二极管固定于封装基座21。封装基座1(图1A)可用以取代封装基座21。覆盖51保护发光二极管41免受损害。在一些情形中，覆盖51为准备自模具的透镜，其中透镜的形状可聚焦发自元件41的光线。因此，模制透镜51可增加自光电元件的光线输出或将光线聚焦至元件41。覆盖51可形成自任何对光电元件41所发出的光线或将要接收的光线为透明的材料。例如，覆盖51可制作自聚合物材料，例如包括硅胶(silicone)，或制作自玻璃。覆盖51使用例如是环氧化合物或树脂的接合材料而固定至表面。在一些情形中，形成覆盖的聚合物的黏着性足以将覆盖51固定至封装基座表面。
图10A-10E为显示绘于图1中的封装基座1的范例制造过程的剖面图。如图10A-10B所示，凹槽(cavity)60蚀刻进基底3中。凹槽蚀刻自基底底表面进行而完全穿过基底厚度而到达基底顶表面，因而形成倾斜凹槽侧壁。凹槽60可使用已知的湿式蚀刻技术而形成。然而，亦可使用其它蚀刻技术，例如干式蚀刻或激光钻孔。
在进行凹槽蚀刻之后，基底3及凹槽60的表面覆盖有金属层62(见图10C)。金属层62是使用例如电子束沉积、热气相沉积或溅镀的金属沉积技术而形成。亦可使用其它的金属沉积技术。金属层62可包括不同金属(例如金、钛、及铬)的复合层。
如图10D所示，接着将金属层62图案化并蚀刻，使得着陆接垫64/焊线接垫66对(pair)形成于基底顶表面上，而热接触垫68/表面设置元件垫70对形成于基底底表面上。金属图案化步骤使着陆接垫64及热接触垫68分别电性隔离焊线接垫66及表面设置元件垫70。然而，电性连接维持于着陆接垫64与接触垫68之间，且维持于焊线接垫66与表面设置元件垫70之间。此外，可进一步将金属层62图案化以于基底的顶表面及底表面上形成焊料坝堤(见图1B)。
在图案化步骤之后，切割基底3以形成单个的封装基座1(见图10E)。如图10E所示，切割工艺于着陆接垫/焊线接垫对的任一侧上进行。此外，切割将形成在邻接于着陆接垫64的凹槽与邻接于焊线接垫66的凹槽二者都分为两部分(bisect)。由于切割工艺，基底凹槽的余留部分皆类似形成在封装基座侧壁中的凹陷。
图11A-11D为显示绘于图4中的封装基座21的另一范例制造过程的剖面图。如图11A-11B所示，凹槽72蚀刻进基底3中。蚀刻自基底底表面进行而完全穿过基底厚度而到达基底顶表面，而形成倾斜凹槽侧壁。蚀刻可例如使用半导体工艺工业中所知的湿式蚀刻技术而进行。接着，使用如上所解释的标准金属沉积技术而于基底顶表面及底表面及凹槽侧壁上覆盖金属层74(见图11C)。选择性地，凹槽72可填充以金属而使得无开口存在于顶表面与底表面之间的基底3中。凹槽可借由无电镀或化学电镀沉积的方法而填充以金属。接着，将金属层74图案化以形成着陆接垫(未显示)、一或更多的焊线接垫78、热接触垫80、及一或更多的表面设置元件垫82。着陆接垫可与形成在基底表面上的全部或一些的焊线接垫78电性隔离。热接触垫80与形成在基底底表面上的表面设置元件垫82电性隔离。在金属图案化之后，将基底3切割成单个的封装基座21，每一封装基座包括单一着陆接垫及一或更多的焊线接垫78。
图12A-12D显示在另一实施例中，制作封装基座21的一第三制造过程的剖面图，其中凹槽72是以钻穿基底3的方式取代蚀刻的方式而形成。例如，可使用激光钻孔以形成圆柱形凹槽72，随后将沉积金属于其中。凹槽可填充以金属73，使得无开口存在于基底3的顶表面与底表面之间。或者，凹槽侧壁可由金属薄层所覆盖，使得开口延伸穿过基底凹槽72。
本发明一些实施例已被揭示。然而，可知悉的是，在不脱离本发明的精神与范畴的前提下，当可作许多修改。其它实施例涵盖于随附的权利要求范围之中。
Claims (12)
1.一种光电元件的封装基座，包括：
一硅基底；
一第一顶部接垫，位于该硅基底的一顶表面上；
一第一底部接垫，位于该硅基底的一底表面上；以及
一第一缠绕接触，位于该硅基底的一第一外部侧壁的一凹槽之中，其中该第一外部侧壁为该硅基底的一侧表面，且该凹槽自该侧表面朝该硅基底的内部延伸，该第一缠绕接触电性耦接至该第一顶部接垫及该第一底部接垫，且其中该第一外部侧壁中的该凹槽包括一倾斜侧壁，且该第一缠绕接触位于该第一外部侧壁中的该凹槽的该倾斜侧壁之上。
2.如权利要求1所述的光电元件的封装基座，还包括：
一第二顶部接垫，位于该硅基底的该顶表面上；
一第二底部接垫，位于该硅基底的该底表面上；以及
一第二缠绕接触，位于该硅基底的一第二外部侧壁的一凹槽之中，其中该第二缠绕接触电性耦接至该第二顶部接垫及该第二底部接垫。
3.如权利要求2所述的光电元件的封装基座，其中该第一顶部接垫为一元件设置垫，而该第二顶部接垫为一焊线接垫。
4.如权利要求1-3中任一项所述的光电元件的封装基座，其中该第一底部接垫为一表面设置元件接触垫。
5.如权利要求1-3中任一项所述的光电元件的封装基座，还包括无源或有源电路元件于该基底之中，且其中所述无源或有源电路元件包括静电放电防护电路。
6.如权利要求4所述的光电元件的封装基座，还包括无源或有源电路元件于该基底之中，且其中所述无源或有源电路元件包括静电放电防护电路。
7.如权利要求2所述的光电元件的封装基座，其中该第一顶部接垫为一元件设置垫，而该第二顶部接垫为一焊线接垫，且其中每一倾斜侧壁在靠近该基底的该顶表面处窄于靠近该基底的该底表面处。
8.一种制作光电封装基座的方法，包括：
于一硅基底中形成多个凹槽，其中每一凹槽中的开口自该硅基底的一底表面延伸至该硅基底的一顶表面；
于该硅基底的顶表面及底表面上及每一凹槽的侧壁上沉积一金属层；
将该金属层图案化以于该硅基底的该顶表面上形成一着陆接垫及焊线接垫，并于该硅基底的该底表面上形成一接触垫及一表面设置元件垫，其中位于一第一凹槽侧壁上的该金属层将该着陆接垫电性耦接至该接触垫，且其中位于一第二凹槽侧壁上的该金属层将该焊线接垫电性耦接至该表面设置元件垫；以及
穿过一对所述凹槽切割该硅基底以形成该封装基座，使该封装基座具有位于一第一外部侧壁的一凹槽中的一第一缠绕接触及位于一第二外部侧壁的一凹槽中的一第二缠绕接触，其中该第一外部侧壁为该封装基座的一侧表面，且该第一外部侧壁的该凹槽自该侧表面朝该封装基座的内部延伸，该第二外部侧壁为该封装基座的一第二侧表面，且该第二外部侧壁的该凹槽自该第二侧表面朝该封装基座的内部延伸。
9.如权利要求8所述的制作光电封装基座的方法，还包括将一光电元件设置于该着陆接垫，及将该光电元件电性连接至该焊线接垫。
10.如权利要求8-9中任一项所述的制作光电封装基座的方法，还包括于该基底中形成静电放电防护电路，以及将该防护电路电性耦接至该光电元件。
11.如权利要求8-9中任一项所述的制作光电封装基座的方法，还包括将一覆盖黏贴至该基底上以密封该光电元件，以及以金属密封该凹槽的开口。
12.如权利要求10所述的制作光电封装基座的方法，还包括将一覆盖黏贴至该基底上以密封该光电元件，以及以金属密封该凹槽的开口。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/026,113 | 2008-02-05 | ||
| US12/026,113 US7732829B2 (en) | 2008-02-05 | 2008-02-05 | Optoelectronic device submount |
| PCT/EP2008/068347 WO2009097942A1 (en) | 2008-02-05 | 2008-12-30 | Optoelectronic device submount |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102160197A CN102160197A (zh) | 2011-08-17 |
| CN102160197B true CN102160197B (zh) | 2014-03-12 |
Family
ID=40474889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200880128509.7A Active CN102160197B (zh) | 2008-02-05 | 2008-12-30 | 光电元件封装基座 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7732829B2 (zh) |
| CN (1) | CN102160197B (zh) |
| TW (1) | TWI500181B (zh) |
| WO (1) | WO2009097942A1 (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8309973B2 (en) * | 2009-02-12 | 2012-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-based sub-mount for an opto-electronic device |
| US7838878B2 (en) * | 2009-03-24 | 2010-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning |
| TWI495084B (zh) * | 2009-07-07 | 2015-08-01 | Epistar Corp | 發光元件 |
| DE102009053064A1 (de) * | 2009-11-13 | 2011-05-19 | Osram Opto Semiconductors Gmbh | Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements |
| DE102012105619A1 (de) * | 2012-06-27 | 2014-01-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements |
| TWI460484B (zh) * | 2012-10-05 | 2014-11-11 | Sintai Optical Shenzhen Co Ltd | Optical coupling device (2) |
| TWI471622B (zh) * | 2012-10-05 | 2015-02-01 | Sintai Optical Shenzhen Co Ltd | Optical coupling device (1) |
| CN105980512A (zh) | 2014-02-13 | 2016-09-28 | 霍尼韦尔国际公司 | 可压缩热界面材料 |
| CN109072051B (zh) | 2016-03-08 | 2023-12-26 | 霍尼韦尔国际公司 | 相变材料 |
| DE102016205308A1 (de) * | 2016-03-31 | 2017-10-05 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip |
| US11041103B2 (en) | 2017-09-08 | 2021-06-22 | Honeywell International Inc. | Silicone-free thermal gel |
| US20190122694A1 (en) * | 2017-10-20 | 2019-04-25 | Seagate Technology Llc | Head gimbal assembly solder joints and formation thereof using bond pad solder dams |
| US11072706B2 (en) | 2018-02-15 | 2021-07-27 | Honeywell International Inc. | Gel-type thermal interface material |
| US10804584B1 (en) | 2019-03-18 | 2020-10-13 | Apple Inc. | Minimize radio frequency co-existence in products with light emitting diode displays by diverting surface current |
| US10706880B1 (en) | 2019-04-02 | 2020-07-07 | Seagate Technology Llc | Electrically conductive solder non-wettable bond pads in head gimbal assemblies |
| US11373921B2 (en) | 2019-04-23 | 2022-06-28 | Honeywell International Inc. | Gel-type thermal interface material with low pre-curing viscosity and elastic properties post-curing |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843280A (en) * | 1988-01-15 | 1989-06-27 | Siemens Corporate Research & Support, Inc. | A modular surface mount component for an electrical device or led's |
| US6486499B1 (en) * | 1999-12-22 | 2002-11-26 | Lumileds Lighting U.S., Llc | III-nitride light-emitting device with increased light generating capability |
| CN1849712A (zh) * | 2003-09-09 | 2006-10-18 | 克里公司 | 用于半导体发光器件的固体金属块安装衬底和用于制造它的氧化方法 |
| CN101032034A (zh) * | 2004-06-30 | 2007-09-05 | 克里公司 | 用于封装发光器件的芯片级方法和芯片级封装的发光器件 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3982268A (en) * | 1973-10-30 | 1976-09-21 | General Electric Company | Deep diode lead throughs |
| JP3432113B2 (ja) | 1997-07-07 | 2003-08-04 | シャープ株式会社 | 光半導体装置 |
| JP4703067B2 (ja) | 2001-05-25 | 2011-06-15 | イビデン株式会社 | Ｉｃチップ実装用基板の製造方法 |
| US6642550B1 (en) * | 2002-08-26 | 2003-11-04 | California Micro Devices | Silicon sub-mount capable of single wire bonding and of providing ESD protection for light emitting diode devices |
| TWI303491B (en) * | 2004-02-20 | 2008-11-21 | Toshiba Kk | Semiconductor relay apparatus and wiring board fabrication method |
| US7253388B2 (en) * | 2004-04-23 | 2007-08-07 | Hymite A/S | Assembly with self-alignment features to position a cover on a substrate that supports a micro component |
| JP2006086176A (ja) * | 2004-09-14 | 2006-03-30 | Hitachi Kyowa Engineering Co Ltd | Ｌｅｄ用サブマウント及びその製造方法 |
| US7528422B2 (en) * | 2006-01-20 | 2009-05-05 | Hymite A/S | Package for a light emitting element with integrated electrostatic discharge protection |
-
2008
- 2008-02-05 US US12/026,113 patent/US7732829B2/en active Active
- 2008-12-30 CN CN200880128509.7A patent/CN102160197B/zh active Active
- 2008-12-30 WO PCT/EP2008/068347 patent/WO2009097942A1/en active Application Filing
-
2009
- 2009-02-04 TW TW098103432A patent/TWI500181B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4843280A (en) * | 1988-01-15 | 1989-06-27 | Siemens Corporate Research & Support, Inc. | A modular surface mount component for an electrical device or led's |
| US6486499B1 (en) * | 1999-12-22 | 2002-11-26 | Lumileds Lighting U.S., Llc | III-nitride light-emitting device with increased light generating capability |
| CN1849712A (zh) * | 2003-09-09 | 2006-10-18 | 克里公司 | 用于半导体发光器件的固体金属块安装衬底和用于制造它的氧化方法 |
| CN101032034A (zh) * | 2004-06-30 | 2007-09-05 | 克里公司 | 用于封装发光器件的芯片级方法和芯片级封装的发光器件 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开平11－26647A 1999.01.29 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009097942A1 (en) | 2009-08-13 |
| TW200950153A (en) | 2009-12-01 |
| CN102160197A (zh) | 2011-08-17 |
| US20090194777A1 (en) | 2009-08-06 |
| US7732829B2 (en) | 2010-06-08 |
| TWI500181B (zh) | 2015-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102160197B (zh) | 光电元件封装基座 | |
| KR100480515B1 (ko) | 반도체 장치 | |
| JP4990355B2 (ja) | 半導体発光デバイスパッケージのサブマウント及びそのサブマウントを備える半導体発光デバイスパッケージ | |
| EP2139051B1 (en) | Power surface mount light emitting die package | |
| US5814870A (en) | Semiconductor component | |
| EP2093811B1 (en) | Package structure of compound semiconductor device | |
| US9847461B2 (en) | Optoelectronic semiconductor component with sapphire flip-chip | |
| WO2012050110A1 (ja) | Ｌｅｄモジュール | |
| KR20090100895A (ko) | 반도체 패키지 제조 방법 | |
| KR20060129526A (ko) | 서브 장착부가 없는 플립칩 발광 다이오드 장치 | |
| CN112820725B (zh) | 激光雷达芯片封装结构及封装方法 | |
| US7911051B2 (en) | Electronic circuit arrangement and method for producing an electronic circuit arrangement | |
| KR20140100154A (ko) | 전자장치 | |
| CN113204083B (zh) | 非气密封装型光模块、发射光器件及连接件的制作方法 | |
| CN109792841B (zh) | 发光器件及其制造方法 | |
| CN111987086A (zh) | 一种高对比度的led显示模组和封装方法 | |
| CN105810705B (zh) | 高像素影像传感芯片的封装结构及其制作方法 | |
| CN109935556B (zh) | 发光二极管封装结构、散热基板及散热基板的制造方法 | |
| KR101452857B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| KR101815963B1 (ko) | 칩 패키지 및 칩 패키지 제조방법 | |
| CN214542282U (zh) | 一种led封装结构 | |
| KR101437930B1 (ko) | 발광장치 및 그 제조방법 | |
| CN110488434B (zh) | 一种光学器件及其封装方法 | |
| CN103915461A (zh) | Cmos图像传感器封装方法 | |
| CN113285007A (zh) | 一种led封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160425 Address after: Hsinchu City, Taiwan, China Patentee after: EPISTAR Corp. Address before: Hsinchu City, Taiwan, China Patentee before: Yuanxin Optoelectronics Co.,Ltd. Effective date of registration: 20160425 Address after: Hsinchu City, Taiwan, China Patentee after: Yuanxin Optoelectronics Co.,Ltd. Address before: Hsinchu City, Taiwan, China Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd. |