CN102147831A

CN102147831A - 逻辑验证方法和装置

Info

Publication number: CN102147831A
Application number: CN2011101092933A
Authority: CN
Inventors: 赵守磊
Original assignee: Qingdao Hisense Xinxin Technology Co Ltd
Current assignee: Qingdao Hisense Xinxin Technology Co Ltd
Priority date: 2011-04-22
Filing date: 2011-04-22
Publication date: 2011-08-10

Abstract

本发明实施例公开了一种逻辑验证方法和装置，涉及集成电路技术，能够根据需要验证多种类型的IP核。该方法包括：根据预设激励需求生成激励数据，所述预设激励需求是使用预设语法元素描述的；将所述激励数据写入待验证的待验证模块；根据所述待验证模块的输出结果验证所述待验证模块是否正确。主要应用于逻辑验证。

Description

逻辑验证方法和装置

技术领域

本发明涉及集成电路技术，尤其涉及逻辑验证方法和装置。

背景技术

PLD(可编程逻辑器件)经历了PAL(专用阵列逻辑)、GAL(通用阵列逻辑)、CPLD(复杂可编程逻辑器件)和FPGA(现场可编程门阵列)几个发展阶段。PLD具有设计灵活、调试方便、可靠性高等优点，并有利于硬件设计的保护，防止他人对电路的分析、仿照，使其成为科研实验、样机试制和小批量产品的首选方案，因此，PLD在数据通信***中得到了广泛的应用。

在使用PLD进行***及设备的开发设计过程中，需要验证实现逻辑的正确性。在进行PLD验证时，PLD验证缺乏通用性。

IP核(Intellectual Property core)是一段具有特定电路功能的硬件描述语言程序，可以移植到不同的半导体工艺中去生产集成电路芯片。在集成电路设计初期，或者在IP核的开发过程中，都需要对IP核进行验证，保证IP核功能的正确性。

目前，对于IP核的测试方法可以包括：1.通过预先设计好的硬件电路实现激励需求；2.产生测试所需的激励数据；3.在仿真验证时和硬件***验证时，分别将激励数据通过不同的接口写入需要验证的IP核；4.根据IP核的输出结果验证IP核是否正确。

采用上述方案进行IP核测试时，由于每种IP核的激励需求是由一套专用硬件实现的，所以对于同一测试平台能够处理的IP核种类具有局限性，通用性较差。

发明内容

本发明的实施例提供一种逻辑验证方法和装置，能够根据需要验证任意类型的IP核。

为达到上述目的，本发明的实施例采用如下技术方案：

一种逻辑验证方法，包括：

根据预设激励需求生成激励数据，所述预设激励需求是使用非硬件描述语言描述的；

将所述激励数据写入待验证的待验证模块；

根据所述待验证模块的输出结果验证所述待验证模块是否正确。

一种逻辑验证装置，包括：

激励数据生成模块，用于根据预设激励需求生成激励数据，所述预设激励需求是使用非硬件描述语言描述的；

存储器接口模块，用于将所述激励数据施加到所述总线接口模块；

总线接口模块，用于将来自所述存储器接口模块的激励数据写入待验证的待验证模块；

验证模块，用于根据所述待验证模块的输出结果验证所述待验证模块是否正确。

本发明实施例提供的逻辑验证方法和装置，根据预设语法元素描述的激励需求生成激励数据，从而使该激励需求抽象化，相当于软件开发过程中的函数的封装，从而可以适应不同的总线接口标准，克服了使用专用硬件电路实现激励需求的局限性，能够根据需要验证多种类型的IP核。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的逻辑验证方法的流程图；

图2为本发明实施例提供的另一逻辑验证方法的流程图；

图3为本发明实施例提供的逻辑验证装置的结构图；

图4为本发明实施例提供的另一逻辑验证装置的结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供了一种逻辑验证方法，如图1所示，包括以下步骤：

101、根据预设激励需求生成激励数据，所述预设激励需求是使用预设语法元素描述的，所述预设语法元素为一种类C语言。

为了能够通用于各种待验证模块的验证，首先可以根据各种待验证模块的验证目标、验证内容设置预设激励需求，为了实现该激励需求的多样化，可以使用一种类C语言预设语法元素描述语言描述预设激励需求。能够根据设计者的意图，生成一系列使用Verilog HDL(Hardware Discription Language，一种硬件描述语言)描述的源文件，从而使该激励需求抽象化，相当于软件开发过程中的函数的封装，从而可以适应不同的总线接口标准，当对模块进行验证时，能够对多种模块进行验证。

102、将所述激励数据写入待验证模块。

为了验证待验证模块是否正确，需要将生成的激励数据写入待验证模块。使该激励数据被待验证的模块所处理。

103、根据所述待验证模块的输出结果验证所述待验证模块是否正确。

在待验证的模块将该激励数据处理完毕，输出处理结果，可以根据该输出结果判断所述待验证模块是否正确，若该输出结果和预期结果相同，则待验证模块是正确的，否则，待验证模块是不正确的。

本实施例提供的逻辑验证方法，根据预设语法元素描述的激励需求生成激励数据，从而使该激励需求抽象化，相当于软件开发过程中的函数的封装，从而可以适应不同的总线接口标准，克服了使用专用硬件电路实现激励需求的局限性，能够根据需要验证多种类型的模块。

作为本实施例的一种改进，本发明实施例提供另一种逻辑验证方法，下面以IP核的验证详述本实施例提供的逻辑验证方法，如图2所示，包括以下步骤：

201、从激励需求源文件中解析出所述预设激励需求，所述激励需求源文件是使用预设语法元素描述的，所述预设语法元素为一种类C语言，包含所有预设激励需求。

为了使本发明实施例提供的逻辑验证方法能够适用于多种逻辑的验证，可以使用预设语法元素描述语言设置激励需求源文件。具体的，本实施例中可以使用以下语法和语法元素描述激励需求：

1.写操作，用于写指定数据到指定地址。使用该语法元素可以将待验证IP核接口的输入请求抽象为与实际接口标准，如AHB、APB、AXI或者OCP，无关的写操作，将激励数据写入待验证IP核。具体的，格式可以为：write(数据，地址)。

2.读操作，用于读指定地址的数据，并将此数据与预期数据相比较，若括号只有一个数值，则该数值为地址，读取数据不进行比较。使用该语法元素可以将待验证IP核接口的输出请求抽象为与实际接口标准，如AHB、APB、AXI或者OCP，无关的读操作，读取待验证IP核的输出结果和预设结果。具体的，格式可以为：read(预期数据，地址)。

3.循环读/写操作，用于多个地址的循环读写操作。使用该语法元素可以简化读写操作的描述。具体的，格式可以为：for(起始值，结束值，增量){语句end}。

4.条件等待语句。等待条件满足后继续执行后面的操作。等待条件有两种，一种为***时钟周期的个数，另一种为中断信号。具体的，格式可以为：wait(时间/中断)。

本发明实施例中提到的类C语言，具体地可以包括上述写操作，读操作，循环写\读操作，条件等待语句语法元素，可以理解为开发人员自定义的一种预设语法元素。

为了对待验证IP核的验证，首先需要从激励需求源文件中解析出与待验证IP核相应的激励需求。

采用上述语法和语法元素描述激励需求，可以使激励数据的生成更为灵活、简单。

下面以一种DDR2控制器的IP核为例，详述本实施例中的采用预设语法元素描述激励需求的方法：

1.DDR2控制器正常工作需配置一下寄存器：

使用本发明所提供的预设语法元素进行描述为：

Write(0xeaf1，0x00)，Write (0x0001，0x02)，Write(0x1001，0x04)，Write(0x1001，0x06)，Write(0x1001，0x08)，Write(0x1001，0x0a)。

2.配置完成后等待中断信号，中断置位后方可进行操作。

使用本发明所提供的预设语法元素进行描述为：Wait(INTR)。

3.DDR2需要测试地址0x8000至0x8010位置是否能够正常读写。

使用本发明所提供的预设语法元素进行描述为：

下面再以一种UART的IP核验证为例，详述本实施例中的采用预设语法元素描述激励需求的方法：

激励需求：

1.配置UART的相应的寄存器，使其能够工作在波特率为9600，1bit STOP，无就检验的模式下，使用回环测试。

2.发送数据，等待接收中断。

使用本发明所提供的预设语法元素语句进行描述为：Write(0x12345678，0x00)、Wait(INTR)。

3.接收数据。

使用本发明所提供的预设语法元素语句进行描述为：Read(0x00)。

此文件能够被编译器解析后产生需要的激励数据，并且产生一个基本的测试平台(Testbench)。用户可以在感兴趣的信号处施加检测(Monitor)，根据自己的需要完成响应的比较，或者直接使用Read的函数自己的比较机制(相等检查)。

202、根据预设激励需求生成激励数据，所述预设激励需求是使用预设语法元素描述的，所述预设语法元素为一种类C语言。

为了能够通用于各种逻辑的验证，首先可以根据各种逻辑的验证目标、验证内容设置预设激励需求，为了实现该激励需求的多样化，可以使用预设语法元素描述语言描述预设激励需求。能够根据设计者的意图，生成一系列使用Verilog HDL(Hardware Discription Language，一种硬件描述语言)描述的源文件，从而使该激励需求抽象化，相当于软件开发过程中的函数的封装，从而可以适应不同的总线接口标准，当对逻辑进行验证时，能够对多种逻辑进行验证。

本实施例中的激励数据包括数据信息和地址信息。

203、从激励需求源文件中解析出激励数据与待验证模块中地址的对应关系。

为了将激励数据写入待验证IP核，需要从激励需求源文件中解析出待激励数据与所述待验证模块中地址的对应关系。

为了能够给待验证IP核提供准确的总线接口信息，可以采用Verilog硬件描述语言编写参数化接口库，建立总线接口配置文件，该总线接口配置文件中包含描述总线的配置信息，该配置信息描述激励信号应该遵循的总线接口标准，如AHB、AXI、APB、或者OCP等，以及总线位宽、突发长度等信息。

根据待验证待验证模块的地址从总线接口配置文件中解析出待验证待验证模块对应的总线接口模型master.v。master.v可以为标准片上总线的一个主设备，可以根据来自存储器接口的激励数据矢量文件产生相应的总线事物。

生成包含testvecter.dat的存储器模型文件mem.v，通过待验证待验证模块对应的总线接口将存储器模型文件mem.v写入待验证的待验证模块。mem.v包含testvecter.dat文件所对应的ROM，并且能够提供读/写接口。

本实施例还生成顶层verilog文件top.v，该文件包含master.v和mem.v，主要为了便于本发明实施例提供的逻辑验证装置集成进验证环境。

204、根据所述激励数据与所述待验证模块中地址的对应关系将激励数据写入待验证的待验证模块。

205、根据激励数据生成预设结果。

为了给待验证IP核的输出结果提供判断依据，需要预先根据激励数据生成预设结果，并将该预期结果保存到文件testvecter.dat中。该testvecter.dat文件可以用于存储器的初始化。

上述的激励数据与预期结果矢量文件testvector.dat可以在仿真验证时使用verilog语言中的read_memh()函数读入仿真验证环境，也可以在FPGA原型验证时，将该文件初始化到FPGA的块ROM(Read-Only Memory，只读内存)中，其激励数据格式可以为控制信息+地址+数据/预期数据。

206、根据待验证模块的输出结果验证待验证模块是否正确。

具体的，在待验证的IP核将该激励数据处理完毕，输出处理结果，可以根据该输出结果判断IP核的输出结果和预设结果是否相同，若IP核的输出结果和预设结果相同则所述待验证IP核是正确的，否则，所述待验证IP核是不正确的。

本实施例提供的模块验证方法，根据一种类C语言的预设语法元素描述的激励需求生成激励数据，从而使该激励需求抽象化，相当于软件开发过程中的函数的封装，从而可以适应不同的总线接口标准，克服了使用专用硬件电路实现激励需求的局限性，能够根据需要验证多种类型的IP核。

本发明实施例提供了一种逻辑验证装置，如图3所示，包括：激励数据生成模块31、存储器接口模块32、总线接口模块33、验证模块34。

激励数据生成模块31用于根据预设激励需求生成激励数据，所述预设激励需求是使用预设语法元素描述的，所述预设语法元素为一种类C语言；

存储器接口模块32用于将所述激励数据施加到所述总线接口模块；

总线接口模块33用于将来自所述存储器接口模块的激励数据写入待待验证模块；

验证模块34用于根据所述待验证模块的输出结果验证所述待验证模块是否正确。

本实施例提供的逻辑验证装置，激励数据生成模块根据一种类C语言的预设语法元素的激励需求生成激励数据，从而使该激励需求抽象化，相当于软件开发过程中的函数的封装，从而可以适应不同的总线接口标准，克服了使用专用硬件电路实现激励需求的局限性，能够根据需要验证多种类型的IP核。

作为本实施例的一种改进，本发明实施例提供另一种逻辑验证装置，如图4所示，包括：编译器41、激励数据生成模块42、存储器接口模块43、总线接口模块44、验证模块56。

其中，编译器41用于从激励需求源文件中解析出预设激励需求，激励需求源文件是使用预设语法元素描述的，所述预设语法元素为一种类C语言，包含所有预设激励需求。

为了使本发明实施例提供的逻辑验证方法能够适用于多种逻辑的验证，可以使用非硬件描述语言设置激励需求源文件。具体的，本实施例中可以使用以下语法和语法元素描述激励需求：

1.write(数据，地址)，用于写指定数据到指定地址。使用该语法元素可以将待验证IP核接口的输入请求抽象为与实际接口标准，如AHB、APB、AXI或者OCP，无关的写操作，将激励数据写入待验证IP核。

2.read(预期数据，地址)，用于读指定地址的数据。使用该语法元素可以将待验证IP核接口的输出请求抽象为与实际接口标准，如AHB、APB、AXI或者OCP，无关的读操作，读取待验证IP核的输出结果和预设结果。

3.for(起始值，结束值，增量)begin语句end，用于多个地址的循环读写操作。使用该语法元素可以简化读写操作的描述。

为了对待验证IP核的验证，首先编译器需要从激励需求源文件中解析出与待验证IP核相应的激励需求。

激励数据生成模块42用于根据预设激励需求生成激励数据，预设激励需求是使用预设语法元素描述的，所述预设语法元素为一种类C语言；

为了能够通用于各种逻辑的验证，可以根据各种逻辑的验证目标、验证内容设置预设激励需求，为了实现该激励需求的多样化，可以使用非硬件描述语言描述预设激励需求。能够根据设计者的意图，生成一系列使用Ver il og HDL(Hardware Discription Language，一种硬件描述语言)描述的源文件，从而使该激励需求抽象化，相当于软件开发过程中的函数的封装，从而可以适应不同的总线接口标准，当对逻辑进行验证时，能够对多种逻辑进行验证。

作为本实施例的一种实施方式，编译器41还可以用于从激励需求源文件中解析出待验证模块的地址；根据待验证模块的地址从总线接口配置文件中解析出待验证模块对应的总线接口；

为了能够给待验证IP核提供准确的总线接口信息，可以采用Ver il og硬件描述语言编写参数化接口库，建立总线接口配置文件，该总线接口配置文件中包含描述总线的配置信息，该配置信息描述激励信号应该遵循的总线接口标准，如AHB、AXI、APB、或者OCP等，以及总线位宽、突发长度等信息。

编译器41根据待验证模块的地址从总线接口配置文件中解析出待验证模块对应的总线接口模型master.v。

生成包含testvecter.dat的存储器模型文件mem.v，通过待验证模块对应的总线接口将存储器模型文件mem.v写入待验证模块。

编译器41产生的电路根据所述激励数据与所述待验证模块中地址的对应关系将激励数据写入待验证模块。

编译器41还用于根据激励数据生成预设结果。

为了给待验证IP核的输出结果提供判断依据，编译器41可以预先根据激励数据生成预设结果，并将该预期结果保存到文件testvecter.dat中。该testvecter.dat文件可以用于存储器的初始化。

存储器接口模块43用于将激励数据施加到总线接口模块；

总线接口模块44用于将来自存储器接口模块的激励数据写入待验证模块；

验证模块45用于根据待验证模块的输出结果验证待验证模块是否正确。

作为本实施例的一种实施方式，验证模块45可以设置在总线接口模块44的内部。

具体的，验证模块45判断待验证模块的输出结果和预设结果是否相同，若待验证模块的输出结果和预设结果相同则待验证模块是正确的，否则，待验证模块是不正确的。

总线接口模块44的地址输出端连接到存储器接口模块43的地址输入端，控制存储器接口模块43内部ROM的读地址，存储器接口模块43的控制与地址输出端连接到总线接口模块的控制与地址输入端，存储器接口模块43的激励数据/预期结果输出端连接到总线接口模块44内部的验证模块的输入端。

使用本发明实施例提供的语法及语法元素可以方便的将使用者对待验证IP核接口的激励需求抽象为与待验证IP核所使用接口标准无关的读写操作。使用本发明实施例提供的逻辑验证方法与逻辑验证装置，在集成电路设计初期就可以很方便地对IP核进行功能验证，能够简化验证平台的构建与验证激励的生成，加快设计进度。不仅可以用于基于硬件描述语言验证，还可用于FPGA平台上IP的验证。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘，硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims

1.一种逻辑验证方法，其特征在于，包括：

根据预设激励需求生成激励数据，所述预设激励需求是使用预设语法元素描述的；

将所述激励数据写入待验证模块；

2.根据权利要求1所述的逻辑验证方法，其特征在于，在所述根据预设激励需求生成激励数据之前，所述方法还包括：

从激励需求源文件中解析出所述预设激励需求，所述激励需求源文件是使用预设语法元素描述的，所述预设语法元素为一种类C语言，包含所有预设激励需求。

3.根据权利要求1所述的逻辑验证方法，其特征在于，在所述将所述激励数据写入待验证模块之前，所述方法还包括：

从激励需求源文件中解析出所述激励数据与所述待验证模块中地址的对应关系；

所述将所述激励数据写入待验证模块为：根据所述激励数据与所述待验证模块中地址的对应关系将所述激励数据写入待验证模块。

4.根据权利要求1所述的逻辑验证方法，其特征在于，所述根据所述待验证模块的输出结果判断所述待验证模块是否正确为：判断所述待验证模块的输出结果和预设结果是否相同，若所述待验证模块的输出结果和预设结果相同则所述待验证模块是正确的，否则，所述待验证模块是不正确的。

5.根据权利要求4所述的逻辑验证方法，其特征在于，在所述判断所述待验证模块的输出结果和预设结果是否相同之前，所述方法还包括：

根据所述激励数据生成所述预设结果。

6.一种逻辑验证装置，其特征在于，包括：

激励数据生成模块，用于根据预设激励需求生成激励数据，所述预设激励需求是使用预设语法元素描述的，所述预设语法元素为一种类C语言；

总线接口模块，用于将来自所述存储器接口模块的激励数据写入待验证模块；

7.根据权利要求6所述的逻辑验证装置，其特征在于，所述模块验证装置还包括：

编译器，用于从激励需求源文件中解析出所述预设激励需求，所述激励需求源文件是使用预设语法元素描述的，所述预设语法元素为一种类C语言，包含所有预设激励需求。

8.根据权利要求6所述的逻辑验证装置，其特征在于，所述编译器还用于从激励需求源文件中解析出所述激励数据与所述待验证模块中地址的对应关系；

所述编译器将所述激励数据写入待验证模块为：所述编译器根据所述激励数据与所述待验证模块中地址的对应关系将所述激励数据写入待验证模块。

9.根据权利要求8所述的逻辑验证装置，其特征在于，所述验证模块根据所述待验证模块的输出结果验证所述待验证模块是否正确为：所述验证模块判断所述待验证模块的输出结果和预设结果是否相同，若所述待验证模块的输出结果和预设结果相同则所述待验证模块是正确的，否则，所述待验证模块是不正确的。

10.根据权利要求9所述的逻辑验证装置，其特征在于，所述编译器还用于根据所述激励数据生成所述预设结果。