CN102135551A - 探针卡基板 - Google Patents
探针卡基板 Download PDFInfo
- Publication number
- CN102135551A CN102135551A CN2011100270327A CN201110027032A CN102135551A CN 102135551 A CN102135551 A CN 102135551A CN 2011100270327 A CN2011100270327 A CN 2011100270327A CN 201110027032 A CN201110027032 A CN 201110027032A CN 102135551 A CN102135551 A CN 102135551A
- Authority
- CN
- China
- Prior art keywords
- probe card
- layer ceramics
- probe
- substrate
- card substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
本发明涉及一种探针卡基板,并提供一种特征为通过设置基板上包含接收电气信号的多个被测元件的多个多层陶瓷区块,以使电气信号均等地分支到每个被测元件的探针卡基板。根据本发明,在探针卡基板,设计为用四个待测器件构成一个多层陶瓷区块,因此能够降低因分支造成的信号偏差。其结果,具有能够在没有引起分支偏差的情况下接收在检测时从半导体元件传递的信号,且能够降低阻抗失配的效果。因此,可适合作为具有高速、高频特性的半导体检测设备。
Description
技术领域
本发明涉及一种用于检测半导体晶片的电气特性的探针卡,尤其涉及探针卡基板。
背景技术
通常,半导体元件通过在晶片(wafer)上形成图案的处理(Fabrication)工序和对形成图案的晶片用各元件进行装配的装配(Assembly)工序来制造。
完成处理工序的半导体元件在经过装配工序之前会进行用于对形成于各晶片的各元件检测电气特性的芯片电气特性拣选(Electrical Die Sorting:以下称为“EDS”)工序。
在此,EDS工序是为了在形成于晶片的元件中判别出不良元件而进行的工序。在EDS工序中主要使用对晶片上的元件施加电气信号,并通过对元件响应的电气信号的分析来判定元件的不良与否的探针台。
判定元件的不良与否的探针台为了向元件的焊盘传递电气信号而安装使用探针卡(Probe card)。探针卡具有探针卡基板和一个以上的针(Needle)。将该针接触到连接于半导体晶片上的元件的焊盘,从而半导体元件检测设备通过连接于探针卡基板的探针卡的针,与元件的焊盘收发电气信号,由此判断元件的不良与否。
在韩国公开专利第10-2006-0082497号(以下称为“现有技术1”)中,探针卡基板对应于形成在晶片的半导体元件的排列而由多个区块(Block)构成,因此能够减少对晶片的EDS测试时间。但是,随着探针卡基板从印刷电路板替换为具有优异的热膨胀系数、高频特性的多层陶瓷(Multi-LayerCeramic,MLC)基板,且由于半导体晶片的面积变大而要求更宽面积的探针基板,以多层陶瓷(MLC)基板构成探针基板时,存在所需成本高的问题。
图1a是示出为了解决上述问题而提出的探针卡基板10的平面图。在现有的用于探针基板的PCB基板以彩虹(Rainbow)形状排列并安装多层陶瓷材料的区块。该多层陶瓷区块11视为一个待测器件(Device Under Test,DUT)。在此,所谓待测器件(DUT)是指,在进行某种测试时,将接受其测试的被测元件。
这种技术相比于现有技术1具有能够减少所使用的探针卡的制造成本的效果。
但是,如上所述的技术中还发现了如下的问题。
探针卡基板由上部焊盘、过孔(Via)、下部焊盘构成。在进行EDS测试时,电气信号从上部焊盘经过充填有导电体的过孔传递到下部焊盘,从而传递到半导体元件的焊盘。
图1b至图1c是用于说明上述的探针卡基板的电气信号路径的图。根据这些图,探针卡的基板10由多个多层陶瓷区块11构成,且从测试探针(pogo-pin)13连接至多层陶瓷区块11上的待测器件12的传送电路分别连接于各个区块。因此,在进行EDS测试时,电气信号从测试探针13分支到各待测器件12而进行传递。这会引起信号的分支偏差,且造成阻抗失配(Impedance Mismatching)。因此,具有不适于作为逐渐向高频(HighFrequency)、高速(High Speed)特性发展的半导体元件的检测设备的问题。
发明内容
本发明是为了解决上述问题而提出的,其目的在于提供一种能够消除因探针卡基板的区块之间的分支而引起的信号偏差的方法。
为了实现上述目的,根据本发明的一方面的探针卡基板包括:用于与外部的印刷电路板进行电气连接的连接部;与所述连接部电气连接,且从所述连接部接收电气信号而形成测试的多个被测元件被设定为一个区块的多个多层陶瓷区块。并且,从所述连接部传递到所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气信号均等地分支并传递到每个所述多个被测元件。
并且,从所述连接部传递到所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气信号通过两次分支传递到所述多个被测元件中的某一个被测元件。
另外,所述多个多层陶瓷区块中的某一个多层陶瓷区块由四个被测元件设置。
另外,所述连接部与所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气连接通过一个连接线连接。
并且,从所述连接部传递到所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气信号在所述多层陶瓷区块内进行分支,以均等地传递到每个所述多个被测元件。
根据本发明的探针卡基板设计为由四个待测器件(Device Under Test,DUT)构成一个多层陶瓷区块,因此能够减少因分支而造成的信号偏差。其结果,具有能够在没有引起分支偏差的情况下接收在检测时从半导体元件传递的信号,且能够降低阻抗失配的效果。
因此,可适合作为具有高速、高频特性的半导体检测设备。
附图说明
图1a为现有的探针卡基板的平面图;
图1b至图1c为用于说明现有的探针卡的基板的电气信号路径的图;
图2为示出用于说明本发明的探针卡的结构的示意图。
图3a至图3b为示出根据本发明的探针卡基板的图;
图4a至图4b为用于说明根据本发明的探针卡的电气信号路径的图。
符号说明:100为探针卡基板,110为多层陶瓷区块,120为测试探针,130为探测针,140为待测器件,200为探针卡,210为印刷电路板。
具体实施方式
以下,为了能够更加具体地理解本发明,通过参照附图的优选实施例来进行说明。
图2为用于说明本发明的探针卡的侧视图,图3a、图3b为根据本发明实施例的探针卡基板的平面图,图4a为根据本发明实施例的探针卡基板的放大图,图4b为用于说明根据本发明实施例的探针卡的电气信号的路径的概略图。
参照图2至图4b,用于说明本发明的探针卡200包括印刷电路板210、测试探针120、探针卡基板100、待测器件140、探测针130。
印刷电路板210形成有用于向探测针130侧传递电气信号的电路图案。电气信号通过印刷电路板210的电路图案经过探针卡基板100传递到探测针130,传递到探测针130的电气信号将会传递到设置于半导体芯片的焊盘。
在此,印刷电路板210是将各种类型的多个部件密集地搭载到用酚醛树脂和环氧树脂制成的平板上,而且将连接各部件之间的电路密集地缩小到树脂平板的表面并进行固定的电路板。
测试探针120连接于设置在印刷电路板210的焊盘,以电气连接到形成于印刷电路板210的电路图案,从而起到将从印刷电路板210传递的电气信号传递到探针卡基板100的作用。即,测试探针120为电气连接印刷电路板210和探针卡基板100的连接部。
探针卡基板100的下侧表面设置有探测针130,且连接成使探测针130能够接收通过测试探针120传递的电气信号。
探针卡基板100由上部焊盘、过孔、下部焊盘构成。上部焊盘通过与测试探针120连接而接收从印刷电路板210传递的电气信号。该电气信号经过被称为过孔的通路而传递到下部焊盘,由此使连接于下部焊盘的探测针130能够进行半导体元件的测试。
在此,上部焊盘为多层陶瓷区块110,其通过过孔与安装于下部焊盘的探测针130电气连接。
在此,过孔构成探针卡基板100,并充填有导电材料。导电材料采用电气特性优异的Ag、Cu等。所充填的导电材料起到使多个排线与图案通电的作用。
过孔的用途包括:用于电气连接各个层之间的过孔、方便热扩散的导热(thermal)孔、在堆叠步骤中用于将各个层对齐到正确的位置的定位(tooling)孔、还有当印制图案时作为基准点的对位(registration)孔等。
待测器件140根据本发明实施例,在探针卡基板100的上部焊盘安装为多个。在此,所谓待测器件140是指,在进行某种测试时,将接受其测试的被测元件。
图3a为根据本发明实施例的探针卡基板100。如图所示,多层陶瓷区块110以彩虹(Rainbow)形状排列在探针卡基板100上。图4a为构成基板的多层陶瓷区块100的放大图。根据该图,一个多层陶瓷区块110由四个待测器件140构成。
在此,多层陶瓷区块110电气连接于探针卡基板,以使探测针130与印刷电路板210的电路图案之间形成通电。多层陶瓷区块110通过测试探针120接收从印刷电路板210传递的电气信号。
图4b为用于说明当利用本发明的探针卡基板100对半导体元件进行测试时从测试探针120传递的电气信号的路径的图。从印刷电路板210接收信号的测试探针120将信号传递到安装于探针卡基板100的多层陶瓷区块110的待测器件140。由于四个待测器件140在一个基板构成,因此从测试探针120至多层陶瓷区块110由一个连接线连接,电气信号到达待测器件140之前需要经过两次分支。即,电气信号不是从测试探针120分支到每个待测器件140而传递,而是在多层陶瓷区块110内均等地传递到每个待测器件140,因此可降低有可能发生的信号偏差。这种方式由于能够消除信号的分支偏差,因此在检测高频元件时能够降低阻抗失配。
并且,对于在多层陶瓷区块110安装有四个待测器件140的本发明的探针卡基板100而言,并不仅仅限定于多层陶瓷区块110的形状为长方形的情况(如图4a所示),多层陶瓷区块110可以以除了长方形之外的各种类型和形状构成探针卡基板100(如图3b所示)。即,当将四个待测器件140安装到多层陶瓷区块110时,可以将探针卡基板100使用于探针卡。而且可以将各种形状的多层陶瓷区块110适用于本发明的探针卡基板100。
如上所述,虽然对本发明的具体说明是通过参照附图的实施例来进行的,但是上述实施例仅对本发明的优选例进行了说明,本发明不能理解为局限于上述的实施例,本发明的权利范围应当理解为权利要求书及其等同的概念来理解。
Claims (5)
1.一种探针卡基板,其特征在于包括:
用于与外部的印刷电路板进行电气连接的连接部;以及
与所述连接部电气连接,且从所述连接部接收电气信号而形成测试的多个被测元件被设定为一个区块的多个多层陶瓷区块,
从所述连接部传递到所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气信号均等地分支并传递到每个所述多个被测元件。
2.根据权利要求1所述的探针卡基板,其特征在于从所述连接部传递到所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气信号通过两次分支传递到所述多个被测元件中的某一个被测元件。
3.根据权利要求1所述的探针卡基板,其特征在于所述多个多层陶瓷区块中的某一个多层陶瓷区块由四个被测元件设置。
4.根据权利要求1所述的探针卡基板,其特征在于所述连接部与所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气连接通过一个连接线连接。
5.根据权利要求1所述的探针卡基板,其特征在于从所述连接部传递到所述多个多层陶瓷区块中的某一个多层陶瓷区块的电气信号在所述多层陶瓷区块内进行分支,以均等地传递到每个所述多个被测元件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100005774A KR100979502B1 (ko) | 2010-01-21 | 2010-01-21 | 프로브카드용 기판 |
KR10-2010-0005774 | 2010-01-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102135551A true CN102135551A (zh) | 2011-07-27 |
Family
ID=43009608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011100270327A Pending CN102135551A (zh) | 2010-01-21 | 2011-01-21 | 探针卡基板 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100979502B1 (zh) |
CN (1) | CN102135551A (zh) |
TW (1) | TW201203417A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101306839B1 (ko) | 2011-11-24 | 2013-09-10 | 이재하 | 신호 분기 기판을 갖는 프로브 카드 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6798225B2 (en) | 2002-05-08 | 2004-09-28 | Formfactor, Inc. | Tester channel to multiple IC terminals |
KR20090123033A (ko) * | 2008-05-27 | 2009-12-02 | 티에스씨멤시스(주) | 전기 신호 인터페이싱 어셈블리 및 이를 포함하는 전기검사 장치 |
KR100930989B1 (ko) | 2008-06-18 | 2009-12-10 | 티에스씨멤시스(주) | 전기 검사 장치 및 이의 제조 방법 |
KR101414980B1 (ko) * | 2008-06-30 | 2014-07-09 | 삼성전자주식회사 | 테스트 시스템 |
-
2010
- 2010-01-21 KR KR1020100005774A patent/KR100979502B1/ko not_active IP Right Cessation
-
2011
- 2011-01-20 TW TW100102159A patent/TW201203417A/zh unknown
- 2011-01-21 CN CN2011100270327A patent/CN102135551A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
TW201203417A (en) | 2012-01-16 |
KR100979502B1 (ko) | 2010-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101388674B1 (ko) | 고속 원 샷 웨이퍼 테스트를 위한 무선 인터페이스 프로브카드 및 이를 구비한 반도체 테스트 장치 | |
KR100309889B1 (ko) | 프로우브장치 | |
KR101339493B1 (ko) | 프로브 카드용 공간 변환기 및 그 제조방법 | |
US8907694B2 (en) | Wiring board for testing loaded printed circuit board | |
US7439751B2 (en) | Apparatus and method for testing conductive bumps | |
JP4343256B1 (ja) | 半導体装置の製造方法 | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
US10935574B2 (en) | Probe card assembly | |
KR101120405B1 (ko) | 프로브 블록 조립체 | |
US7102372B2 (en) | Apparatus and method for testing conductive bumps | |
US20080061812A1 (en) | Component-attach test vehicle | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
CN102135551A (zh) | 探针卡基板 | |
US7888956B2 (en) | Apparatus for testing a semiconductor device and a method of fabricating and using the same | |
KR200450813Y1 (ko) | 스페이스 트랜스포머 인쇄회로 기판을 사용한 프로브 카드 | |
US20120187972A1 (en) | Wafer level testing structure | |
KR20090075515A (ko) | 프로브 카드 및 이를 포함하는 테스트 장비 | |
WO2018222619A2 (en) | Method for testing electrical connection to module connector on printed circuit board or other structure and related apparatus | |
KR101109401B1 (ko) | 기판의 코이닝-전기검사 장치 | |
KR102259225B1 (ko) | 프로브 카드 | |
US20020075023A1 (en) | Method for electrically testing a wafer interposer | |
JP2005308558A (ja) | システムインパッケージ試験検査装置および試験検査方法 | |
KR101306839B1 (ko) | 신호 분기 기판을 갖는 프로브 카드 | |
TWI344187B (en) | Multiple functions testing device | |
KR101434962B1 (ko) | 분기기판을 포함하는 프로브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110727 |
|
WD01 | Invention patent application deemed withdrawn after publication |