CN102118919A - 电子器件和电子器件的制造方法 - Google Patents

电子器件和电子器件的制造方法 Download PDF

Info

Publication number
CN102118919A
CN102118919A CN2010106016132A CN201010601613A CN102118919A CN 102118919 A CN102118919 A CN 102118919A CN 2010106016132 A CN2010106016132 A CN 2010106016132A CN 201010601613 A CN201010601613 A CN 201010601613A CN 102118919 A CN102118919 A CN 102118919A
Authority
CN
China
Prior art keywords
conductive component
electronic device
dielectric film
wiring substrate
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106016132A
Other languages
English (en)
Inventor
川野连也
副岛康志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102118919A publication Critical patent/CN102118919A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

提供了一种电子器件和电子器件的制造方法。多层布线衬底具有其中层压第一布线层和第二布线层的构造，其中，第一布线层包括形成在第一绝缘膜中且形成为暴露在第二表面侧的多个第一导电部件，第二布线层包括在与第二表面相反的侧上的第一表面侧上形成的第二绝缘膜中形成的多个第二导电部件。多个第二导电部件分别直接连接到多个第一导电部件中的任一个或通过不同的导电材料连接到多个第一导电部件中的任一个。多个第一导电部件直接连接到多个第二导电部件中的任一个或通过不同的导电材料连接到多个第二导电部件中的任一个，但是包括没有形成与连接的第二导电部件连接的电流路径的虚导电部件。

Description

电子器件和电子器件的制造方法
本申请基于日本专利申请No.2009-289822，其内容通过引用合并于此。
技术领域
本发明涉及一种电子器件和电子器件的制造方法。
背景技术
日本未审专利公布No.2000-299404公开了一种构造，其中布线图案形成在芯衬底的两个表面上或单侧表面上，并且在其中布线图案电连接到通过穿过芯衬底形成的导体部分的多层布线衬底中，芯衬底包括通过镀形成的导通孔柱和导体芯部分组成的导体部分以及电绝缘导通孔柱与导体芯部分的绝缘体部分。通过利用化学镀铜或溅射等形成导体层，随后形成抗蚀剂图案，并进行利用导体层作为馈电层的电解铜镀，来形成导通孔柱和导体芯部分。通过在芯衬底上形成布线图案，然后移除导体衬底，来获得多层布线衬底。
日本未审专利公布No.2001-308532公开了一种印刷线路板的制造方法，包括：从单侧包铜层压衬底的树脂层侧向铜箔表面钻孔的步骤；通过利用铜箔作为馈电层的电解镀填充在树脂层中形成的孔的步骤；平坦化孔的填充表面的步骤；粗化树脂层的表面的步骤；在树脂层上形成导电图案的步骤；在其中形成导电图案的树脂层上形成积层(build-up)树脂层的步骤；钻孔积层树脂层直到填充表面的表面的步骤；和通过利用铜箔作为馈电层的电解镀填充在积层树脂层中形成的孔的步骤。
发明内容
然而，在日本未审专利公布No.2000-299404中公开的技术中，存在下述问题：无论在什么时候进行电解镀，都需要通过溅射或化学镀形成用作电解镀馈电层的膜，这导致了高制造成本。
在一个实施例中，提供一种电子器件，包括：具有第一表面和与第一表面相反的第二表面的多层布线衬底；第一绝缘膜，其形成多层布线衬底的第二表面侧；多个第一导电部件，其形成在第一绝缘膜中以被暴露在多层布线衬底的第二表面侧，并且其与第一绝缘膜一起组成第一布线层；第二绝缘膜，其形成多层布线衬底的第一表面侧；多个第二导电部件，其形成在第二绝缘膜中，并且其与第二绝缘膜一起组成第二布线层；和第一电子组件，其安装在多层布线衬底的第一表面处，并且电连接到多个第二导电部件中的任一个，其中多个第二导电部件分别直接连接到多个第一导电部件中的任一个或通过不同的导电材料连接到多个第一导电部件中的任一个，并且多个第一导电部件包括虚导电部件，并且虚导电部件直接连接到多个第二导电部件中的任一个或通过不同的导电材料连接到多个第二导电部件中的任一个，但是没有形成与连接的第二导电部件连接的电流路径。
在另一个实施例中，提供一种电子器件的制造方法，包括：在形成在馈电层上方并且分别电连接到馈电层的多个第三导电部件的上方形成第三绝缘膜；分别形成多个开口，其将多个第三导电部件中的至少一个暴露于第三绝缘膜；通过从馈电层馈电的电解镀方法在第三绝缘膜中的多个开口内部形成多个第四导电部件，以形成包括多个第四导电部件和第三绝缘膜的第三布线层；在第三布线层上方安装第四电子组件，并将多个第四导电部件中的任一个电连接到第四电子组件；以及移除馈电层，其中在形成多个第四导电部件时，在多个第四导电部件和馈电层之间提供为了从馈电层馈电而提供的虚导电部件。
根据这种构造，通过提供虚导电部件，利用从馈电层馈电的电解镀方法，能够形成多个第二导电部件或多个第四导电部件。从而，无论在什么时候进行电解镀，都不需要通过溅射或化学镀形成用作电解镀馈电层的膜。因此，能够通过简单的过程形成多个第二导电部件和多个第四导电部件。
同时，上面提到的组件的任意组合，以及在这些方法、器件等等之中由本发明的表达的转换所获得的方法都有效地作为本发明的方面。
根据本发明，能够以简单的过程形成多层布线衬底的导电部件。
附图说明
结合附图，由下面某些优选实施例的描述，本发明的上述和其它的目的、优点和特征将更明显，其中：
图1是示出根据本发明的实施例的电子器件的构造的示例的截面图。
图2是用于说明图1中示出的电子器件的每个导通孔和每个布线图案的连接状态的截面图。
图3A和3B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图4A和4B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图5A和5B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图6A和6B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图7A和7B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图8A和8B是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图9是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图10是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图11是示出根据本发明的实施例的电子器件的制造过程的示例的工艺截面图。
图12是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。
图13是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。
图14是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。
图15是示出根据本发明的实施例的电子器件的构造的另一示例的截面图。
图16A和16B是示出根据本发明的实施例的电子器件的制造过程的另一示例的工艺截面图。
图17A和17B是示出根据本发明的实施例的电子器件的制造过程的另一示例的工艺截面图。
具体实施方式
现在这里将参考示出的实施例描述本发明。本领域的技术人员将认识到，利用本发明的教导能够实现许多替代实施例，并且本发明不限于为说明为目的示出的实施例。
在下文中，将参考附图描述本发明的实施例。在所有图中，相同的元件用相同的附图标记表示，并将不重复其描述。
图1是示出根据实施例的电子器件100的构造的截面图。
电子器件100包括多层布线衬底102、安装在多层布线衬底102的第一表面上的电子组件146(第一电子组件和第四电子组件)和电子组件152(第二电子组件)、以及安装在多层布线衬底102的第二表面上的电子组件160(第三电子组件)。
例如，电子组件146、电子组件152和电子组件160能够是诸如LSI的半导体芯片或诸如电阻器的无源组件等。在实施例中，将描述电子组件146、电子组件152和电子组件160分别为半导体芯片的示例。此外，在实施例中，电子组件146、电子组件152和电子组件160分别通过倒装芯片连接安装在多层布线衬底102上。电子器件100能够是SiP或PoP等。
多层布线衬底102包括从第二表面侧(图中的下侧)按顺序层压的布线层110(第一布线层和第四布线层)、布线层120和布线层130(第二布线层和第三布线层)。布线层130形成在多层布线衬底102的第一表面侧上。
布线层110包括绝缘膜112(第一绝缘膜和第四绝缘膜)和形成在绝缘膜112中的多个导通孔114(包括导通孔114c和114d)(第一导电部件和第五导电部件)。多个导通孔114被暴露在多层布线衬底102的第二表面中。布线层120包括绝缘膜122以及形成在绝缘膜122中的布线图案123和多个导通孔128。布线图案123由溅射的布线膜124和镀的布线膜126组成。布线层130包括绝缘膜132(第二绝缘膜和第三绝缘膜)、布线图案133(第三导电部件)和形成在绝缘膜132中的多个导通孔138(第二导电部件和第四导电部件)。布线图案133包括溅射的布线膜134和镀的布线膜136。
绝缘膜112、绝缘膜122和绝缘膜132能够由例如聚酰亚胺膜形成。此外，在实施例中，绝缘膜112和绝缘膜132能够由阻焊剂层形成。
布线图案和导通孔中的每一个能够由例如铜或镍等形成。此外，在布线层130中，连接到诸如电子组件146的电子组件和诸如端子的不同部件的导通孔138能够被构造为例如诸如锡和银的合金的焊料材料被提供给连接到不同部件的一侧。例如，每个导通孔138可以被构造成从图的下侧开始具有铜膜和锡与银的合金膜的层压结构、或镍膜和锡与银的合金膜的层压结构等。另外，每个导通孔13可以被构造为在其表面上进一步形成金。
电子组件146通过凸块142电连接到布线层130的多个导通孔138中的任一个。在电子组件146和多层布线衬底102之间提供底部填料144以掩埋凸块142。电子组件146通过底部填料144结合到多层布线衬底102。
另外，电子组件152类似地通过凸块148电连接到布线层130的多个导通孔138中的任一个。在电子组件152和多层布线衬底102之间提供底部填料150以掩埋凸块148。电子组件152通过底部填料150与多层布线衬底102结合。凸块142和凸块148能够由焊料材料形成。
端子140是要连接到电子组件152的背侧的端子。在多层布线衬底102的第一表面中，电子组件146、电子组件152和端子140用密封树脂154密封。密封树脂154能够由例如环氧树脂形成。在实施例中，由于电子组件146和电子组件152用密封树脂154密封，所以可以不提供底部填料144和底部填料150。
在多层布线衬底102的第二表面上提供分别连接到布线层110的多个导通孔114中的任一个的焊球162和焊球164。电子组件160通过凸块156连接到布线层110的多个导通孔114中的任一个。在电子组件160和多层布线衬底102之间提供底部填料158以掩埋凸块156。电子组件160通过底部填料158与多层布线衬底102结合。
在实施例中，在多层布线衬底102中，形成在布线层130中的多个导通孔138通过其它导电材料分别连接到形成在布线层110中的多个导通孔114中的任一个。另外，形成在布线层110中的多个导通孔114通过其它导电材料连接到形成在布线层130中的多个导通孔138中的任一个，但是包括在连接的导通孔138之间没有电流路径的虚导通孔(虚导电部件)。这里，虚导电部件能够被构造成没有连接到其它布线或诸如电子组件的硅表面。
图2是示出与图1中示出的电子器件100相同构造的截面图。
这里，为了描述的目的，除了其一部分之外，没有阴影绘制每个组件。另外，通过为每个布线层中导通孔和布线图案分配附图标记，使组件彼此区分开。另外，由箭头(虚线)示出彼此电连接且在其间形成电流路径的地方。
例如，布线层130的导通孔138a和布线图案133a、布线层120的导通孔128a和布线图案123a、以及布线层110导通孔114a形成电流路径，用于通过凸块142连接电子组件146和焊球162。
另外，布线层130的导通孔138b和布线图案133b、布线层120的导通孔128b和布线图案123b、以及布线层110的导通孔114b形成电流路径，用于分别通过凸块142和凸块156连接电子组件146和电子组件160。
另外，布线层130的导通孔138c、布线图案133c和导通孔138d形成电流路径，用于分别通过凸块142和凸块148连接电子组件146和电子组件152。
另外，布线层130的导通孔138e、布线图案133d的一部分和导通孔138f形成电流路径，用于通过凸块148连接电子组件152和端子140。
另外，布线层110的导通孔114e、布线层120的布线图案123e、和通导孔114f形成电流路径，用于通过凸块156连接电子组件160和焊球164。
另一方面，在图中用阴影绘制的布线层120的导通孔128c和布线图案123c以及布线层110的导通孔114c没有形成与布线层130的导通孔138c、布线图案133c和导通孔138d连接的电流路径。类似地，在图中用阴影绘制的布线层130的布线图案133d的剩余部分、布线层120的导通孔128d和布线图案123d、以及布线层110的导通孔114d没有形成与布线层130的导通孔138e、布线图案133d的一部分和导通孔138f连接的电流路径。也就是说，这些是虚导电部件。虚导电部件(导通孔114c和导通孔114d)没有相互连接凸块142、凸块148、凸块156、焊球162、焊球164和端子140。
同时，在实施例中，多层布线衬底102的第二表面中的虚导电部件的暴露表面能够形成为与绝缘材料接触。从而，能够防止多层布线衬底102的第二表面侧中的虚导电部件的短路等。在实施例中，作为绝缘材料，能够使用底部填料158。
此外，在实施例中，虚导电部件可以形成为暴露在多层布线衬底102的第二表面中与电子组件160重叠的区域中。也就是，在实施例中，作为在多层布线衬底102的第二表面中暴露的虚导电部件的导通孔114c和导通孔114d能够形成为暴露在与电子组件160重叠的区域内。这里，与电子组件160重叠的区域能够是其中形成底部填料158的区域。在实施例中，作为虚导电部件的导通孔114c和导通孔114d能够在其暴露的表面处与底部填料158接触。
接下来，将描述实施例中的电子器件100的制造过程。图3A至11是示出实施例中的电子器件100的制造过程的工艺截面图。
首先，在支撑体190上形成馈电层192。该馈电层192能够由例如铜膜等形成。支撑体190能够由例如硅等形成。馈电层192能够通过溅射形成。
随后，在馈电层192上形成具有开口170的绝缘膜112(图3A)。
接下来，通过从馈电层192馈电的电解镀方法形成多个导通孔114(导通孔114a、导通孔114b、导通孔114c、导通孔114d、导通孔114e和导通孔114f)。从而，形成布线层110(图3B)。
其后，通过溅射在布线层110上形成溅射的布线膜124(图4A)。随后，在溅射的布线膜124上形成具有开口174的抗蚀剂膜172(图4B)。
随后，通过从溅射的布线膜124馈电的电解镀方法形成镀的布线膜126(图5A)。接下来，移除抗蚀剂膜172(图5B)。
其后，在溅射的布线膜124和镀的布线膜126上形成具有开口175的抗蚀剂膜173(图6A)。通过从溅射的布线膜124馈电的电解镀方法形成多个导通孔128(导通孔128a、导通孔128b、导通孔128c和导通孔128d)(图6B)。
接下来，移除抗蚀剂膜173，并利用镀的布线膜126作为掩模来蚀刻溅射的布线膜124。由此，形成布线图案123(布线图案123a、布线图案123b、布线图案123c、布线图案123d和布线图案123e)(图7A)。
随后，在多个布线图案123和多个导通孔128的整个表面上形成绝缘膜122，以覆盖它们。接下来，切割绝缘膜122的表面，然后平坦化其表面，并暴露多个导通孔128。从而形成布线层120(图7B)。
接下来，与布线层120的布线图案123类似地，在布线层120上形成布线图案133(布线图案133a、布线图案133b、布线图案133c和布线图案133d)，然后在布线图案133上形成绝缘膜132(图8A)。
之后，在绝缘膜132上形成多个开口178(图8B)。能够通过在绝缘膜132上形成具有开口的抗蚀剂膜(未示出)，并利用该抗蚀剂膜作为掩模蚀刻绝缘膜132，来形成开口178。
随后，通过从馈电层192馈电的电解镀方法，在开口178内形成多个导通孔138(导通孔138a、导通孔138b、导通孔138c、导通孔138d、导通孔138e和导通孔138f)。在实施例中，多个这些导通孔138能够形成为具有例如铜膜以及锡与银的任何合金膜的层压结构，或者镍膜以及锡与银的任何合金膜的层压结构。另外，可以在多个导通孔138的表面上形成镀金膜。由此，形成布线层130(图9)。
接下来，在布线层130的整个表面上形成具有在导通孔138f上开口的开口139的抗蚀剂膜180。其后，通过从馈电层192馈电的电解镀方法在开口139内形成端子140。
之后，移除抗蚀剂膜180，并通过下面的过程在多层布线衬底102的第一表面上安装电子组件146和电子组件152。首先，通过诸如焊料的凸块142和凸块148将电子组件146和电子组件152安装在多层布线衬底102上。接下来，分别在电子组件146和电子组件152与多层布线衬底102之间提供底部填料144和底部填料150。由此，分别用底部填料144和底部填料150覆盖凸块142和凸块148。随后，用密封树脂154密封电子组件146、电子组件152和端子140(图11)。
之后，通过例如磨削移除支撑体190。接下来，通过蚀刻等移除馈电层192，并使多个导通孔114暴露于多层布线衬底102的第二表面侧。之后，在多层布线衬底102的背侧上安装电子组件160。首先，通过诸如焊料的凸块156将电子组件160安装在多层布线衬底102上。接下来，在电子组件160和多层布线衬底102之间提供底部填料158。由此，用底部填料158覆盖凸块156。另外，安装焊球162和焊球164。由此，获得了具有图1中所示构造的电子器件100。
另外，利用另一示例，通过与布线层130中的过程相同的过程，也能够形成布线层120。在下文中，将参考图16A和16B以及图17A和17B进行描述。图16A和16B以及图17A和17B是示出实施例中的电子器件100的制造过程的另一示例的工艺截面图。
在参考图5A和5B描述的过程之后，利用镀的布线膜126作为掩模蚀刻溅射的布线膜124。由此，形成布线图案123(布线图案123a、布线图案123b、布线图案123c、布线图案123d和布线图案123e)(图16A)。
随后，在布线层110的整个表面上形成绝缘膜122，以覆盖布线图案123(图16B)。之后，在绝缘膜122中形成开口176(图17A)。能够通过在绝缘膜122上形成具有开口的抗蚀剂膜(未示出)，并利用该抗蚀剂膜作为掩模来蚀刻绝缘膜122，从而形成开口176。
随后，通过从馈电层192馈电的电解镀方法在开口176内形成多个导通孔128(导通孔128a、导通孔128b、导通孔128c和导通孔128d)。由此，形成布线层120(图17B)。之后，通过与参考图8A至11描述的过程相同的过程，能够获得图1中所示的电子器件100。
如上所述，在实施例中，从电路设计的角度看起来没有连接到支撑体上的馈电层的、用于执行安装在多层布线衬底102的第一表面侧上的电子组件146和电子组件152的连接或电子组件152和端子140的连接的导通孔138，还通过导电材料连接到多层布线衬底102的第二表面侧中的布线层110的导通孔114。由此，获得了下面的效果。
根据实施例中的电子器件100的制造过程，提供了虚导电部件，并且布线层130的每个导通孔138通过诸如布线图案123、导通孔128和布线图案133的导电材料连接到导通孔114中的任一个。为此，能够通过从馈电层192供电的电解镀方法形成导通孔138中的每一个。这里，当没有从馈电层192进行馈电时，需要每次进行电解镀都新通过溅射或化学镀形成用于电解镀的馈电层。然而，根据实施例中的电子器件100的制造过程，不需要新形成这样的用于电解镀的馈电层，因此能够通过简单的过程形成导通孔138。
另外，根据实施例中的电子器件100的制造过程，在形成导通孔138之前形成最上层的绝缘膜132。为此，能够平坦化绝缘膜132的表面。由此，能够平坦化其上安装电子组件146或电子组件152的布线层130的表面，以在形成底部填料144或底部填料150时减少底部填充空隙，并获得电子器件100的良好电气特性。
此外，在实施例中，虚导电部件当中暴露于多层布线衬底102的第二表面侧的虚导通孔(导通孔114)被暴露于重叠电子组件160的区域。另外，暴露于多层布线衬底102的第二表面侧的导通孔(导通孔114)被底部填料158掩埋。由此，能够防止多层布线衬底102的第二表面侧处的虚导电部件的短路等。
另外，通过提供这样的虚导电部件，能够在提供到多层布线衬底102的背侧的电子组件160以及提供到多层布线衬底102的表面侧的电子组件146和电子组件152之间提供散热通道。由此，能够提高电子器件100的散热能力。
另外，例如，对于多层布线衬底102的第一表面侧上的布线层130，认为与参考图7B描述的布线层120的形成过程类似地，在形成导通孔128到形成绝缘膜122，然后平坦化绝缘膜122的表面时，也能够平坦化布线层130的表面。然而，由于多层布线衬底102的最上表面中的导通孔138连接到诸如电子组件146的半导体芯片，例如，可以在其表面上形成金等以减小电阻。在这种情况下，当进行如上所述的绝缘膜的平坦化时，就会存在将切割导通孔138的表面上形成的金的问题。然而，在实施例中，通过利用从馈电层192供电的电解镀方法，能够在形成绝缘膜132之后形成导通孔138，因此能够在没有进行平坦化工艺的情况下平坦化布线层130的表面。
接下来，将描述实施例中的电子器件100的另一示例。
图12中示出的电子器件100的构造与图1示出的电子器件100的构造的不同之处在于其不包括电子组件152。即使在这种构造中，布线层130也被提供有例如用于连接连接到电子组件146的多个凸块142的电流路径，或用于连接电子组件146和端子140的电流路径。另外，布线层110和布线层120被提供有连接到这些电流路径的虚导电部件。这里，图中由虚线围绕的地方对应于没有形成电流路径的虚导电部件。
图13中示出的电子器件100的构造与图12中示出的电子器件100的构造的不同之处在于：凸块156b和凸块156c被提供到多层布线衬底102的第二表面，其中凸块156b和凸块156c被提供为连接到虚导电部件(导通孔114c和导通孔114d)并且没有电连接到不同部件。即使在这种情况下，凸块156b和凸块156c也能够被构造成被提供到重叠电子组件160的区域，并且由底部填料158掩埋。这里，凸块156b和凸块156c没有电连接到电子组件160。即，凸块156b和凸块156c没有用作外部端子。此外，在图1中示出的电子器件100的构造中，还能够提供分别连接到导通孔114c和导通孔114d并且没有电连接到电子组件160的凸块。
图14中示出的电子器件100与图12中示出的电子器件100的不同之处在于其不包括端子140，并且在布线层130和布线层120中不包括虚导电部件。这里，图中由虚线围绕的地方对应于没有形成电流路径的虚导电部件。在示例中，虚导电部件仅被提供到布线层110。
图15中示出的电子器件100与图1中示出的电子器件100的不同之处在于其不包括电子组件160。这里，图中由虚线围绕的地方对应于没有形成电流路径的虚导电部件。虽然在图中没有示出，但是在这种构造中，多层布线衬底102的第二表面中的虚导电部件的暴露表面能够形成为与绝缘材料接触。例如，能够将绝缘材料提供到暴露于多层布线衬底102的第二表面侧的导通孔114g和导通孔114h的暴露表面。
如上所述，虽然已经参考附图阐述了本发明的实施例，但是它们仅仅是本发明的示例，能够采用除上述构造之外的各种构造。
在上述实施例中，已经示出了诸如电子组件146的电子组件以倒装芯片方式连接的示例。然而，当电子组件是半导体芯片时，能够通过例如引线键合将电子组件电连接到多层布线衬底102。
此外，在上述实施例中，示出了多层布线衬底102包括三个布线层的构造。然而，多层布线衬底102能够包括两层或更多层范围内的任意数目的布线层。
显然，本发明并不限于上述实施例，并且在没有偏离本发明的范围和精神的前提下，可以进行修改和变化。

Claims (14)

1.一种电子器件，包括：
多层布线衬底，其具有第一表面和与所述第一表面相反的第二表面，
第一绝缘膜，其形成所述多层布线衬底的所述第二表面侧，
多个第一导电部件，其形成在所述第一绝缘膜中以被暴露在所述多层布线衬底的所述第二表面侧，并且与所述第一绝缘膜一起组成第一布线层，
第二绝缘膜，其形成所述多层布线衬底的所述第一表面侧，
多个第二导电部件，其形成在所述第二绝缘膜中，并且与所述第二绝缘膜一起组成第二布线层，和
第一电子组件，其被安装在所述多层布线衬底的所述第一表面处，并且电连接到所述多个第二导电部件中的任一个，
其中所述多个第二导电部件分别直接连接到所述多个第一导电部件中的任一个或通过不同的导电材料连接到所述多个第一导电部件中的任一个，以及
所述多个第一导电部件包括虚导电部件，并且所述虚导电部件直接连接到所述多个第二导电部件中的任一个或通过不同的导电材料连接到所述多个第二导电部件中的任一个，但是没有形成与所述连接的第二导电部件连接的电流路径。
2.如权利要求1所述的电子器件，进一步包括第一部件，其形成在所述多层布线衬底的所述第一表面上，且通过所述多个第二导电部件中的任一个电连接到所述第二导电部件，
其中将所述多个第二导电部件电连接到所述第一部件的所述第二导电部件直接连接到所述虚导电部件或通过不同的导电材料连接到所述虚导电部件。
3.如权利要求2所述的电子器件，其中所述第一部件是第二电子组件。
4.如权利要求1所述的电子器件，进一步包括第三电子组件，其安装在所述多层布线衬底的所述第二表面上，并电连接到所述多个第一导电部件中的任一个，
其中所述虚导电部件形成为暴露在所述多层布线衬底的所述第二表面中与所述第三电子组件重叠的区域内。
5.如权利要求4所述的电子器件，进一步包括：凸块，其将所述第三电子组件连接到所述多个第一导电部件中的任一个；和底部填料，其用于掩埋所述凸块，
其中所述第三电子组件是半导体芯片，并且
所述虚导电部件形成为暴露在所述多层布线衬底的所述第二表面中形成所述底部填料的区域内。
6.如权利要求5所述的电子器件，其中所述多层布线衬底的所述第二表面中的所述虚导电部件的暴露表面形成为与所述底部填料接触。
7.如权利要求5所述的电子器件，进一步包括在所述多层布线衬底的所述第二表面上的凸块，所述凸块被提供为连接到所述虚导电部件且没有电连接到不同部件。
8.如权利要求1所述的电子器件，其中所述多层布线衬底的所述第二表面中的所述虚导电部件的暴露表面形成为与绝缘材料接触。
9.如权利要求1所述的电子器件，其中所述多个第二导电部件中的每一个是导通孔。
10.如权利要求1所述的电子器件，其中所述多个第二导电部件中的每一个是下述导通孔，所述导通孔形成为具有锡与银的合金膜和铜膜的层压结构，或锡与银的合金膜和镍膜的层压结构。
11.一种电子器件的制造方法，包括：
在形成在馈电层上方并且分别电连接到所述馈电层的多个第三导电部件的上方形成第三绝缘膜，
分别形成多个开口，所述开口将所述多个第三导电部件中的至少一个暴露于所述第三绝缘膜，
通过从所述馈电层馈电的电解镀方法，在所述第三绝缘膜中的所述多个开口内形成多个第四导电部件，以形成包括所述多个第四导电部件和所述第三绝缘膜的第三布线层，
在所述第三布线层上方安装第四电子组件，并电连接所述多个第四导电部件中的任一个和所述第四电子组件，以及
移除所述馈电层，
其中当形成所述多个第四导电部件时，在所述多个第四导电部件和所述馈电层之间提供为了从所述馈电层馈电而提供的虚导电部件。
12.如权利要求11所述的电子器件的制造方法，其中移除所述馈电层的所述步骤包括在移除了所述馈电层的表面中暴露所述虚导电部件。
13.如权利要求11所述的电子器件的制造方法，其中所述多个第四导电部件包括所述虚导电部件。
14.如权利要求11所述的电子器件的制造方法，其中所述电子器件与所述馈电层接触，并且包括第四布线层，所述第四布线层包括第四绝缘膜和形成在所述第四绝缘膜内并分别电连接到所述馈电层的多个第五导电部件，并且至少所述多个第五导电部件包括所述虚导电部件。
CN2010106016132A 2009-12-21 2010-12-20 电子器件和电子器件的制造方法 Pending CN102118919A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009289822A JP2011129844A (ja) 2009-12-21 2009-12-21 電子装置およびその製造方法
JP2009-289822 2009-12-21

Publications (1)

Publication Number Publication Date
CN102118919A true CN102118919A (zh) 2011-07-06

Family

ID=44149498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106016132A Pending CN102118919A (zh) 2009-12-21 2010-12-20 电子器件和电子器件的制造方法

Country Status (3)

Country Link
US (1) US20110147058A1 (zh)
JP (1) JP2011129844A (zh)
CN (1) CN102118919A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103607841A (zh) * 2013-12-04 2014-02-26 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
CN104066266A (zh) * 2013-03-19 2014-09-24 太阳诱电株式会社 电子元件内置基板
CN108257945A (zh) * 2016-12-28 2018-07-06 瑞萨电子株式会社 半导体器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6418237B2 (ja) * 2014-05-08 2018-11-07 株式会社村田製作所 樹脂多層基板およびその製造方法
CN108807295A (zh) * 2017-04-28 2018-11-13 中芯长电半导体（江阴）有限公司 一种封装结构及封装方法
JP2020013877A (ja) * 2018-07-18 2020-01-23 太陽誘電株式会社 半導体モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104066266A (zh) * 2013-03-19 2014-09-24 太阳诱电株式会社 电子元件内置基板
CN104066266B (zh) * 2013-03-19 2018-06-05 太阳诱电株式会社 电子元件内置基板
CN103607841A (zh) * 2013-12-04 2014-02-26 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
CN103607841B (zh) * 2013-12-04 2016-06-01 江苏长电科技股份有限公司 Smt减法高密度封装多层线路板结构及其制作方法
CN108257945A (zh) * 2016-12-28 2018-07-06 瑞萨电子株式会社 半导体器件
CN108257945B (zh) * 2016-12-28 2023-10-13 瑞萨电子株式会社 半导体器件

Also Published As

Publication number Publication date
JP2011129844A (ja) 2011-06-30
US20110147058A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
US10008470B2 (en) Embedded chip packages and methods for manufacturing an embedded chip package
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
JP5280309B2 (ja) 半導体装置及びその製造方法
TWI664696B (zh) 用於嵌入式半導體裝置封裝的電性互連結構及其製造方法
US7750650B2 (en) Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
US8664764B2 (en) Semiconductor device including a core substrate and a semiconductor element
JP2007027451A (ja) 回路基板及びその製造方法
JP2006147970A (ja) 多層配線基板およびその製造方法
TW200305260A (en) Multi-layered semiconductor device and method of manufacturing same
JP2008085089A (ja) 樹脂配線基板および半導体装置
CN102118919A (zh) 电子器件和电子器件的制造方法
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20150102504A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR101089986B1 (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
EP1344435B1 (en) Parallel plane substrate
WO2016114133A1 (ja) インターポーザ、半導体装置、およびそれらの製造方法
CN102036475B (zh) 布线板
US11545412B2 (en) Package structure and manufacturing method thereof
US9693453B2 (en) Wiring board
JP2008244029A (ja) 部品内蔵配線基板、配線基板内蔵用部品
KR100836645B1 (ko) 전자 패키지 및 그 제조방법
CN101295698A (zh) 倒装基板的结构及其制作方法
KR101360600B1 (ko) 수동소자의 솔더링 실장을 위한 구조를 가지는인쇄회로기판과 인쇄회로기판을 이용한 피씨비 카드 및그의 제조방법
CN117790457A (zh) 封装基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110706