液晶显示装置
技术领域
本发明涉及液晶显示装置,尤其涉及液晶显示装置的像素阵列。
背景技术
请参阅图1至图3所示,现有技术提供了一种液晶显示装置的像素阵列,该像素阵列包括多个以阵列方式排列的子像素阵列1,各个子像素阵列1包括四个像素电极11A、11B、11C和11D、四个薄膜晶体管12A、12B、12C和12D、一条数据线S11和依序排列的四条扫描线G11至G14组成的两行两列的结构,在该结构中,每一薄膜晶体管的漏极与一像素电极连接,每一行的像素电极通过薄膜晶体管的栅极分别连接两条扫描线而形成双扫描线结构(dual gate),具体的,像素电极11A和11B分别通过薄膜晶体管12A、12B连接于扫描线G11和G12,像素电极11C和11D分别通过薄膜晶体管12C、12D连接于扫描线G14和G13,四个薄膜晶体管的源极共用一条数据线,具体的,第一列的像素电极11A和11D通过薄膜晶体管12A和12D的源极与数据线S11连接且位于数据线S11的左侧,第二列像素电极11B和11C通过薄膜晶体管12B、12C与数据线S11连接且位于数据线S11的右侧。图1仅仅是示意图,表示出了由六个子像素阵列1组成的4行6列的像素阵列,在实际生产工艺中,液晶显示装置的像素阵列是由多个子像素阵列1组成。
请参阅图1、图2和图3,以Vcom(公共电极)直流,“two dot inersion”(两点一组,极性反转)的情况为例,对上述子像素阵列1组成的像素阵列的显示过程如下:首先打开扫描线G11,扫描线G11打开连接于扫描线G11的第一行第一列、第三列和第五列的薄膜晶体管对像素电极11A充电,充电完成后,数据线S11、S12和S13的数据输入像素电极11A;接着,关闭扫描线G11,扫描线G12打开薄膜晶体管而对第一行第二列、第四列和第六列的像素电极11B充电,在对像素电极11B充电的过程中,第一列和第二列之间因为有数据线S11,两列的距离做得较大,寄生电容(图中未示)的影响较小,可以忽略,而在第二列和第三列之间因为没有数据线,为了提高开口率,将两列的距离做得较小,寄生电容12影响较大,因此,第一行第二列、第四列的像素电极11B的电压会影响第一行第三列、第五列的像素电极11A上的电压使得像素电极11A的电压发生变化(比如减小),从而,第一行第三列、第五列的像素电极11A的灰阶升高,第一行的像素电极11B充电完成后,数据线S 11、S12和S 13的数据输入像素电极11B,然后关闭扫描线G12,打开扫描线G13,扫描线G13通过薄膜晶体管对第二行第一列、第三列和第五列的像素电极11D充电,数据线S11的数据输入像素电极11D,然后打开扫描线G14对第二行的第二列、第四列和第六列的像素电极11C充电,同样的,在对第二行的第二列、第四列和第六列的像素电极11C充电的过程中,第二列、第四列和第六列的像素电极11C通过寄生电容而影响第二行第三列和第五列的像素电极11D的电压使得像素电极11D的灰阶升高。
从上述分析中,发生灰阶变化的像素电极为第一行第三列和第五列的像素电极11A和第二行的第三列和第五列的像素电极11D,而第一行的第二列和第四列以及第二行的第二列和第四列不发生灰阶变化,以此类推,在整个像素阵列中,总是奇数列上的像素电极的电压变化而使得灰阶发生变化,而偶数列上灰阶不发生变化,因此,发生灰阶变化的像素集中在一列上,从宏观上看,在液晶显示装置中的显示屏上会因为周期性灰阶不均而出现竖条。
另外,为了降低寄生电容的影响而产生竖条的现象,目前,会加大相邻两列像素之间的距离,以减小寄生电容的影响,但是,这样,会降低开口率。
发明内容
本发明解决的技术问题是液晶显示装置的周期性灰阶不均引起竖条现象以及加大两列像素之间的距离而影响开口率的问题。
为解决上述问题,本发明提供一种液晶显示装置,包括由多个以阵列方式排列的子像素阵列构成的像素阵列,各个子像素阵列包括四个像素电极、四个薄膜晶体管、一条数据线和依序排列的四条扫描线组成的两行两列像素的结构,所述四个薄膜晶体管的源极共用所述数据线,每一薄膜晶体管的漏极连接一像素电极,其中一列的两个薄膜晶体管的栅极分别与中间的两条扫描线连接,另外一列的两个薄膜晶体管的栅极与另外两条扫描线连接,所述液晶显示装置驱动时,依次扫描所述四条扫描线。
可选地,所述各个子像素阵列结构相同。
可选地,与中间的两条扫描线连接的薄膜晶体管位于整个像素阵列的奇数列,与另外两条扫描线连接的薄膜晶体管位于整个像素阵列的偶数列。
可选地,与中间的两条扫描线连接的薄膜晶体管位于整个像素阵列的偶数列,与另外两条扫描线连接的薄膜晶体管位于整个像素阵列的奇数列。
可选地,所述像素阵列中,相邻四个排列成一行的子像素阵列中,各个子像素阵列的结构不完全相同。
可选地,所述像素阵列中,相邻四个排列成田字形的子像素阵列中,各个子像素阵列的结构不完全相同。
可选地,所述四个子像素阵列中有三个子像素阵列结构相同。
可选地,所述四个子像素阵列中有两个子像素阵列的结构相同。
与现有技术相比,本发明由于与数据线连接的两列薄膜晶体管中,其中一列薄膜晶体管分别与中间的两条扫描线相连接,另外一列的薄膜晶体管与另外两条扫描线连接,且所述液晶显示装置驱动时,依次扫描所述四条扫描线。因此,在一个子像素阵列中,在同一列的两个像素电极中一个影响行相邻的另一子像素阵列的像素电极的电压而发生灰阶变化,而另一像素电极的像素电压则受到其行相邻的另一子像素阵列的像素电极的影响而发生灰阶变化,因此,在整个像素阵列中,发生灰阶变化的像素电极被分散至不同的列上,而不像现有技术那样,总集中在一列上,因此,本发明通过调整像素电极的薄膜晶体管的栅极与扫描线之间的连接方式而避免了周期性灰阶不均引起的竖条现象,并且,不用增大两相邻像素之间的距离就可以达到目的,保证了的开口率。
附图说明
图1是现有的液晶显示装置的像素阵列的结构示意图;
图2是图1中第N帧图像时的示意图;
图3是图1中第N+1帧图像时的示意图;
图4是本发明液晶显示装置的像素阵列第一实施例的结构示意图;
图5是本发明液晶显示装置的像素阵列第二实施例的结构示意图;
图6是本发明发明液晶显示装置的像素阵列第三实施例的结构示意图;
图7是本发明液晶显示装置的像素阵列第四实施例的结构示意图;
图8是本发明液晶显示装置的像素阵列第五实施例的结构示意图;
图9是本发明液晶显示装置的像素阵列第六实施例的结构示意图;
图10是本发明液晶显示装置的像素阵列第七实施例的结构示意图;
图11是本发明液晶显示装置的像素阵列第八实施例的结构示意图。
具体实施方式
本发明的发明人在制造液晶显示装置的过程中,发现因为寄生电容的影响而使得发生灰阶变化的像素电极存在于同一列上而引起竖条现象。
本发明的发明人发现经过创造性的劳动,调整各个像素电极的薄膜晶体管的栅极与扫描线之间的连接方式使得发生灰阶变化的像素电极分布在不同的列,从而,避免了灰阶变化的像素电极集中在一列而引起的竖条现象,而且,不用增大两相邻列像素的距离,保证了开口率。
为使本发明的上述目的、特征与优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
请参阅图4,图4表示该发明的第一实施例,在该实施例中,液晶显示装置的像素阵列包括多个以阵列方式排列的第一子像素阵列2,各个第一子像素阵列2的结构相同。以其中一个第一子像素阵列2为例,该第一子像素阵列2包括四个像素电极21A、21B、21C和21D、四个薄膜晶体管22A、22B、22C和22D、一条数据线S21和依序排列的四条扫描线G21、G22、G23和G24组成的两行两列的结构,在该结构中,每一行的像素电极分别通过薄膜晶体管的栅极连接两条扫描线而形成双扫描线结构(dual gate),具体的,第一行的像素电极21A和21B分别通过薄膜晶体管22A、22B连接于扫描线G21和G22,第二行的像素电极21C和21D分别通过薄膜晶体管22C、22D连接于扫描线G23和G24;两列薄膜晶体管的源极共用一条数据线,具体的,第一列的薄膜晶体管22A和22D的源极与数据线S21连接且位于数据线S21的左侧,第二列薄膜晶体管22B和22C的源极与数据线S21连接且位于数据线S21的右侧。在与数据线S21连接的两列薄膜晶体管中,其中一列薄膜晶体管22B和22C分别与中间的两条扫描线G22和G23相连接,另外一列的薄膜晶体管22A、22D与另外两条扫描线G21和G24连接,以此类推至整个像素阵列,在与数据线连接的任意相邻两列四个薄膜晶体管分别与依次排列的四条扫描线连接,其中一列薄膜晶体管的栅极分别与该四条扫描线中位于中间的两条扫描线相连接,另外一列的薄膜晶体管的栅极与另外两条扫描线连接。图4显示了由6个第一子像素阵列2组成的4行6列像素阵列结构,该结构中,共有三条数据线S21、S22和S23,八条扫描线G21、G22、G23、G24、G25、G26、G27和G28以及若干位于扫描线和数据线相交处的像素电极和薄膜晶体管。在所示的4行6列像素阵列结构中,与中间的两条扫描线连接的薄膜晶体管位于该结构的为第二列、第四列和第六列,与另外两条扫描线连接的薄膜晶体管位于该结构的第一列、第三列和第五列,以此类推至整个像素阵列,与中间的两条扫描线连接的薄膜晶体管位于整个像素阵列的偶数列,与另外两条扫描线连接的薄膜晶体管于整个像素阵列的奇数列。
请继续参阅图4,该实施例的显示过程如下,首先,向扫描线G21输入扫描信号使得扫描线G21打开。扫描线G21打开后,第一行的第一列、第三列和第五列的像素电极21A被充电;接着,关闭扫描线G21,与像素电极21A连接的薄膜晶体管22A关断,像素电极21A进入电压保持状态,打开扫描线G22,第一行的第二列、第四列和第六列的像素电极21B被充电,由于相邻两列的像素电极21A、21B之间存在寄生电容(比如,第二列的像素电极21B与第三列的像素电极21A之间存在寄生电容),以下就以第一行第二列和第三列的像素电极21B和21A以及第二行第二列和第三列的像素电极21C和21D为例来说明本实施例,在第一行第二列的像素电极21B被充电的过程中,第一行第二列的像素电极21B上的电压通过寄生电容使得第一行第三列的像素电极21A的电压发生变化,比如,第一行第三列的像素电极21A上的电压变小,对于扭曲向列相常白模式,该第一行第三列的像素电极21A的灰阶升高;再接着,关闭扫描线G22,打开扫描线G23,与扫描线G23连接的第二行第二列的像素电极21C被充电(当然,此时,第二行的第四列和第六列的像素电极21C也会被充电),关断扫描线G23后,第二行第二列的像素电极21C进入电压保持状态,接着,打开扫描线G24,与扫描线G24连接的像素电极21D被充电(当然,此时,第二行第三列和第五列的像素电极21D也会被充电),第二行第三列的像素电极21D在充电的过程中,同样,由于存在寄生电容,第二行第三列的像素电极21D的电压影响第二行第二列的像素电极21C上的电压,从而,像素电极21C的灰阶变高。
综上,第一次发生灰阶变化的第一行第三列的像素电极是21A,第二次发生灰阶变化的第二行第二列的像素电极是21C,像素电极21A和像素电极21C不在同一列上,以此类推至整个像素阵列,发生灰阶变化的像素电极就不在同一列,与现有技术中发生灰阶变化的像素电极在同一列的情况相比,该实施列避免了周期性灰阶不均引起竖条的情况,而且还不用增大相邻两列之间的距离(第二列和第三列之间),保证了开口率。
请参阅图5,图5是本发明的第二实施例,该实施例中,所述液晶显示装置的像素阵列也包括多个以阵列方式排列的第二子像素阵列3,各个第二子像素阵列3的结构相同。以其中一个第二子像素阵列3为例,第二子像素阵列3包括四个像素电极31A、31B、31C和31D、四个薄膜晶体管32A、32B、32C和32D、一条数据线S31和依序排列的四条扫描线G31、G32、G33和G34组成的两行两列的结构,在该结构中,每一行的像素电极分别通过薄膜晶体管的栅极连接两条扫描线而形成双扫描线结构(dual gate),具体的,第一行的像素电极31A和31B分别通过薄膜晶体管32A、32B连接于扫描线G32和G31,第二行的像素电极31C和31D分别通过薄膜晶体管32C、32D连接于扫描线G34和G33;两列薄膜晶体管的源极共用一条数据线,具体的,第一列的薄膜晶体管32A和32D的源极与数据线S31连接且位于数据线S31的左侧,第二列薄膜晶体管32B和32C的源极与数据线S31连接且位于数据线S31的右侧。在与数据线S31连接的两列薄膜晶体管中,其中一列薄膜晶体管32A、32D的栅极与扫描线G32和G33相连接,另外一列薄膜晶体管32B、32C的栅极与另外两条扫描线G31和G34连接。以此类推至整个像素整列,以此类推至整个像素阵列,在与数据线连接的任意相邻两列四个薄膜晶体管分别与依次排列的四条扫描线连接,其中一列薄膜晶体管的栅极分别与该四条扫描线中位于中间的两条扫描线相连接,另外一列的薄膜晶体管的栅极与另外两条扫描线连接。图5显示了由6个第二子像素阵列3组成的4行6列的结构,该结构中,共有三条数据线S31、S32和S33,八条扫描线G31、G32、G33、G34、G35、G36、G37和G38以及若干位于扫描线和数据线相交处的像素电极和薄膜晶体管。在所示的4行6列的像素阵列中,与中间的两条扫描线连接的薄膜晶体管位于该结构的为第一列、第三列和第五列,与另外两条扫描线连接的薄膜晶体管位于该结构的第二列、第四列和第六列,以此类推至整个像素阵列,中间的两条扫描线连接的薄膜晶体管位于整个像素阵列的奇数列,与另外两条扫描线连接的薄膜晶体管位于整个像素阵列的偶数列。
请继续参阅图5,由于该实施例中,扫描线和数据线的工作过程相同,因此,在此不再赘述。下面仅对受影响的像素电极为例进行描述,在该实施例中,第一行的第三列的像素电极31A影响第一行第二列的像素电极31B而使得像素电极31B的灰阶发生变化,第二行第二列的像素电极31C影响第二行第三列的像素电极31D而使得像素电极31D的灰阶发生变化,在该实施例中,灰阶发生变化的像素31B和32D不在同一列上,以此类推至整个液晶显示装置的像素阵列,发生灰阶变化的像素电极就不在同一列,从而,避免了灰阶变换的像素电极集中在一列而引起的竖条现象,而且,不用增大两相邻列像素之间的距离,保证了开口率。
图4和图5所示的像素阵列中,各个子像素阵列的结构相同,当然,像素阵列中的各个子像素阵列的结构也可以不相同,下面以图6至图10为例,对子像素阵列结构不同的像素阵列的结构说明如下:
请参阅图6,图6是本发明的第三实施例,在该实施例中,相邻四个子像素阵列中排成田字形,在该四个像素阵列中,有三个子像素阵列的结构相同,具体的,包括三个第二子像素阵列3和一个第一子像素阵列2,所述第一子像素阵列2位于田字形的右下角,在该实施例中,都是在扫描线G41、G42、G43、G44、G45、G46、G47和G48依次获得相应的扫描信号后打开与像素电极连接的的薄膜晶体管,然后相应的数据信号通过数据线S41和S42输入,在此不再赘述信号的输入。在图6中,第一行第二列和第三列的像素电极的薄膜晶体管被扫描线G41同时打开、第二行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G44打开,因此,寄生电容不会影响像素电极的灰阶,当第三行第二列的像素电极41B的薄膜晶体管在获取G45的扫描信号被打开而进入电压保持状态的时候,扫描线G46向第三行第三列的像素电极41A充电的时候,该像素电极41A会影响第三行第二列的像素电极41B使得像素电极41B的灰阶发生变化,同样的道理,在第四行第三列的像素电极41D的薄膜晶体管获取扫描线G47的信号而进入电压保持状态的时,第四行第二列的像素电极41C会影响第四行第三列的像素电极41D的电压而使得像素电极41D的灰阶发生变化,在该实施例中,发生灰阶变化的像素电极41B和41D不在同一列,以此道理类推至整个像素阵列,发生灰阶变化的像素电极不在同一列上,因此,该实施例的像素电极阵列同样不会出现灰阶不均引起竖条的现象。
请参阅图7,图7是本发明的第四实施例,在该实施例中,相邻四个子像素阵列排列成田字形,在该四个子像素阵列中,有两个子像素阵列的结构相同,具体的,包括二个第二子像素阵列3和二个第一子像素阵列2,二个第二子像素阵列3排成一列,二个第一子像素阵列2排成一列,在该实施例中,当对扫描线逐行进行扫描时,第一行第二列和第三列同时被扫描线G51打开、第二行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G54打开,第三行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G55打开,第四行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G58打开,因此,寄生电容不会影响像素电极的灰阶,因此,该实施例的像素电极阵列同样不会出现灰阶不均引起竖条的现象。
请参阅图8,图8是本发明的第五实施例,在该实施例中,相邻四个子像素阵列排成田字形中,在该四个子像素阵列中,处于交叉位置的两个子像素阵列的结构相同,具体的,包括二个第二子像素阵列3和二个第一子像素阵列2,两个子像素阵列2位于对角线上、两个子像素阵列3位于对角线上,在该实施例中,当对扫描线逐行进行扫描时,第一行第二列和第三列同时被扫描线G62打开、第二行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G63打开,第三行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G65打开,第四行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G68打开,因此,寄生电容不会影响像素电极的灰阶,因此,该实施例的像素阵列同样不会出现灰阶不均引起竖条的现象。
请参阅图9,图9是本发明的第六实施例,在该实施例中,相邻四个子像素阵列排成田字形,在该四个子像素阵列中,有三个子像素阵列的结构相同,具体的,包括三个第一子像素阵列2和一个第二子像素阵列3,第二子像素阵列3位于田字形的左下角,在该实施例中,当对扫描线逐行进行扫描时,第一行第二列和第三列被扫描线G71同时打开、第二行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G74打开,因此,寄生电容不会影响像素电极的灰阶,当第三行第二列的像素电极71B的薄膜晶体管在获取G76的扫描信号被打开而进入电压保持状态的时候,扫描线G76向第三行第二列的像素电极71B充电的时候,该像素电极71B会影响第三行第三列的像素电极71A使得像素电极71A的灰阶发生变化,同样的道理,在第四行第二列的像素电极71C的薄膜晶体管获取扫描线G77的信号而进入电压保持状态的时,第四行第三列的像素电极71D会影响第四行第二列的像素电极71C的电压而使得像素电极71C的灰阶发生变化,在该实施例中,发生灰阶变化的像素电极71A和71C不在同一列,以此道理类推至整个像素阵列,发生灰阶变化的像素电极不在同一列上,因此,该实施例的像素阵列同样不会出现灰阶不均引起竖条的现象。
请参阅图10,图10是本发明的第七实施例,在该实施例中,相邻四个子像素阵列排列成田字形,在该四个子像素阵列中,有三个子像素阵列的结构相同,具体的,包括三个第一子像素阵列2和一个第二子像素阵列3,所述第二子像素阵列3位于田字形的右下角,在该实施例中,当对扫描线逐行进行扫描时,第一行第二列和第三列被扫描线G82同时打开、第二行第二列和第三列的像素电极的薄膜晶体管同时被扫描线G83打开,因此,寄生电容不会影响像素电极的灰阶,当第三行第三列的像素电极81A的薄膜晶体管在获取扫描线G85的扫描信号被打开使得像素电极81A进入电压保持状态的时候,扫描线G86向第三行第二列的像素电极81B充电的时候,该像素电极81B会影响第三行第三列的像素电极81A使得像素电极81A的灰阶发生变化,同样的道理,在第四行第二列的像素电极81C的薄膜晶体管获取扫描线G87的信号而进入电压保持状态的时,第四行第三列的像素电极81D会影响第四行第二列的像素电极81C的电压而使得像素电极81C的灰阶发生变化,在该实施例中,发生灰阶变化的像素电极81A和81C不在同一列,以此道理类推至整个像素阵列,发生灰阶变化的像素电极不在同一列上,因此,该实施例的像素阵列同样不会出现灰阶不均引起竖条的现象。
上述第三实施例至第七实施例均对相邻四个排列成田字形的子像素阵列中,各个子像素阵列的结构不完全相同的情况,但是,可以预见的是,当四个子像素阵列排列成一行或者一列时,所述液晶显示装置同样不会出现灰阶不均引起竖条的现象,
请参阅图11,图11是本发明的第八实施例,在该实施例中,相邻四个子像素阵列排成一行,在该实施例中,包括三个第二子像素阵列3和一个第一子像素阵列2,所述三个第二子像素阵列3相邻,在该实施例中,所述四个像素阵列排成二行八列的结构,在该结构中,第一行第二列的像素电极91B1和第三列的像素电极91A被扫描线G92同时充电,因此,不会出现灰阶不均的现象,同样,第二行第二列的像素电极91C1和第三列的像素电极91D被扫描线G93同时充电,也不会出现灰阶不均的现象;第一行第四列的像素电极91B被第一行第五列的像素电极91A影响而灰阶发生变化,第二行第五列的像素电极91D被第二行第四列的像素电极91C影响而灰阶发生变化,从而,发生灰阶变化的像素电极91D和91B不在同一列上,从而,可以避免灰阶不均的现象,同样的道理,发生灰阶变化的第一行第六列的91B和第二行第七列的91D不在同一列,因此,相邻四个子像素阵列排成一行的情况中,也不会出现竖条现象。以此类推,所述三个第二子像素阵列3和第一子像素阵列2按照其他方式排成一排,也能避免出现竖条的现象。
本发明虽然以较佳实施例公开如上,但其并不是用来限定权利要求,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。