CN102111162B

CN102111162B - Turbo 分量译码方法、分量译码器、支路计算器及Turbo 译码器

Info

Publication number: CN102111162B
Application number: CN200910251012.0A
Authority: CN
Inventors: 朱志辉
Original assignee: Chongqing Cyit Communication Technologies Co Ltd
Current assignee: Keen (Chongqing) Microelectronics Technology Co., Ltd.
Priority date: 2009-12-28
Filing date: 2009-12-28
Publication date: 2015-02-04
Anticipated expiration: 2029-12-28
Also published as: CN102111162A

Abstract

本发明提供了一种Turbo分量译码方法、分量译码器、支路计算器及Turbo译码器，所述方法计算前向分支度量Alpha，并交织缓存在Alpha缓存器中；计算后向分支度量Beta，同时解交织读取Alpha，计算对数似然比LLR，将计算出来的LLR原位存储于Alpha缓存器中，在输出时顺序输出；本发明使得能够将计算出来的LLR原位存储于Alpha缓存器中，从而节省了现有技术分量译码时的LLR缓存器，进一步为具有多个并行支路的Turbo译码器每个支路节省LLR缓存器，可极大节省整个Turbo译码器的硬件开销；本发明进一步提供了一种Turbo译码分量译码器、支路计算器和Turbo译码器。

Description

Turbo 分量译码方法、分量译码器、支路计算器及Turbo 译码器

技术领域

本发明涉及一种用于移动通信***中turbo码的译码方法，特别涉及到第三代移动通信长期演进***(简称3G LTE)中Turbo码的并行译码方法。

背景技术

Turbo码是近年来通信***纠错编码领域的重大突破，他以其接近shannon限的优越性能博得众多学者的青睐。Turbo码的最大特点在于它通过在编译码器中交织器和解交织器的使用，有效地实现了随机性编译码的思想，通过短码的有效结合实现长码，达到了接近shannon理论极限的性能。在第三代移动通信***中，Turbo码在各种标准中被普遍作为高速数据业务的信道编码方式，在3GLTE(长期演进)***中依然采用Turbo码作为数据业务的信道编码。Turbo编码器采用3GPP的编码方案，由约束长度为4，码率为1/2的RSC编码器通过一个交织器并行级联而成(如图1)，为提高性能对2个译码器分别附加3个尾比特使译码器的最终状态为全0，在turbo编码器中交织器的作用是将信息序列中的比特顺序重置。Turbo译码器由两个SISO(soft in soft out，软输入软输出)分量译码器、硬判决器、交织器和解交织器构成(如图2)。译码过程分别为两个分量译码器之间相互迭代的译码过程，最后通过硬判决得到译码输出。译码器采用反馈迭代结构，每级译码模块除了交织器，解交织器外主要包括两个级联的分量译码器；一个分量译码器的输出的外信息经过处理成为先验信息输入另一个分量译码器，形成迭代译码，在迭代一定次数后硬判决输出。Turbo码译码是一个复杂的过程，因为除了算法本身复杂外，还有两个主要的原因，一个是递推计算过程中前向、后向度量不断增大给信号处理器带来的麻烦，即经常说的溢出；另一个是大存储量要求。

由于LTE***的传输速率比较高，那么对于接收机就需要一个高速的Turbo译码器。高速Turbo译码器通常采用并行Turbo译码方式，即将SISO分量译码器设计成多个并行的译码单元，即将长度为K的码块分成M个子块并行译码，分量译码器的并行结构如图3所示，将存储器分成M个子存储器，在并行译码过程中，M个译码器输出的M个结果同时进行交织或解交织后分别存入M个子存储器中。中国发明专利申请200910190922.2提供了一种并行Turbo码内交织方法，在同一时刻i先计算M个译码数据的地址偏移量∏′(i)，再计算地址索引q_∏(i+tW)，实现同一时刻对M个译码结果交织寻址的处理。其具体算法为：在i＝0时刻，初始化，获得∏′(0)和q_∏(0)，并从t＝1到M-1递推计算q_∏(tW)；从i＝1到i＝W-1时刻，递推计算∏′(i)和q_∏(i+tW)，t＝1，…，M-1；利用计算出来的第0个子存储器的索引q_∏(i)来进行递推计算得到第t个子存储器的索引q_∏(i+tW)，t＝1，…，M-1，根据q_∏(i+tW)和∏′(i)就可以实现M路数据同时进行并行交织或解交织。基于并行Turbo码内交织方法的并行Turbo译码器结构如图3所示，每个并行分支包括两个SISO分量译码器，每个SISO分量译码器具体如图4所示，在计算出前向分支度量Alpha后顺序存储在中间存储器(Alpha缓存器)中，在计算后向分支度量Beta的同时顺序读出Alpha，然后计算出每一个译码比特的LLR(对数似然比)，并存入LLR缓存器中。本方法每个并行分支内部的一个SISO计算的LLR在经过交织/解交织后作为另一个SISO的先验信息，每个并行支路都需要一个Alpha缓存器和一个LLR缓存器，硬件开销较大。

发明内容

本发明所解决的问题是提供一种节省硬件开销的Turbo译码分量译码方法、装置及Turbo译码器，在不损失性能和时间的情况下，实现高速turbo码并行译码的同时，节省硬件开销。

为解决以上问题，本发明提出一种Turbo译码分量译码方法：计算前向分支度量Alpha，并交织存储于Alpha缓存器中；计算后向分支度量Beta，同时解交织读取Alpha，计算对数似然比LLR，将计算出来的LLR原位存储于Alpha缓存器中，在输出时顺序输出；所述LLR原位储存为将LLR存储于读取Alpha的地址中。

为解决以上问题，本发明还提出一种Turbo译码分量译码器，包括一个Alpha/Beta计算模块、一个Alpha缓存器、一个交织/解决交织处理模块和一个LLR计算模块；所述Alpha/Beta计算模块计算Alpha值和Beta值，Alpha值经过交织/解决交织处理模块交织处理后存储于Alpha缓存器中；Beta值与从Alpha缓存器读出并经交织/解决交织处理模块解交织处理的Alpha值一并发送给LLR计算模块计算LLR值，该LLR原位存储于Alpha缓存器中，在输出时顺序输出。

为解决以上问题，本发明还提出一种Turbo译码器支路计算器，包括二个分量译码器SISO1和SISO2、输入输出控制模块、交织/解交织模块，以及迭代终止判断模块；

所述输入输出控制模块，完成输入数据的分块存储以及SISO分量译码器对数据的并行读取和译码结果数据的存储。

所述二个分量译码器SISO1和SISO2，完成对turbo译码各条支路的前向分支度量、后向分支度量，状态转移分支度量、以及每一个译码比特的对数似然比的计算，同时完成其相关变量的存储。

所述交织/解交织模块，完成交织矩阵的生成和存储，以及对输入该模块的数据做交织或解交织处理的控制；

所述迭代终止判断模块，进一步包括硬判决单元、条件判断单元和中断信号产生单元；若条件判断单元判断达到迭代终止条件，则由硬判决单元进行硬判决，进而由中断信号产生单元产生迭代中断信号，译码完成，否则不产生此信号，继续迭代译码；

本发明还提出一种Turbo译码器，包括输入控制模块、输出控制模块、SISO并行模块；所述输入控制模块包括M路并行存储器；所述输出控制模块包括一路存储器，所述SISO并行模块包括M路支路计算器，各个支路计算器接收输入控制模块的一路并行存储器的数据，并将其计算数据发送给输出控制模块的存储器。

与现有技术相比，本发明在计算前向分支度量Alpha后随即交织缓存在Alpha缓存器中，在计算后向分支度量Beta同时解交织读取Alpha，而不是在计算完成LLR后再做交织运算，这使得能够将计算出来的LLR原位存储于Alpha缓存器中，从而节省了现有技术分量译码时的LLR缓存器，进一步为具有多个并行支路的Turbo译码器每个支路节省LLR缓存器，可极大节省整个Turbo译码器的硬件开销。

附图说明

图1是Turbo码编码结构图

图2是现有技术Turbo编码器结构图

图3是现有技术并行Turbo译码译码器结构图

图4是现有技术并行Turbo译码分量译码器结构图

图5是本发明Turbo译码方法流程图

图6是本发明Turbo译码分量方法流程图

图7是本发明Turbo译码分量译码器结构图

图8是本发明Turbo译码去路计算器结构图

图9是本发明Turbo译码器结构图

图10是本发明Turbo译码器信息控制框图

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚，以下结合附图及实施例，对本发明Turbo分量译码方法、分量译码器、支路计算器及Turbo译码器作进一步详细说明，公知实现方式不再详述，以避免与本发明的内容存在不必要的混淆。

以以下LTE Turbo信道译码为例，完成的是码率为1/3基于SW-LOG-MAP(滑动窗对数域最大后验概率)迭代译码，其Turbo码的生成多项式为(11，13)，且在1ms的时间内最大能完成9块长度为K的turbo的译码，K有多种取值方式，如表1所示。

No	K	f₁	f₂	No	K	f₁	f₂	No	K	f₁	f₂	No	K	f₁	f₂
																1	40	3	10	48	416	25	52	95	1120	67	140	142	3200	111	240
2	48	7	12	49	424	51	106	96	1152	35	72	143	3264	443	204
																3	56	19	42	50	432	47	72	97	1184	19	74	144	3328	51	104
4	64	7	16	51	440	91	110	98	1216	39	76	145	3392	51	212
																5	72	7	18	52	448	29	168	99	1248	19	78	146	3456	451	192
6	80	11	20	53	456	29	114	100	1280	199	240	147	3520	257	220
																7	88	5	22	54	464	247	58	101	1312	21	82	148	3584	57	336
8	96	11	24	55	472	29	118	102	1344	211	252	149	3648	313	228
																9	104	7	26	56	480	89	180	103	1376	21	86	150	3712	271	232
10	112	41	84	57	488	91	122	104	1408	43	88	151	3776	179	236
																11	120	103	90	58	496	157	62	105	1440	149	60	152	3840	331	120
12	128	15	32	59	504	55	84	106	1472	45	92	153	3904	363	244
																13	136	9	34	60	512	31	64	107	1504	49	846	154	3968	375	248
14	144	17	108	61	528	17	66	108	1536	71	48	155	4032	127	168
																15	152	9	38	62	544	35	68	109	1568	13	28	156	4096	31	64
16	160	21	120	63	560	227	420	110	1600	17	80	157	4160	33	130
																17	168	101	84	64	576	65	96	111	1632	25	102	158	4224	43	264
18	176	21	44	65	592	19	74	112	1664	183	104	159	4288	33	134
																19	184	57	46	66	608	37	76	113	1696	55	954	160	4352	477	408
20	192	23	48	67	624	41	234	114	1728	127	96	161	4416	35	138
																21	200	13	50	68	640	39	80	115	1760	27	110	162	4480	233	280
22	208	27	52	69	656	185	82	116	1792	29	112	163	4544	357	142
																23	216	11	36	70	672	43	252	117	1824	29	114	164	4608	337	480
24	224	27	56	71	688	21	86	118	1856	57	116	165	4672	37	146
																25	232	85	58	72	704	155	44	119	1888	45	354	166	4736	71	444
26	240	29	60	73	720	79	120	120	1920	31	120	167	4800	71	120
																27	248	33	62	74	736	139	92	121	1952	59	610	168	4864	37	152
28	256	15	32	75	752	23	94	122	1984	185	124	169	4928	39	462
																29	264	17	198	76	768	217	48	123	2016	113	420	170	4992	127	234
30	272	33	68	77	784	25	98	124	2048	31	64	171	5056	39	158
																31	280	103	210	78	800	17	80	125	2112	17	66	172	5120	39	80
32	288	19	36	79	816	127	102	126	2176	171	136	173	5184	31	96
																33	296	19	74	80	832	25	52	127	2240	209	420	174	5248	113	902
34	304	37	76	81	848	239	106	128	2304	253	216	175	5312	41	166
																35	312	19	78	82	864	17	48	129	2368	367	444	176	5376	251	336
36	320	21	120	83	880	137	110	130	2432	265	456	177	5440	43	170
																37	328	21	82	84	896	215	112	131	2496	181	468	178	5504	21	86
38	336	115	84	85	912	29	114	132	2560	39	80	179	5568	43	174
																39	344	193	86	86	928	15	58	133	2624	27	164	180	5632	45	176
40	352	21	44	87	944	147	118	134	2688	127	504	181	5696	45	178
																41	360	133	90	88	960	29	60	135	2752	143	172	182	5760	161	120
42	368	81	46	89	976	59	122	136	2816	43	88	183	5824	89	182

43	376	45	94	90	992	65	124	137	2880	29	300	184	5888	323	184
																44	384	23	48	91	1008	55	84	138	2944	45	92	185	5952	47	186
45	392	243	98	92	1024	31	64	139	3008	157	188	186	6016	23	94
																46	400	151	40	93	1056	17	66	140	3072	47	96	187	6080	47	190
47	408	155	102	94	1088	171	204	141	3136	13	28	188	6144	263	480

以LTE的Turbo译码器最大的并行度M＝8为例，实现流程如图5所示，步骤如下：

步骤A：初始化，分块存储输入数据，根据码块长度K将码块平均分割成M个子块，让K＝M*W，每个子块的长度为W。

所述根据码块长度K将码块平均分割成M个子块的方式为：

M = \{\begin{matrix} 1 & ifK < = 512 \\ 2 & if 512 < K < = 1024 \\ 4 & if 1024 < K < = 2048 \\ 8 & ifK > 2048 \end{matrix}

作为另一实施例，当Turbo译码器最大的并行度为4时，所述分割方法方式为：

M = \{\begin{matrix} 1 & ifK < = 1024 \\ 2 & if 1024 < K < = 2048 \\ 4 & ifK > 2048 \end{matrix}

如果我们固定将所有的K值都均分为M块，那么M的取值是要满足被所有的K值整除，但是这样当K比较小时也均分为M块(M＞1)对性能有影响，所以我们采用对K值进行分段，在每个分段范围内选择合适的M值的方法，使得并行处理提高速度的同时，保证译码性能。

Turbo译码输入数据是8bit量化的软输入，输入数据存储的存储器总的开销为：(K*3+12)*8/32，均分为M个子块即为并行之路存储器的开销。

步骤B：开始译码。具体步骤如下：

B1：交织与解交织模块生成交织矩阵，并存储。

根据外部送入配置数据、译码长度等信息，解交织生成模块计算QPP(简称二次置换多项式)递推，保存QPP块内交织的表和块间选择表在存储模块中，以后计算直接查表。根据LTE***需求，要能够生成Turbo编码所需的解交织矩阵，交织深度也是从40到6144。并行交织计算方法具体步骤为：

在同一时刻i先计算M个译码数据的地址偏移量∏′(i)，再计算地址索引q_∏(i+tW)，实现同一时刻对M个译码结果交织寻址的处理。根据公式计算出以下初始值，计算公式为：∏′(0)＝0，a＝f₁modM，b＝(f₁+2f₂)modM，g′(0)＝(f₁+f₂)modW，r_2f＝(2f₂)modW，q_∏(0)＝0，其中f₁、f₂是与长度K值相关，并在协议中给出对应关系的参数。

B2：SISO分量译码器模块中，两个SISO分量译码器之间相互迭代译码。如图5、图6、图9所示，具体步骤为：

B21：编码校验信息y_1k ^p输入一SISO分量译码器(标记为：SISO1)，该SISO分量译码器根据公式前向计算前向分支度量Alpha，即α_t(s_k)，0≤k≤NL，并根据QPP交织地址，将Alpha交织处理后存入其Alpha缓存器中；

其中，NL值为Turbo编码器状态数，t表示当前时刻；

B22：该SISO分量译码器根据公式反向计算后向分支度量Beta，即β_t(s_k)，0≤k≤NL的时候，同时解交织方式读取Alpha；

B23：该SISO分量译码器根据公式计算LLR(对数似然比)，即A_t，将计算出来的LLR原位存储在Alpha缓存中；所述LLR原位储存为将LLR存储于读取Alpha的地址中；

优选地，对计算的Alpha作归一化处理(后面的值与第一个值相减)，即α_t(s_p)-α_t(s₀)，1≤p≤NL，只将归一化后的NL-1个值存储于Alpha缓存器中；

B24：顺序输出LLR，即该SISO分量译码器一的输出外信息l_1k，其与编码***信息比特y_k ^s之和作为另一分量译码器(标记为：SISO2)先验信息输入，其他以此类推。

B25：编码校验信息y_2k ^p输入改进SISO2，改进SISO2根据以上步骤B21-B23。

B26：从改进SISO2的软判决输出的外信息l_2k经第一去交织器更新的先验信息比特l′_2k反馈到先前的SISO译码器(SISO1)，完成一次迭代。

步骤C：迭代终止判断。

采用最大最大迭代次数作迭代终止判断，当达到最大迭代次数时，进行硬判决，译码完成；否则，继续迭代译码；

优选地，采用CRC校验作迭代终止判断，根据SISO2的软判决输出的外信息l_2k与SISO2的先验信息l′_1k之和计算出临时硬判决值，判断CRC校验结果是否正确，正确则产生迭代中断信号，译码完成，否则不产生此信号，继续迭代译码。

本发明还提出一种Turbo译码分量译码器，如图7所示，包括一个Alpha/Beta计算模块、一个Alpha缓存器、一个交织/解决交织处理模块和一个LLR计算模块；所述Alpha/Beta计算模块计算Alpha值和Beta值，Alpha值经过交织/解决交织处理模块交织处理后存储于Alpha缓存器中；Beta值与从Alpha缓存器读出并经交织/解决交织处理模块解交织处理的Alpha值一并发送给LLR计算模块计算LLR值，该LLR原位存储于Alpha缓存器中，在输出时顺序输出。

其中，图7中的交织/解决交织处理模块实为一个模块，为避免数据流转的混淆，故画成了两个模块。

本发明还提出一种Turbo译码器支路计算器，如图8所示，包括二个分量译码器SISO1和SISO2(在图8中表示为改进SISO1和2)、输入输出控制模块、交织/解交织模块，以及迭代终止判断模块；

所述输入输出控制模块，完成输入数据的分块存储以及SISO分量译码器对数据的并行读取和译码结果数据的存储；

所述二个分量译码器SISO1和SISO2，完成对Turbo译码各条支路的前向分支度量、后向分支度量，状态转移分支度量、以及每一个译码比特的对数似然比的计算，同时完成其相关变量的存储；

可选地，作为另一种实施方式，迭代终止判断模块，包括以下单元：硬判决、缓存模块、比特收集和CRC检验，根据l_2k与l′1_k之和计算出临时硬判决值，缓存后比特收集，然后判断CRC校验结果是否正确，正确则产生迭代中断信号，译码完成，否则不产生此信号，继续迭代译码。

本发明还提出一种Turbo译码器，如图9所示，包括输入控制模块、输出控制模块、SISO并行模块；所述输入控制模块包括M路并行存储器；所述输出控制模块包括一路存储器，所述SISO并行模块包括M路支路计算器，各个支路计算器接收输入控制模块的一路并行存储器的数据，并将其计算数据发送给输出控制模块的存储器。

本发明所举实施例对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种Turbo译码分量译码方法，其特征在于，计算前向分支度量Alpha，并交织存储于Alpha缓存器中；计算后向分支度量Beta，同时解交织读取Alpha，计算对数似然比LLR，将计算出来的LLR原位存储于Alpha缓存器中，在输出时顺序输出；所述LLR原位储存为将LLR存储于读取Alpha的地址中。

2.如权利要求1所述分量译码方法，其特征在于，对计算的Alpha作归一化处理，只存储归一化后的值。

3.一种实现权利要求1或2所述方法的分量译码器，其特征在于，包括一个Alpha/Beta计算模块、一个Alpha缓存器、一个交织/解决交织处理模块和一个LLR计算模块；所述Alpha/Beta计算模块计算Alpha值和Beta值，Alpha值经过交织/解决交织处理模块交织处理后存储于Alpha缓存器中；Beta值与从Alpha缓存器读出并经交织/解决交织处理模块解交织处理的Alpha值一并发送给LLR计算模块计算对数似然比LLR，该LLR原位存储于Alpha缓存器中，在输出时顺序输出。

4.一种包括权利要求3所述分量译码器的支路计算器，其特征在于，包括二个分量译码器SISO1和SISO2、输入输出控制模块、交织/解交织模块，以及迭代终止判断模块；

所述输入输出控制模块，完成输入数据的分块存储以及分量译码器对数据的并行读取和译码结果数据的存储；

所述迭代终止判断模块，进一步包括硬判决单元、条件判断单元和中断信号产生单元；若条件判断单元判断达到迭代终止条件，则由硬判决单元进行硬判决，进而由中断信号产生单元产生迭代中断信号，译码完成，否则不产生此信号，继续迭代译码。

5.如权利要求4所述支路计算器，其特征在于，所述迭代终止判断模块，包括以下单元：硬判决、缓存模块、比特收集和CRC检验，根据l_2k与l′_1k之和计算出临时硬判决值，缓存后比特收集，然后判断CRC校验结果是否正确，正确则产生迭代中断信号，译码完成，否则不产生此信号，继续迭代译码。

6.一种包括权利要求4或5所述支路计算器的Turbo译码器，其特征在于，包括输入控制模块、输出控制模块、SISO并行模块；所述输入控制模块包括M路并行存储器；所述输出控制模块包括一路存储器，所述SISO并行模块包括M路支路计算器，各个支路计算器接收输入控制模块的一路并行存储器的数据，并将其计算数据发送给输出控制模块的存储器。