CN102098040B - 一种用于桥式驱动电路的单端高压电平转换电路 - Google Patents

Abstract

本发明公开了一种用于桥式驱动电路的单端高压电平转换电路，包括第一脉冲发生器、DMOS管、采样电阻和高压解码电路，第一脉冲发生器的信号输出端与DMOS管的栅极相连接，DMOS管的漏极分别与采样电阻的第二端和高压解码电路的信号输入端相连接，采样电阻的第一端和高压解码电路的电源端均与高压电平的电源端相连接，高压解码电路的地端与高压电平的地端相连接，高压解码电路的信号输出端为高压驱动输出信号端；优点在于在进行低压到高压的电平转换过程中只使用了一个DMOS管，能够节省较多芯片面积，大大降低芯片成本；由于其使用脉冲宽度最短的信号对DMOS管的栅极进行控制，这样在开关转换过程中高压DMOS管开通的时间很短，有效降低了芯片的功耗。

Description

一种用于桥式驱动电路的单端高压电平转换电路

技术领域

 本发明涉及一种集成电路中的电平转换电路，尤其是涉及一种用于桥式驱动电路的单端高压电平转换电路。

背景技术

在集成电路中控制信号从某一工作电压电路部分传输到另一工作电压电路部分时，由于工作电压的不同，因此需要对传输的控制信号进行电平转换。尤其是在两个电路之间的工作电压相差很大时，传输的控制信号的电平转换功能非常重要。

图1给出了采用常规方法将低压电平转换到高压电平的一个典型电路，其包括脉冲发生器PG1、第一DMOS管DM1、第二DMOS管DM2、第一电阻R1、第二电阻R2和RS触发器RS1，脉冲发生器PG1具有第一输出端和第二输出端（两输出端输出的信号是两个相位上存在相位差但波形相同的信号），脉冲发生器PG1的第一输出端与第一DMOS管DM1的栅极相连接，脉冲发生器PG1的第一输出端输出的信号作为电平转换电路的复位信号，脉冲发生器PG1的第二输出端与第二DOMS管DM2的栅极相连接，脉冲发生器PG1的第二输出端输出的信号作为电平转换电路的置位信号，第一DMOS管DM1的漏极通过第一电阻R1与600V高压电平的电源端（600V）VB相连接，第二DMOS管DM2的漏极通过第二电阻R2与600V高压电平的电源端VB相连接，第一DMOS管DM1和第二DOMS管DM2的源极均接地GND，第一DMOS管DM1的漏极和第二DMOS管DM2漏极分别与RS触发器RS1的复位端和置位端相连接，RS触发器RS1的输出端为高压驱动输出信号端，其中，第一DMOS管DM1和第二DMOS管DM2均为耐高压600V的DMOS管。图1所示的常规电平转换电路工作时，脉冲发生器PG1的第一输出端输出的信号控制第一DMOS管DM1的栅极，脉冲发生器PG1的第二输出端输出的信号控制第二DMOS管DM2的栅极，使得第一DMOS管DM1和第二DMOS管DM2处于开或者关的状态，这样通过第一电阻R1和第二电阻R2的电流就能转换为电压信号，实现传输的控制信号从低压（15V～16V，脉冲发生器的工作电压通常在15V～16V）到高压（600V）的电平转换。由于用于电平转换的DMOS管在版图中通常会占用很大的面积，因此这种常规电平转换电路，其使用的两个DMOS管在芯片内版图占用面积更大，导致芯片成本很高。

中国公开的发明专利“一种高压电平转换电路”（申请号：200510024165.3，公开号：CN1829089A，公开日：2006年09月06日），其公开了一种用于半桥驱动电路的单端高压电平转换电路，它可以减少芯片版图面积，进而可以降低芯片成本，减少芯片功耗，这种高压电平转换电路，如图2所示，它至少包括：一个高压DMOS管DM1，作为开关，在高压DMOS管DM1的栅极输入低压控制信号CS，在高压 DMOS管DM1的漏极连接有一个高压解码电路14，用于对高压DMOS管DM1的漏极输出的信号进行解码，通过控制DMOS 管DM1来实现低压信号至高压信号的转换，再通过高压解码电路14对转换后的信号进行解码，从而得到高压驱动输出信号DH，所述的高压解码电路主要是利用两个触发器的上升沿触发来实现电路的功能。这种高压电平转换电路与图1所示的常规电平转换电路相比，其只需要一个耐高压的DMOS管，因此有效缩小了版图面积，进而减低了芯片成本，减小了芯片功耗。这种高压电平转换电路在实现过程中具有一个明显特征，就是低压控制信号CS是由两个不同占空比的脉冲信号组成，即相当于输入给DMOS管DM1两个信号且该两个信号具有不同的脉冲宽度，进而通过检测脉冲宽度的形式来检验高压驱动输出信号DH的状态，也就实现了低压到高压的电平转移，但由于VB一般都是高压，当VB为高压的时候，即使一个很短的时间也会造成很大的电流和功耗，因此低压控制信号CS中脉冲宽度较大的信号控制DMOS管DM1的时候开通时间较长，使得芯片功耗加大，更容易发热，从而导致芯片对应用环境的要求更为苛刻。

发明内容

本发明所要解决的技术问题是提供一种能够有效减少芯片版图面积，降低芯片成本，且能够大大降低芯片功耗的用于桥式驱动电路的单端高压电平转换电路。

本发明解决上述技术问题所采用的技术方案为：一种用于桥式驱动电路的单端高压电平转换电路，其特征在于包括用于产生由两组不同脉冲个数的脉冲信号组成的低压控制脉冲信号的第一脉冲发生器、耐高压的DMOS管、采样电阻和高压解码电路，所述的第一脉冲发生器的信号输出端与所述的DMOS管的栅极相连接，所述的DMOS管的源极和衬底均接地，所述的DMOS管的漏极分别与所述的采样电阻的第二端和所述的高压解码电路的信号输入端相连接，所述的采样电阻的第一端和所述的高压解码电路的电源端均与高压电平的电源端相连接，所述的高压解码电路的地端与高压电平的地端相连接，所述的高压解码电路的信号输出端为高压驱动输出信号端；所述的第一脉冲发生器的信号输出端输出的低压控制脉冲信号控制所述的DMOS管导通或断开，所述的采样电阻转换所述的DMOS管的开关信号为电压信号实现低压到高压的电平转换，所述的高压解码电路解码所述的采样电阻转换后的电压信号。

所述的高压解码电路的信号输出端连接有PMOS管和NMOS管，所述的高压解码电路的信号输出端分别与所述的PMOS管的栅极和所述的NMOS管的栅极相连接，所述的PMOS管的源极和衬底均与高压电平的电源端相连接，所述的NMOS管的源极和衬底均与高压电平的地端相连接，所述的PMOS管的漏极与所述的NMOS管的漏极相连接，其公共连接端为高压驱动输出信号端。

所述的低压控制脉冲信号中其中一组脉冲信号包含一个脉冲，所述的低压控制脉冲信号中另一组脉冲信号包含两个脉冲，该两个所述的脉冲的时间间隔为使用该单端高压电平转换电路的半桥驱动电路的一个死区时间。

所述的高压解码电路主要产生一个延时时间段的长度大于使用该单端高压电平转换电路的半桥驱动电路的死区时间的脉冲，所述的高压解码电路在其产生的脉冲的延时时间段内检测所述的第一脉冲发生器产生的低压控制脉冲信号的脉冲个数。

所述的高压解码电路主要由第一反相器、第二脉冲发生器、第二反相器、第一二与门、第二二与门和RS触发器组成，所述的第一反相器的输入端为所述的高压解码电路的信号输入端与所述的DMOS管的漏极相连接，所述的第一反相器的输出端分别与所述的第二脉冲发生器的信号输入端、所述的第一二与门的一个输入端和所述的第二二与门的一个输入端相连接，所述的第二脉冲发生器的信号输出端分别与所述的第二反相器的输入端和所述的第二二与门的另一个输入端相连接，所述的第二反相器的输出端与所述的第一二与门的另一个输入端相连接，所述的第一二与门的输出端与所述的RS触发器的置位端相连接，所述的第二二与门的输出端与所述的RS触发器的复位端相连接，所述的RS触发器的信号输出端为所述的高压解码电路的信号输出端。

    与现有技术相比，本发明的优点在于在进行低压到高压的电平转换过程中只使用了一个DMOS管，由于具有耐高压能力的DMOS管在芯片中所占用的面积相对较大，相比使用两个DMOS管实现电平转换的常规电平转换电路，能够节省较多芯片面积，因此能够大大降低芯片成本；与现有的也仅使用一个DMOS管实现电平转换的高压电平转换电路相比，由于现有的高压电平转换电路用来实现高压电平转换的DMOS管的源极与漏极之间的压差达到600伏，即使很小的电流也会造成很大的功率，开通时间越长产生的功耗越大，因此其低压控制信号是采用至少两个不同占空比的控制信号，其中至少有一个控制信号的宽度相对较宽，此信号在转换过程中会产生较大功耗，而本发明可以使用脉冲宽度最短的低压控制脉冲信号对DMOS管的栅极进行控制，这样在开关转换过程中高压DMOS管开通的时间就最短，功耗最小，有效降低了芯片的功耗。

附图说明

图1为常规电平转换电路图；

图2为现有的高压电平转换电路图；

图3为本发明的单端高压电平转换电路图；

图4为本发明的单端高压电平转换电路的一种具体电路实现示意图；

图5为应用图4所示的电路实现低压到高压电平转换的信号波形示意图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

本发明提出的一种用于桥式驱动电路的单端高压电平转换电路，如图3所示，其包括用于产生由两组不同脉冲个数的脉冲信号组成的低压控制脉冲信号的第一脉冲发生器20、用作开关的耐高压600V的DMOS管DM4、采样电阻R4和高压解码电路10，该耐高压600V的DMOS管DM4具有高压隔离和开关信号传输功能，第一脉冲发生器20的信号输出端与DMOS管DM4的栅极相连接，DMOS管DM4的源极和衬底均接地，DMOS管DM4的漏极分别与采样电阻R4的第二端和高压解码电路10的信号输入端相连接，采样电阻R4的第一端和高压解码电路10的电源端均与高压电平的电源端（600V）VB相连接，高压解码电路10的地端与高压电平的地端（585V）VS相连接，高压解码电路10的信号输出端为高压驱动输出信号端；第一脉冲发生器20的信号输出端输出的低压控制脉冲信号PS控制DMOS管DM4的栅极使DMOS管DM4导通或断开即使DMOS管DM4处于开或关的状态，当低压控制脉冲信号PS为高电平时，DMOS管DM4为开状态，当低压控制脉冲信号PS为低电平时，DMOS管DM4为关状态，采样电阻R4将DMOS管DM4的开关信号转换为电压信号，这样就实现了低压到高压的电平转换，再通过高压解码电路10对采样电阻R4转换后的电压信号进行解码，从而确定高压驱动输出信号的状态。在此，根据第一脉冲发生器20的功能可采用多种现有的方式实现第一脉冲发生器20。

实际应用过程中，还可在高压解码电路10的信号输出端到高压驱动信号输出端之间连接一些buffer（缓冲器）或者反相器以增大高压驱动输出信号HO的驱动能力，比如在此实施例中高压解码电路10的信号输出端连接了PMOS管P1和NMOS管N1，PMOS管P1和NMOS管N1组成反相器，高压解码电路10的信号输出端分别与PMOS管P1的栅极和NMOS管N1的栅极相连接，PMOS管P1的源极和衬底均与高压电平的电源端VB相连接，NMOS管N1的源极和衬底均与高压电平的地端VB相连接，PMOS管P1的漏极与NMOS管N1的漏极相连接，其公共连接端作为高压驱动输出信号端输出高压驱动输出信号HO。

在此具体实施例中，如图5所示，低压控制脉冲信号PS中其中一组脉冲信号包含一个脉冲，低压控制脉冲信号PS中另一组脉冲信号包含两个脉冲，该两个脉冲的时间间隔为使用该单端高压电平转换电路的半桥驱动电路的一个死区时间。

在此具体实施例中，高压解码电路10的主要功能是对完成电平转换后的高压电平脉冲信号进行解码，高压解码电路10会产生一个延时时间段的长度大于使用该单端高压电平转换电路的半桥驱动电路的死区时间的脉冲，其解码原理是在其产生的脉冲的延时时间段内检测第一脉冲发生器20产生的低压控制脉冲信号的脉冲个数来实现解码功能，当高压解码电路10检测到一个脉冲后，产生一个信号将高压驱动输出信号端置为一个开或关的状态，并在一个延时时间段内检测是否还有第二个脉冲到来，如果在此延时时间段内检测到第二个脉冲，此时产生一个信号将高压驱动输出信号端置为与前一个状态相反的开或关的状态，如果在此延时时间段内没有检测到第二个脉冲，则高压驱动输出信号端的开关状态保持不变。在此，所述的延时时间段的时间长度大于使用该单端高压电平转换电路的半桥驱动电路的死区时间。

在此，高压解码电路10如图4所示，其主要由第一反相器101、第二脉冲发生器102、第二反相器103、第一二与门104、第二二与门105和RS触发器106组成，第一反相器101具有滤波功能，第一反相器101的输入端为高压解码电路10的信号输入端与DMOS管DM4的漏极相连接，第一反相器101的输出端分别与第二脉冲发生器102的信号输入端、第一二与门104的一个输入端和第二二与门105的一个输入端相连接，第二脉冲发生器102的信号输出端分别与第二反相器103的输入端和第二二与门105的另一个输入端相连接，第二反相器103的输出端与第一二与门104的另一个输入端相连接，第一二与门104的输出端与RS触发器106的置位端相连接，第二二与门105的输出端与RS触发器106的复位端相连接，RS触发器106的信号输出端为高压解码电路10的信号输出端。

图5给出了应用图4所示的电路实现低压到高压电平转换的信号波形示意图。图5中信号LO表示使用该单端高压电平转换电路的半桥驱动电路的低压驱动输出信号；信号PS即为第一脉冲发生器20的信号输出端输出的用于驱动600V高压的DMOS管DM4的栅极的低压控制脉冲信号，也是本单端高压电平转换电路根据时序需要而产生的脉冲信号；信号PSA表示采样电阻R4转换后的电压信号经过具有滤波功能的第一反相器101反相后形成的与低压控制脉冲信号PS相类似的脉冲输出信号；信号PD表示第二脉冲发生器102的信号输出端产生的脉冲延时输出信号；信号HO表示PMOS管P1的漏极与NMOS管N1的漏极相连接的公共连接端作为高压驱动输出信号端输出的高压驱动输出信号。低压控制脉冲信号PS是一个和低压驱动输出信号LO输出状态相关的脉冲信号，在需要输出的高压驱动输出信号HO为低电平的时候，低压控制脉冲信号PS只包含一个脉冲；在需要输出的高压驱动输出信号HO为高电平的时候，低压控制脉冲信号PS会在低压驱动输出信号LO的下降沿时刻和延时一个半桥驱动电路的死区时间后的时刻分别产生一个脉冲，也就是在这个时间段内产生两个脉冲，这样高压驱动输出信号在第二个脉冲到来时为高电平。

在此，根据第二脉冲发生器102的功能可采用多种现有的方式实现第二脉冲发生器102，第二脉冲发生器102的功能为：当第二脉冲发生器102的信号输入端没有脉冲输出信号PSA到来时，其信号输出端输出的脉冲延时输出信号PD为低电平，即PD=0；在PD=0期间，第二脉冲发生器102的信号输入端有脉冲输出信号PSA到达时，脉冲输出信号PSA的脉冲下降沿会使第二脉冲发生器102的信号输出端产生一个高电平延时信号，此时脉冲延时输出信号PD由“0”变成“1”；在PD=1期间，再次到达第二脉冲发生器102的信号输入端的脉冲输出信号PSA不会对第二脉冲发生器102产生作用；经过一个延时时间后，第二脉冲发生器102的信号输出端输出的脉冲延时输出信号PD由“1”变成“0”，PD=1状态的延时时间大于半桥驱动电路的死区时间。以下为结合图4和图5详细介绍本发明的单端高压电平转换电路实现低压电平到高压电平转换的具体过程：

1）、当第一脉冲发生器20根据电路时序需要产生的低压控制脉冲信号PS到达600V高压的DMOS管DM4的栅极后，经过DMOS管DM4和采样电阻R4进行低压电平到高压电平转换，再经过具有滤波功能的第一反相器101反相后，输出一个和低压控制脉冲信号PS波形完全一样的脉冲输出信号PSA，脉冲输出信号PSA相对于低压控制脉冲信号PS存在极短的传输延时，可以忽略不计，低压控制脉冲信号PS的每个脉冲会转换成脉冲输出信号PSA的一个相同的脉冲；

2）、第一反相器101的输出端输出的脉冲输出信号PSA一直为低电平时，第二脉冲发生器102的信号输出端输出的脉冲延时输出信号PD也为低电平，即PD=0，此时也就得到RS触发器106（为两个或非门组成的基本RS触发器）的置位端为0，复位端为0，所以此时RS触发器106的信号输出端输出的信号Q保持原状态1，从而高压驱动输出信号HO为0；

3）、第一反相器101的输出端输出的脉冲输出信号PSA的第一个脉冲到达第二脉冲发生器102时，PD=0，第二反相器103的输出端输出的信号PDB=1，此时也就得到RS触发器106的置位端为1，复位端为0，此时RS触发器106的信号输出端输出的信号Q为1，高压驱动输出信号HO为0；

4）、第一反相器101的输出端输出的脉冲输出信号PSA的第一个脉冲翻转，即PSA=0时，触发第二脉冲发生器102产生一个脉冲延时输出信号PD，此时间段内PD=1，此时第二反相器103的输出端输出的信号PDB=0，此时也就得到RS触发器106的置位端为0，复位端为0，所以此时RS触发器106的信号输出端输出的信号Q保持前面的状态1，高压驱动输出信号HO仍然为0；

5）、在脉冲延时输出信号PD=1期间，第二脉冲发生器102的信号输入端没有新的脉冲到来，RS触发器106的输出状态保持不变，也就是RS触发器106的信号输出端输出的信号Q为1，高压驱动输出信号HO为0，一直保持到PD翻转为0，这样就回到了前面状态1（即过程1）进行循环；

6）、在脉冲延时输出信号PD=1期间，如果第二脉冲发生器102的信号输入端有新的脉冲到达，也就是PSA=1，此时脉冲延时输出信号PD=1，第二反相器103的输出端输出的信号PDB=0，此时也就得到RS触发器106的置位端为0，复位端为1，此时就有RS触发器106的信号输出端输出的信号Q为0，高压驱动输出信号HO为1；

7）、脉冲输出信号PSA翻转的时候，由于脉冲延时输出信号PD=1，此下降沿不会对第二脉冲发生器102产生作用，脉冲输出信号PSA=0时，此时脉冲延时输出信号PD=1，第二反相器103的输出端输出的信号PDB=0，此时也就得到RS触发器106的置位端为0，复位端为0，所以此时RS触发器106的信号输出端输出的信号Q保持前面的状态0，高压驱动输出信号HO仍然为1；

8）、脉冲延时输出信号PD的延时时间到达后，脉冲延时输出信号PD=0，此时脉冲输出信号PSA=0，此时也就得到RS触发器106的置位端为0，复位端为0，所以此时RS触发器106的信号输出端输出的信号Q保持原状态0，从而高压驱动输出信号HO为1，直到状态3（即过程3）的第一反相器101的输出端输出的脉冲输出信号PSA的又产生了一个新的第一个脉冲到达第二脉冲发生器102时，PD=0，第二反相器103的输出端输出的信号PDB=1，此时也就得到RS触发器106的置位端为1，复位端为0，此时RS触发器106的信号输出端输出的信号Q为1，高压驱动输出信号HO为0，这时接下来就可以进入状态4（即过程4）进行循环了。

综上所述，这样当低压控制脉冲信号PS在脉冲延时输出信号PD=1的延时时间段内只有一个脉冲时，高压驱动输出信号HO为低电平，有两个脉冲时，高压驱动输出信号HO为高电平。本发明的单端高压电平转换电路只使用了一个耐高压600V的DMOS管就完成了低压到高压的电平转换过程，相对于图1所示的使用常规方法实现低压到高压的电平转换电路需要两个DMOS管，本发明只使用了一个DMOS管，在芯片版图中节省了大量面积，大大降低了芯片成本；由于DMOS管的漏极到地之间是600V的高压，即使在此DMOS管上有很微小的电流，也会产生很大的功耗，而且此DMOS管在一个周期内的功耗和开通时间几乎成正比，图2所示的高压电平转换电路采用不同脉冲宽度的信号来实现低压到高压的电平转换，脉冲宽度较宽的那组信号会产生较大的功耗，而本发明控制DMOS管的信号全部采用脉冲实现，只在脉冲到达的瞬间导通DMOS管，所以能够最大限度的减低功耗。

Claims (2)

1.一种用于桥式驱动电路的单端高压电平转换电路，其特征在于包括用于产生由两组不同脉冲个数的脉冲信号组成的低压控制脉冲信号的第一脉冲发生器、耐高压的DMOS管、采样电阻和高压解码电路，所述的第一脉冲发生器的信号输出端与所述的DMOS管的栅极相连接，所述的DMOS管的源极和衬底均接地，所述的DMOS管的漏极分别与所述的采样电阻的第二端和所述的高压解码电路的信号输入端相连接，所述的采样电阻的第一端和所述的高压解码电路的电源端均与高压电平的电源端相连接，所述的高压解码电路的地端与高压电平的地端相连接，所述的高压解码电路的信号输出端为高压驱动输出信号端；所述的第一脉冲发生器的信号输出端输出的低压控制脉冲信号控制所述的DMOS管导通或断开，所述的采样电阻转换所述的DMOS管的开关信号为电压信号实现低压到高压的电平转换，所述的高压解码电路解码所述的采样电阻转换后的电压信号；

所述的低压控制脉冲信号中其中一组脉冲信号包含一个脉冲，所述的低压控制脉冲信号中另一组脉冲信号包含两个脉冲，该两个所述的脉冲的时间间隔为使用该单端高压电平转换电路的半桥驱动电路的一个死区时间；

所述的高压解码电路主要产生一个延时时间段的长度大于使用该单端高压电平转换电路的半桥驱动电路的死区时间的脉冲，所述的高压解码电路在其产生的脉冲的延时时间段内检测所述的第一脉冲发生器产生的低压控制脉冲信号的脉冲个数；

所述的高压解码电路主要由第一反相器、第二脉冲发生器、第二反相器、第一二与门、第二二与门和RS触发器组成，所述的第一反相器的输入端为所述的高压解码电路的信号输入端与所述的DMOS管的漏极相连接，所述的第一反相器的输出端分别与所述的第二脉冲发生器的信号输入端、所述的第一二与门的一个输入端和所述的第二二与门的一个输入端相连接，所述的第二脉冲发生器的信号输出端分别与所述的第二反相器的输入端和所述的第二二与门的另一个输入端相连接，所述的第二反相器的输出端与所述的第一二与门的另一个输入端相连接，所述的第一二与门的输出端与所述的RS触发器的置位端相连接，所述的第二二与门的输出端与所述的RS触发器的复位端相连接，所述的RS触发器的信号输出端为所述的高压解码电路的信号输出端。

2.根据权利要求1所述的一种用于桥式驱动电路的单端高压电平转换电路，其特征在于所述的高压解码电路的信号输出端连接有PMOS管和NMOS管，所述的高压解码电路的信号输出端分别与所述的PMOS管的栅极和所述的NMOS管的栅极相连接，所述的PMOS管的源极和衬底均与高压电平的电源端相连接，所述的NMOS管的源极和衬底均与高压电平的地端相连接，所述的PMOS管的漏极与所述的NMOS管的漏极相连接，其公共连接端为高压驱动输出信号端。

Images