CN102098034B - 自举采样电路 - Google Patents
自举采样电路 Download PDFInfo
- Publication number
- CN102098034B CN102098034B CN200910242515.1A CN200910242515A CN102098034B CN 102098034 B CN102098034 B CN 102098034B CN 200910242515 A CN200910242515 A CN 200910242515A CN 102098034 B CN102098034 B CN 102098034B
- Authority
- CN
- China
- Prior art keywords
- transistor
- circuit
- grid
- aforementioned
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 134
- 239000003990 capacitor Substances 0.000 claims abstract description 69
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本发明提供一种自举采样电路，其包括晶体管采样开关，采样开关的源极输入欲采样的输入信号，采样开关的漏极输出采样后的输出信号，该采样开关的栅极连接于一个自举电路，由自举电路驱动采样开关开启，该自举电路包括电容充电电路以及采样开关启动电路，其中电容充电电路在第一时钟信号时对充电电容充电，在第二时钟信号时采样开关启动电路启动采样开关，采样开关的栅极通过采样开关启动电路连接于充电电容的第一端，采样开关的源极连接于采样信号输入端并通过采样开关启动电路连接于充电电容的第二端，则采样开关的栅极与源极的压差为充电电容的充电电压，使采样开关导通电阻为恒定值，实现高线性度采样。
Description
【技术领域】
本发明是关于信号采集电路领域，特别是关于一种采用晶体管作为采样开关的自举采样电路。
【背景技术】
在模拟信号转换数字信号的电路中，对模拟信号进行采样是实现数字化的前提。在现有技术中，通常是采用晶体管作为采样开关，通过包括充电电容的控制电路控制采样开关的开启实现采样。
中国专利第02131732.1号即公开了一种使用晶体管作为采样开关的采样电路。如该02131732.1号专利图2中所示，开关SW1受时钟信号CK的控制，当时钟信号CK为1时，开关SW1闭合，使得PMOS管栅极G点的电位为预置的2v，由于栅极的电压为2v，此时无论输入电压是多少，PMOS管均不导通。当时钟信号CK为0时，电容C1一端节点n1处的电位由原来的5v降为0v，由于电容C1没有放电通路，因此电容C1两端电压不能突变，使得PMOS管栅极G点的电位由2v降至-3v，此时PMOS管导通，输出信号Vo＝Vin，完成对模拟信号的采样。
在PMOS管在导通时，其栅极电压为恒定的-3v，而源极上的电压为Vin，则栅极与源极的电位差为(-3-Vin)，该电位差是随输入信号电压变化而变化的，因为PMOS管的导通电阻与栅源极之间的电位差有关，因此图2中采样开关PMOS管的导通电阻值是随输入电压变化而变化的，从而导致该采样电路输出的采样信号Vo的线性度差。
为提高采样的线性度，美国专利公开第7,397,284号揭示了一种自举采样电路，如该7,397,284号专利图2所示，该采样电路中当时钟信号Φ为低电平时，晶体管M12导通，节点A接地，而节点B变为高电平，晶体管M8关断，则采样开关M11关断，此时充电电容两端的电压差为Vdd。当时钟信号Φ为高电平时，晶体管M12关闭，使得A点的电位升高为输入信号电压Vs，而节点B的电位变为低电平，晶体管M8导通，由于充电电容没有放电回路，则使的节点G即采样开关M11的栅极电压上升为Vdd+Vs，而采样开关源极的电压为输入信号电压Vs，则采样开关的栅极电压与源极电压的电压差为Vdd+Vs-Vs＝Vdd。为充电电容的电压值，是一个恒定值，则采样开关的导通电阻也成为恒定值，能够实现采样信号的较高线性度。
但美国专利公开第7,397,284号所揭示的采样电路，采用的晶体管数量较多，整个电路的功耗会较大，而且对于集成电路来讲占用的电路面积就较大，相应地成本也较高。
【发明内容】
本发明的目的在于提供一种元件数量少，电路功耗低的自举采样电路。
为达成前述目的，本发明一种自举采样电路，其包括晶体管采样开关，采样开关的源极输入欲采样的输入信号，采样开关的漏极输出采样后的输出信号，该采样开关的栅极连接于一个自举电路，由自举电路驱动采样开关开启，其中自举电路包括：
充电电容，其包括第一端与第二端；
第一晶体管，其栅极连接于第一时钟信号，源极连接于电源信号，漏极连接于电路节点；
第二晶体管，其源极连接于电源信号、漏极连接于充电电容的第一端、栅极连接于前述电路节点；
第三晶体管，其栅极连接于第二时钟信号，源极接地，漏极连接于充电电容的第二端；。
第四晶体管，其栅极连接于第一时钟信号，源极连接于前述电路节点，漏极连接于充电电容的第二端；
第五晶体管，其栅极连接于前述电路节点，漏极连接于第一时钟信号、源极连接于采样开关的栅极；
第六晶体管，其栅极连接于采样开关的栅极，源极连接于采样信号输入端，漏极连接于充电电容的第二端；
第七晶体管，其栅极连接于前述电路节点，源极连接于充电电容的第一端，漏极连接于采样开关的栅极。
根据本发明的一实施例，前述第一晶体管与第七晶体管为PMOS场效应晶体管。
根据本发明的一实施例，前述第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管为NMOS场效应晶体管。
根据本发明的一实施例，前述第一时钟信号与第二时钟信号为互为反向的采样时钟信号。
为达成前述目的，根据本发明的一实施例，本发明一种自举采样电路，其包括晶体管采样开关，采样开关的源极输入欲采样的输入信号，采样开关的漏极输出采样后的输出信号，该采样开关的栅极连接于一个自举电路，由自举电路驱动采样开关开启，该自举电路包括电容充电电路以及采样开关启动电路，其中电容充电电路在第一时钟信号时对充电电容充电，在第二时钟信号时采样开关启动电路启动采样开关，采样开关的栅极通过采样开关启动电路连接于充电电容的第一端，采样开关的源极连接于采样信号输入端并通过采样开关启动电路连接于充电电容的第二端，则采样开关的栅极与源极的压差为充电电容的充电电压，使采样开关导通电阻为恒定值，实现高线性度采样。
根据本发明的一实施例，电容充电电路包括：
充电电容，其包括第一端与第二端；
第一晶体管，其栅极连接于第一时钟信号，源极连接于电源信号，漏极连接于电路节点；
第二晶体管，其源极连接于电源信号、漏极连接于充电电容的第一端、栅极连接于前述电路节点；
第三晶体管，其栅极连接于第二时钟信号，源极接地，漏极连接于充电电容的第二端。
根据本发明的一实施例，采样开关启动电路包括：
第四晶体管，其栅极连接于第一时钟信号，源极连接于前述电路节点，漏极连接于充电电容的第二端；
第五晶体管，其栅极连接于前述电路节点，漏极连接于第一时钟信号、源极连接于采样开关的栅极；
第六晶体管，其栅极连接于采样开关的栅极，源极连接于采样信号输入端，漏极连接于充电电容的第二端；
第七晶体管，其栅极连接于前述电路节点，源极连接于充电电容的第一端，漏极连接于采样开关的栅极。
根据本发明的一实施例，前述第一晶体管为PMOS场效应晶体管，前述第二晶体管及第三晶体管为NMOS场效应晶体管。
根据本发明的一实施例，前述第四晶体管、第五晶体管以及第六晶体管为NMOS场效应晶体管，前述第七晶体管为PMOS场效应晶体管。
根据本发明的一实施例，前述第一时钟信号与第二时钟信号为互为反向的采样时钟信号。
与现有技术的自举采样电路相比，本发明的自举采样电路使用的元器件数量少，则整个电路的功耗比现技术的电路功耗低，整个电路占用的电路面积较小，成本较低。
关于本发明的其他目的，特征以及优点，下面将结合附图在具体实施方式中详细描述。
【附图说明】
接下来的具体实施方式、后面的权利要求以及附图将有助于了解本发明的具体特征、各实施例以及优点，其中：
图1是本发明自举采样电路的电路图。
【具体实施方式】
请参阅图1所示，其现实本发明自举采样电路的电路结构图。如图所示，本发明自举采样电路包括采样开关SW及自举电路。
在本实施方式中该采样开关SW为NMOS场效应晶体管，其栅极连接于前述自举电路，由自举电路控制该采样开关的开启。采样开关SW的源极连接于欲采集的输入信号VIN，漏极作为采样信号输出端输出采样信号VOUT。
如图所示，该自举电路包括电容充电电路以及采样开关启动电路。
其中电容充电电路包括：充电电容C、第一晶体管PM1，第二晶体管NM2以及第三晶体管NM3。
在本实施例中，第一晶体管PM1为PMOS场效应晶体管，其栅极连接于第一时钟信号Φ，源极连接于电源信号VDD，漏极连接于电路节点A。第二晶体管NM2为NMOS场效应晶体管，其漏极连接于电源信号VDD、源极连接于充电电容C的第一端P1、栅极连接于前述电路节点A。第三晶体管NM3为NMOS场效应晶体管，其栅极连接于第二时钟信号Φ，源极接地，漏极连接于充电电容的第二端P2。
采样开关开启电路包括：第四晶体管NM4、第五晶体管NM5、第六晶体管NM6以及第七晶体管PM7。
在本实施方式中，第四晶体管NM4为NMOS场效应晶体管，其栅极连接于第一时钟信号Φ，漏极连接于前述电路节点A，源极连接于充电电容C的第二端P2。第五晶体管NM5为NMOS场效应晶体管，其栅极连接于前述电路节点A，漏极连接于第一时钟信号Φ、源极连接于采样开关SW的栅极。第六晶体管NM6为NMOS场效应晶体管，其栅极连接于采样开关SW的栅极，漏极连接于采样信号输入端VIN，源极连接于充电电容C的第二端P2。第七晶体管PM7为PMOS场效应晶体管，其栅极连接于前述电路节点A，源极连接于充电电容C的第一端P1，漏极连接于采样开关SW的栅极。
在前述实施方式中，前述第一时钟信号Φ与第二时钟信号Φ是互为反向的采样时钟信号。
当第一时钟信号Φ＝0时，第二时钟信号Φ＝1，电容充电电路的第一晶体管PM1的栅极连接于第一时钟信号，由于其为PMOS场效应管，则第一晶体管PM1导通，第一晶体管PM1导通之后则将电路节点A的电位置为“1”。由于第二晶体管NM2接于电路节点A，在电路节点A的电位变成“1”时，第二晶体管NM2导通，第二晶体管NM2导通则使充电电容C的第一端P1连接至电源信号VDD。第三晶体管NM3的栅极连接于第二时钟信号，此时第二时钟信号为1，则第三晶体管NM3导通，将充电电容C的第二端P2接地。则此时充电电容C两端的电压差为VDD-0＝VDD。
此时由于采样开关启动电路的第四晶体管NM4的栅极连接于第一时钟信号，其为NMOS场效应管，则第四晶体管NM4关闭。而第五晶体管NM5的栅极也连接于前述电路节点A，则第五晶体管NM5导通，使得采样开关SW的栅极连接于第一时钟信号，此时第一时钟信号为0，则采样开关SW被关断，此时无法进行采样。
当第一时钟信号Φ＝1时，第二时钟信号Φ＝0，此时电容充电电路的第一晶体管PM1关断，第三晶体管NM3也关断。而采样开关启动电路的第四晶体管NM4开启，使得电路节点A的电位约等于充电电容第二端P2的电位，即约等于接地电位0，则此时第二晶体管NM2关断，第五晶体管NM5关断。而采样开关启动电路的第七晶体管PM7其栅极连接于电路节点A，而此时电路节点A的电位为接地电位0，而且第七晶体管PM7为PMOS场效应晶体管，因此第七晶体管PM7导通，使得采样开关SW栅极的电位上升为充电电容第一端P1的电位VDD，由于第六晶体管NM6的栅极连接于采样开关SW的栅极，则第六晶体管NM6栅极的电位此时也为VDD，使得第六晶体管NM6导通。由于第六晶体管NM6的漏极连接于输入信号VIN，第六晶体管NM6导通则使的充电电容第二端P2的电位变为VIN，而充电电容C由于没有放电回路，则充电电容第一端P1的电位上升为VDD+VIN，由于此时第七晶体管PM7导通，则采样开关SW栅极电压变为VDD+VIN。此时采样开关导通，可以进行采样。由于采样开关SW栅极的电压为VDD+VIN，而采样开关源极的电压为VIN，则采样开关栅极与源极的电压差为VDD+VIN-VIN＝VDD，即为恒定的常量。由于采样开关的导通电阻取决于采样开关的栅极和源极压差，则采样开关的导通电阻也为恒定值，则输出的采样信号的线性度较高。
本发明的自举采样电路使用的元器件数量少，则整个电路的功耗比现技术的电路功耗低，整个电路占用的电路面积较小，成本较低。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。
Claims (9)
1.一种自举采样电路，其特征在于：其包括晶体管采样开关，采样开关的源极输入欲采样的输入信号，采样开关的漏极输出采样后的输出信号，该采样开关的栅极连接于一个自举电路，由自举电路驱动采样开关开启，其中该自举电路包括：
充电电容，其包括第一端与第二端；
第一晶体管，其栅极连接于第一时钟信号，源极连接于电源信号，漏极连接于一个电路节点；
第二晶体管，其漏极连接于电源信号、源极连接于前述充电电容的第一端、栅极连接于前述电路节点；
第三晶体管，其栅极连接于第二时钟信号，源极接地，漏极连接于前述充电电容的第二端；
第四晶体管，其栅极连接于第一时钟信号，漏极连接于前述电路节点，源极连接于前述充电电容的第二端；
第五晶体管，其栅极连接于前述电路节点，漏极连接于第一时钟信号、源极连接于前述采样开关的栅极；
第六晶体管，其栅极连接于采样开关的栅极，漏极连接于采样信号输入端，源极连接于前述充电电容的第二端；
第七晶体管，其栅极连接于前述电路节点，源极连接于前述充电电容的第一端，漏极连接于前述采样开关的栅极。
2.如权利要求1所述的自举采样电路，其特征在于：前述第一晶体管与第七晶体管为PMOS场效应晶体管。
3.如权利要求1所述的自举采样电路，其特征在于：前述第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管为NMOS场效应晶体管。
4.如权利要求1所述的自举采样电路，其特征在于：前述第一时钟信号与第二时钟信号为互为反向的采样时钟信号。
5.一种自举采样电路，其特征在于：其包括晶体管采样开关，采样开关的源极输入欲采样的输入信号，采样开关的漏极输出采样后的输出信号，该采样开关的栅极连接于一个自举电路，由自举电路驱动采样开关开启，该自举电路包括电容充电电路以及采样开关启动电路，其中电容充电电路在第一时钟信号时对充电电容充电，在第二时钟信号时采样开关启动电路启动采样开关，采样开关的栅极通过采样开关启动电路连接于充电电容的第一端，采样开关的源极连接于采样信号输入端并通过采样开关启动电路连接于充电电容的第二端，则采样开关的栅极与源极的压差为充电电容的充电电压，使采样开关导通电阻为恒定值，实现高线性度采样；
其中，前述采样开关启动电路包括：
第四晶体管，其栅极连接于第一时钟信号，漏极连接于电路节点，源极连接于前述充电电容的第二端；
第五晶体管，其栅极连接于前述电路节点，漏极连接于第一时钟信号、源极连接于前述采样开关的栅极；
第六晶体管，其栅极连接于前述采样开关的栅极，漏极连接于采样信号输入端，源极连接于前述充电电容的第二端；
第七晶体管，其栅极连接于前述电路节点，源极连接于前述充电电容的第一端，漏极连接于前述采样开关的栅极。
6.如权利要求5所述的自举采样电路，其特征在于：前述电容充电电路包括：
充电电容，其包括第一端与第二端；
第一晶体管，其栅极连接于第一时钟信号，源极连接于电源信号，漏极连接于电路节点；
第二晶体管，其漏极连接于电源信号、源极连接于前述充电电容的第一端、栅极连接于前述电路节点；
第三晶体管，其栅极连接于第二时钟信号，源极接地，漏极连接于充电电容的第二端。
7.如权利要求6所述的自举采样电路，其特征在于：前述第一晶体管为PMOS场效应晶体管，前述第二晶体管及第三晶体管为NMOS场效应晶体管。
8.如权利要求5所述的自举采样电路，其特征在于：前述第四晶体管、第五晶体管以及第六晶体管为NMOS场效应晶体管，前述第七晶体管为PMOS场效应晶体管。
9.如权利要求5所述的自举采样电路，其特征在于：前述第一时钟信号与第二时钟信号为互为反向的采样时钟信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910242515.1A CN102098034B (zh) | 2009-12-15 | 2009-12-15 | 自举采样电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910242515.1A CN102098034B (zh) | 2009-12-15 | 2009-12-15 | 自举采样电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102098034A CN102098034A (zh) | 2011-06-15 |
| CN102098034B true CN102098034B (zh) | 2014-07-30 |
Family
ID=44130926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910242515.1A Expired - Fee Related CN102098034B (zh) | 2009-12-15 | 2009-12-15 | 自举采样电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102098034B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102270981A (zh) * | 2011-06-28 | 2011-12-07 | 上海宏力半导体制造有限公司 | 采样开关电路 |
| CN103487658B (zh) * | 2012-06-11 | 2016-03-02 | 华润矽威科技（上海）有限公司 | 高端电压自举n型开关导通电阻的检测电路 |
| US10163521B2 (en) * | 2016-10-11 | 2018-12-25 | Microchip Technology Incorporated | High voltage bootstrap sampling circuit |
| CN107276589A (zh) * | 2017-05-11 | 2017-10-20 | 成都华微电子科技有限公司 | 冷备份***高阻态高线性采样保持电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518901B2 (en) * | 2000-06-19 | 2003-02-11 | Stmicroelectronics S.R.L. | Boosted switch device for a sampler of an analog/digital converter, and operating method thereof |
| CN1964197A (zh) * | 2006-12-11 | 2007-05-16 | 北京中星微电子有限公司 | 一种模拟信号采样装置 |
| US7397284B1 (en) * | 2007-04-03 | 2008-07-08 | Xilinx, Inc. | Bootstrapped circuit |
| CN101540600A (zh) * | 2009-04-09 | 2009-09-23 | 复旦大学 | 一种应用于开关电容电路的双自举开关 |
| CN101587753A (zh) * | 2009-06-26 | 2009-11-25 | 北京中星微电子有限公司 | 一种模拟信号采样电路以及一种开关电容电路 |
-
2009
- 2009-12-15 CN CN200910242515.1A patent/CN102098034B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518901B2 (en) * | 2000-06-19 | 2003-02-11 | Stmicroelectronics S.R.L. | Boosted switch device for a sampler of an analog/digital converter, and operating method thereof |
| CN1964197A (zh) * | 2006-12-11 | 2007-05-16 | 北京中星微电子有限公司 | 一种模拟信号采样装置 |
| US7397284B1 (en) * | 2007-04-03 | 2008-07-08 | Xilinx, Inc. | Bootstrapped circuit |
| CN101540600A (zh) * | 2009-04-09 | 2009-09-23 | 复旦大学 | 一种应用于开关电容电路的双自举开关 |
| CN101587753A (zh) * | 2009-06-26 | 2009-11-25 | 北京中星微电子有限公司 | 一种模拟信号采样电路以及一种开关电容电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102098034A (zh) | 2011-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10140910B2 (en) | Shift register, a gate line driving circuit, an array substrate and a display apparatus | |
| CN103023469B (zh) | 一种栅压自举开关电路 | |
| CN106655757B (zh) | 电容式电荷泵 | |
| JP5225876B2 (ja) | パワーオンリセット回路 | |
| CN102098034B (zh) | 自举采样电路 | |
| TWI278183B (en) | Shift register and level shifter thereof | |
| CN112003368B (zh) | 一种电源切换电路 | |
| CN107465407A (zh) | 一种漏电保护型自举采样开关电路及设备 | |
| US20140043092A1 (en) | Input switches in sampling circuits | |
| JP2004072425A (ja) | アナログスイッチ回路 | |
| CN110690884B (zh) | 一种采用cmos传输门的栅压自举开关电路 | |
| CN102571091B (zh) | 一种模数转换器及电子设备 | |
| CN207200679U (zh) | 一种漏电保护型自举采样开关电路 | |
| CN109818485A (zh) | 可重新配置的低功率和低功率栅极引导电路 | |
| CN111384951A (zh) | 自举采样开关电路、采样保持电路及模数转换器 | |
| TWI223498B (en) | Amplitude conversion circuit | |
| CN100464504C (zh) | 一种模拟信号采样装置 | |
| CN110690820B (zh) | 一种用于Buck电路的上管栅源电压采样电路 | |
| US20160112046A1 (en) | Driver circuit with device variation compensation and operation method thereof | |
| JP2010213024A (ja) | ２重積分型アナログデジタルコンバータおよびそれを用いたデジタル温度センサーならびにデジタルマルチメータ | |
| CN212785316U (zh) | 一种不影响器件寿命的自举开关结构 | |
| CN114826249A (zh) | 一种积分器电路 | |
| CN114696810A (zh) | 一种栅极自举开关电路及其控制方法 | |
| CN101783675B (zh) | 可控双输出自举电路 | |
| US8841937B2 (en) | Analog sample circuit with switch circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140730 Termination date: 20191215 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |