CN102096572A

CN102096572A - 多屏幕信号处理装置以及多屏幕***

Info

Publication number: CN102096572A
Application number: CN2009102591096A
Authority: CN
Inventors: 翁鸿升; 施庆章
Original assignee: Tucheng Science & Technology Co Ltd
Current assignee: Tucheng Science & Technology Co Ltd; XGI Technology Inc
Priority date: 2009-12-11
Filing date: 2009-12-11
Publication date: 2011-06-15

Abstract

本发明公开了多屏幕信号处理装置以及多屏幕***。所的述多屏幕信号处理装置，包括一主图形处理器以及多个子图形处理器。主图形处理器分别电性连接至多个子图形处理器。主图形处理器用以接收一外部影像数据，且主图形处理器可将外部影像数据译码并输出一画面数据。每个子图形处理器分别同步地获取画面数据的一部分，并且输出一播放信号。多屏幕信号处理装置可同时连接至多个屏幕，用以播放多个影像。并且因为单一个图形处理器进行译码的步骤，可容易地同步化不同屏幕显示的画面，以及节省重复解码步骤所耗费的能源。

Description

多屏幕信号处理装置以及多屏幕***

技术领域

本发明是关于一种处理装置，特别是一种多屏幕信号处理装置以及多屏幕***。

背景技术

多屏幕显示***已被广泛的使用于各种场合，比如利用多个屏幕组合成一大型电视墙广告牌，用于公共场合以显示的信息或是广告。

请参照图1，为现有技术的***方块图。现有技术为一计算机***，包括中央处理器81、北桥芯片82以及多个图形处理器83。

中央处理器81经由北桥芯片82与外界的元件相连。多个图形处理器83可插于扩充插槽内，并借由周边元件互联(Peripheral ComponentInterconnect，PCI)或是加速影像处理端口(Accelerated Graphics Port，AGP)与北桥芯片82相连。每个图形处理器83分别连接至一显示屏幕。中央处理器81将影像数据逐一地传送至多个图形处理器83，图形处理器83分别对于这些影像数据进行译码，并分别获取出显示的画面。经由同时连接多个图形处理器83的架构，计算机可输出画面至多个屏幕。

然而，一般计算机主机板上可扩充插槽的数目有限。也就是说，借由此计算机所能连接至的屏幕的数目也受的了限制。除此之外，因为每个图形处理器分别进行影像译码的步骤，且影像译码需要执行大量的运算。因此，每个图形处理器的影像信号难以被同步地输出。并且每个图形处理器同时进行影像译码，也造成许多能源的消耗。

另一方面，有另外一种现有技术为使用桥接接口。请参照图2，为现有技术的多屏幕显示***的处理装置的***方块图。此***包括中央处理器81、北桥芯片82、多个图形处理器83以及桥接接口84。多个图形处理器83是利用桥接接口84连接，借以扩充图形处理器83的数目。

然而，使用桥接接口84会使***较为复杂并大幅增加成本，并且多个图形处理器83仍然需要分别进行译码。重复解碼造成的能源的消耗依旧悬而未决。

发明内容

鉴于以上的问题，本发明的目的在于提供一种多屏幕信号处理装置以及多屏幕***，用以解决屏幕数目受限、难以同步化以及***复杂的问题。

为实现本发明的目的而提供一种多屏幕信号处理装置，包括：

一主图形处理器，用以承接一外部影像数据，并将该外部影像数据译码并输出一画面数据；以及

多个子图形处理器，该多个子图形处理器电性连接至该主图形处理器，每个该子图形处理器分别同步地获取该画面数据的一部份，并且输出一播放信号。

该主图形处理器以及该多个子图形处理器位于同一电路板上。

该电路板为一印刷电路板。

该主图形处理器以及该多个子图形处理器电性连接至一***元件连接总线或是一高速***元件连接总线。

该播放信号的大小为视频电子标准协会所制定的画面信号标准。

该画面数据的大小为可视画面的大小。

该主图形处理器会对于译码后的该画面数据进行缩减取样。

该主图形处理器会对于获取后的该画面数据进行提升取样。

为实现本发明的目的还提供一种多屏幕***，包括：

一主图形处理器，用以承接一外部影像数据，并将该外部影像数据译码并输出一画面数据；

多个子图形处理器，该多个子图形处理器电性连接至该主图形处理器，每个该子图形处理器分别同步地获取该画面数据的一部份，并且输出一播放信号；以及

多个显示屏幕，该多个显示屏幕以一对一方式电性连接至该多个子图形处理器。

该电路板为一印刷电路板。

该画面数据的大小为可视画面的大小。

该主图形处理器会对于译码后的该画面数据进行缩减取样。

该主图形处理器会对于获取后的该画面数据进行提升取样。

根据本发明提出的多屏幕信号处理装置，可配合使用于一个人计算机之中。因为不受扩充插槽的数目的限制，而同时与多个屏幕相连。并且只使用单一个图形处理器进行译码的步骤，不仅可较容易地同步化不同屏幕显示的画面，更可以节省重复解碼步骤所耗费的能源以及大幅降低所需要的***资源。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1以及图2为现有技术的多屏幕显示***的处理装置的***方块图；

图3为本发明的一实施例的方块图；

图4为本发明的播放信号以及画面数据大小的示意图；

图5为本发明的一实施例的多屏幕信号处理装置外观实体图；

图6为本发明的一实施例的获取画面数据的示意图；

图7为本发明的一实施方式的示意图。

其中，附图标记

10主图形处理器

20子图形处理器

30屏幕

40电路板

81中央处理器

82北桥芯片

83图形处理器

84桥接接口

具体实施方式

以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使任何熟悉相关技艺者了解本发明的技术内容并据以实施，且根据本说明书所揭露的内容、申请专利范围及图式，任何熟悉相关技艺者可轻易地理解本发明相关的目的及优点。以下的实施例系进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。

请参照图3，为本发明的一实施例的方块图。本发明所提出的多屏幕信号处理装置，包括一主图形处理器10以及多个子图形处理器20。主图形处理器10分别电性连接至多个子图形处理器20。

主图形处理器10用以承接一外部影像数据，且主图形处理器10可将外部影像数据译码并输出画面数据的大小为可视画面的一画面数据。可视画面为实际储存有影像数据的区域。一般来说，可视画面的大小即为显示屏幕的分辨率。比如说，分辨率为1920×1200的显示屏幕，此显示屏幕对应的可视画面大小即为1920×1200。

其中，外部影像数据为压缩后的影像格式，举例可为H.264或是活动图像专家组2(Moving Picture Experts Group，MPEG2)。也就是说，主图形处理器10会执行上述格式所对应的译码步骤。此外，主图形处理器10另可对于影像进行合成的步骤。比如说将影像与字幕合成一新的影像。

每个子图形处理器20分别同步地获取画面数据的一部份，并且输出大小为规格范围的一播放信号。

其中，主图形处理器10与多个子图形处理器20之间可透过数字影像输出(Digital Video Output，DVO)接口相互连接。主图形处理器10以及多个子图形处理器20电性连接至一***元件连接(Peripheral ComponentInterconnect，PCI)总线或一高速***元件连接(Peripheral ComponentInterconnect Express，PCIE)总线。

请参照图4，为播放信号以及画面数据大小的示意图。播放信号的大小可为视频电子标准协会(Video Electronics Standards Association，VESA)所制定的画面信号标准。举例来说，对于一个1920×1200的画面而言，水平轴上的总像素为水平可视区间(1920个像素)加上水平空白区间(672个像素)，也就是2592个像素。水平可视区间用以储存画面显示的数据。水平空白区间用提供电视扫描换行所需的时间。同样地，垂直轴上的总像素为垂直可视区间(1200个像素)加上垂直空白区间(42个像素)，也就是1242个像素。垂直可视区间用以储存画面显示的数据。垂直空白区间用提供电视扫描换列所需的时间。

从上可知，虽然一个播放信号的大小为2592×1242个像素，但是实际有储存可视画面的大小只有1920×1200个像素。也就是说，在播放信号中，大约只有百分的七十的像素是实际存有数据，其它百分的三十的像素则只储存空白数据。

此外，在VESA所制定的标准下，播放信号画面切换频率(frame rate)为60赫芝(Hz)。然而，一般影像格式的切换频率只有24Hz。也就是说，只需要保留画面切换频率为24Hz的信息，即可完整显示一般的影像。

因此，当主图形处理器10接收外部影像数据并且对其进行译码之后。主图形处理器10只会传送可视画面大小的数据给子图形处理器20。并且，主图形处理器10会对于译码后的画面数据进行缩减取样(down-sampling)的动作，也就是将60Hz的切换频率转换成24Hz。

更进一步的说，播放信号的大小为2592×1242，且切换频率为60Hz。因此，播放信号对应的像素频率(pixel clock)大约为193MHz。另一方面，只获取可视范围的画面数据大小为1920×1200个像素，且切换频率降为24Hz。此时，画面数据对应的像素频率(pixel clock)大约只有56MHz，也就是原本的30％左右。因此，在主图形处理器10与子图形处理器20之间所需的频宽，也只需要原本的30％左右。借由只获取可视范围的画面数据以及缩减取样，多屏幕信号处理装置所需要的***资源可大幅的减低。

每个子图形处理器20根据画面数据存放的内存位置，同步的获取画面数据。每个子图形处理器20再将获取画面数据放大之后，并且每个子图形处理器20会对获取的数据进行提升取样(up-sampling)的动作，也就是将24Hz的切换频率转换成60Hz。最后，每个子图形处理器20输出一播放信号至多个屏幕。

此时，因为播放信号为实际传送至屏幕的信号，所以播放信号需要为屏幕所能接受的信号。也就是说，播放信号的大小为视频电子标准协会(VideoElectronics Standards Association，VESA)所制定的画面信号标准。

请参照图5，为本发明的一实施例的多屏幕信号处理装置外观实体图。主图形处理器10以及多个子图形处理器20可位于同一电路板40上。电路板40可为一显示卡。

本发明所提出的多屏幕信号处理装置可运用于一多屏幕***，请参照图6。此多屏幕***，包括一主图形处理器10、多个子图形处理器20以及多个屏幕30。主图形处理器10分别电性连接至多个子图形处理器20。多个屏幕30是以一对一方式电性连接至多个子图形处理器20。

其中，多个屏幕30可为但不限于液晶显示屏幕、等离子显示屏幕、发光二极管显示屏幕、阴极射线管显示屏幕或其它可播放影像的装置。这些多个屏幕30可排列成一四方形的屏幕数组，比如说2×2或是3×3的数组。此时，若是将四个五十时的显示屏幕数组以2×2的方式排列，排列后的屏幕数组即可以视为一个一百时的屏幕。

请参照图7，为本发明的一实施方式的示意图。此处以将一个主画面分割成四个子画面(A、B、C以及D)，且显示器以2×2的方式排列为例。一外部影像数据送入多屏幕信号处理装置后，首先主图形处理器10将主画面解码。接着，子图形处理器20分别获取四个子画面(A、B、C以及D)，每个图形处理器14分别将每个子画面放大成屏幕30可显示的画面，并将子画面送至每个屏幕30播放。排列成2×2的屏幕30则可分别播放四个子画面(A、B、C以及D)，借以达成将画面放大播放的功效。

根据本发明提出的多屏幕信号处理装置，可配合使用于一个人计算机的中。因为不受扩充插槽的数目的限制，而同时与多个屏幕相连。并且只使用单一个图形处理器进行译码的步骤，不仅可较容易地同步化不同屏幕显示的画面，更可以节省重复解碼步骤所耗费的能源以及大幅降低所需要的***资源。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1.一种多屏幕信号处理装置，其特征在于，包括：

2.根据权利要求1所述的多屏幕信号处理装置，其特征在于，该主图形处理器以及该多个子图形处理器位于同一电路板上。

3.根据权利要求2所述的多屏幕信号处理装置，其特征在于，该电路板为一印刷电路板。

4.根据权利要求1所述的多屏幕信号处理装置，其特征在于，该主图形处理器以及该多个子图形处理器电性连接至一***元件连接总线或是一高速***元件连接总线。

5.根据权利要求1所述的多屏幕信号处理装置，其特征在于，该播放信号的大小为视频电子标准协会所制定的画面信号标准。

6.根据权利要求1所述的多屏幕信号处理装置，其特征在于，该画面数据的大小为可视画面的大小。

7.根据权利要求1所述的多屏幕信号处理装置，其特征在于，该主图形处理器会对于译码后的该画面数据进行缩减取样。

8.根据权利要求1所述的多屏幕信号处理装置，其特征在于，该主图形处理器会对于获取后的该画面数据进行提升取样。

9.一种多屏幕***，其特征在于，包括：

10.根据权利要求9所述的多屏幕***，其特征在于，该主图形处理器以及该多个子图形处理器位于同一电路板上。

11.根据权利要求10所述的多屏幕***，其特征在于，该电路板为一印刷电路板。

12.根据权利要求9所述的多屏幕***，其特征在于，该主图形处理器以及该多个子图形处理器电性连接至一***元件连接总线或是一高速***元件连接总线。

13.根据权利要求9所述的多屏幕***，其特征在于，该播放信号的大小为视频电子标准协会所制定的画面信号标准。

14.根据权利要求9所述的多屏幕***，其特征在于，该画面数据的大小为可视画面的大小。

15.根据权利要求9所述的多屏幕***，其特征在于，该主图形处理器会对于译码后的该画面数据进行缩减取样。

16.根据权利要求9所述的多屏幕***，其特征在于，该主图形处理器会对于获取后的该画面数据进行提升取样。