CN102006058A - 一种锁相环泄漏电流补偿电路及锁相环电路 - Google Patents

Abstract

本发明适用于锁相环领域，提供了一种锁相环泄漏电流补偿电路及锁相环电路；锁相环泄漏电流补偿电路包括：第一补偿电路，连接至电荷泵电路的输出端，用于补偿电荷泵电路中产生的泄漏电流。本发明提供的锁相环泄漏电流补偿电路采用第一补偿电路对电荷泵电路中产生的泄漏电流进行补偿，消除了泄漏电流带来的不良影响，保证了锁相环输出频率的性能稳定；同时采用第二补偿电路对环路滤波电路中的泄漏电流进行补偿，减小了环路滤波电路中泄漏电流带来的影响；保证了锁相环输出频率的性能，节省了芯片面积，节约了成本。

Description

一种锁相环泄漏电流补偿电路及锁相环电路

技术领域

本发明属于锁相环领域，尤其涉及一种锁相环泄漏电流补偿电路及锁相环电路。

背景技术

在超深亚微米或更先进的CMOS工艺中，由于栅氧化层变得越来越薄以及亚阈值电压越来越低，使得泄漏电流变得越来越严重了。在0.13umCMOS工艺或90nmCMOS工艺技术中，设计工作电压为1V左右的锁相环(Phase LockedLoop，PLL)就会面临泄漏电流制约的挑战；泄漏电流会增加锁相环的额外功耗，引入噪声，影响到其性能指标。

通常情况下，在这些先进的CMOS工艺中，泄漏电流主要分为三种类型：(1)隧道泄漏(tunneling leakage)电流，它与栅氧化层的厚度有关；(2)亚阈值泄漏(subthreshold leakage)电流，它与晶体管的亚阈值电压有关；(3)pn结二极管泄漏(junction diode leakage)电流，它与寄生的pn结有关。

图1示出了现有技术中锁相环电路的泄露电流模型图，其中，1为鉴相鉴别器，4为分频器，6为压控振荡器，Ileak表示泄漏电流；为了便于说明，主电荷泵电路用开关K1代替，次电荷泵电路用开关K2代替；鉴相鉴别器1输出控制信号并控制开关K1和开关K2的通断，从图中可以清楚的看出，鉴相鉴别器1、分频器4、压控振荡器6、开关K1、K2以及电容C1中均存在泄漏电流Ileak。在鉴相鉴频器1(Phase Frequency Detector，PFD)和分频器4(divider)中，泄漏电流增加了额外的功耗和噪声；而在电荷泵电路中，泄漏电流的类型主要是亚阈值泄漏电流，在电荷泵电路关断时，它也可能会对环路滤波电容C1进行充放电，这会导致压控振荡器6(Voltage Control Oscillator，VCO)的控制输入端的电压来回波动，影响到锁相环输出时钟的频率波动。低通滤波器中，在0.13um或更先进的CMOS工艺中，MOS电容会存在比较严重的隧道泄漏电流，MOS电容面积越大，其泄漏电流也越大。

在数字电路里面，泄漏电流会引起过高的待机静态电流；而在模拟电路里面，它将会降低电路的精准度，影响性能指标。

发明内容

本发明实施例的目的在于提供一种锁相环泄漏电流补偿电路，旨在解决泄漏电流增加了锁相环的功耗和噪声的问题。

本发明实施例是这样实现的，一种锁相环泄漏电流补偿电路，所述锁相环泄漏电流补偿电路包括：第一补偿电路，连接至电荷泵电路的输出端，用于补偿电荷泵电路中产生的泄漏电流。

其中，所述电荷泵电路包括：主电荷泵电路和次电荷泵电路；所述主电荷泵电路包括：

MOS管Mp1，其源极连接电源，所述MOS管Mp1的栅极接地；

MOS管Mp2，其源极连接至所述MOS管Mp1的漏极，所述MOS管Mp2的栅极连接鉴相鉴别器输出的第一控制信号；

MOS管Mn1，其漏极连接至所述MOS管Mp2的漏极，所述MOS管Mn1的栅极连接鉴相鉴别器输出的第二控制信号；所述MOS管Mn1与所述MOS管Mp2的连接端作为所述主电荷泵电路的输出端；以及

MOS管Mn2，其漏极连接至所述MOS管Mn1的漏极，所述MOS管Mn2的源极接地，所述MOS管Mn2栅极连接电源；

所述次电荷泵电路包括：

MOS管Mpr1，其源极连接电源，所述MOS管Mpr1的栅极接地；

MOS管Mpr2，其源极连接至所述MOS管Mpr1的漏极，所述MOS管Mpr2的栅极连接鉴相鉴别器输出的第一控制信号；

MOS管Mnr1，其漏极连接至所述MOS管Mpr2的漏极，所述MOS管Mnr1的栅极连接鉴相鉴别器输出的第二控制信号；所述MOS管Mnr1与所述MOS管Mpr2的连接端作为所述次电荷泵电路的输出端；以及

MOS管Mnr2，其漏极连接至所述MOS管Mnr1的漏极，所述MOS管Mnr2的源极接地，所述MOS管Mnr2栅极连接电源。

其中，所述第一补偿电路包括：运算放大器以及泄漏电流产生器；

所述运算放大器的正向输入端连接至所述次电荷泵电路的输出端，所述运算放大器的反向输入端连接至所述主电荷泵电路的输出端；

所述泄漏电流产生器的输入端连接至所述运算放大器的输出端，所述泄漏电流产生器的第一输出端连接至所述主电荷泵电路的输出端，所述泄漏电流产生器的第二输出端连接至所述次电荷泵电路的输出端。

其中，所述泄漏电流产生器包括：

MOS管Mp3，其源极与栅极分别连接至电源；

MOS管Mp4，其源极连接至所述MOS管Mp3的漏极；

MOS管Mn3，其栅极连接至所述MOS管Mp4的栅极，所述MOS管Mn3的漏极连接至所述MOS管Mp4的漏极；

MOS管Mn4，其漏极连接至所述MOS管Mn3的源极，所述MOS管Mn4的栅极与源极连接后接地；

所述MOS管Mp4与所述MOS管Mn3栅极连接端作为所述泄漏电流产生器的输入端并连接至所述运算放大器的输出端；所述MOS管Mp4与所述MOS管Mn3漏极连接端作为所述泄漏电流产生器的第一输出端并连接至所述主电荷泵电路的输出端；

MOS管Mp5，其源极与栅极分别连接至电源；

MOS管Mp6，其源极连接至所述MOS管Mp5的漏极；

MOS管Mn5，其栅极连接至所述MOS管Mp6的栅极，所述MOS管Mn5的漏极连接至所述MOS管Mp4的漏极；

MOS管Mn6；其漏极连接至所述MOS管Mn5的源极，所述MOS管Mn6的栅极与源极连接后接地；

所述MOS管Mp6与所述MOS管Mn5栅极连接端作为所述泄漏电流产生器的输入端并连接至所述运算放大器的输出端；所述MOS管Mp6与所述MOS管Mn5漏极连接端作为所述泄漏电流产生器的第二输出端并连接至所述次电荷泵电路的输出端。

其中，所述主电荷泵电路输出的电流比所述泄漏电流产生器输出的电流大10-20倍。

其中，所述锁相环泄漏电流补偿电路还包括：第二补偿电路，与环路滤波电路连接，用于补偿环路滤波电路中产生的泄漏电流。

其中，所述环路滤波电路包括：电阻R1、电容C1、电容C2以及电容C3；所述电阻R1的一端连接至主电荷泵电路的输出端，所述电阻R1的另一端通过所述电容C1接地；所述电容C2的一端连接至主电荷泵电路的输出端，所述电容C2的另一端接地；所述电容C3的一端连接至次电荷泵电路的输出端，所述电容C3的另一端接地；

所述电容C1为MOS电容，所述电容C2与所述电容C3为MIN电容。

其中，所述第二补偿电路为电压缓冲器。

其中，所述电压缓冲器包括：差分输入对模块，提供两对差分输入电压信号；共源放大输出级，根据所述差分输入对模块提供的两对差分输入电压信号将输出电压信号放大后输出。

本发明实施例的另一目的在于提供一种锁相环电路，其包括鉴相鉴别器以及连接至所述鉴相鉴别器的输出端的电荷泵电路；所述锁相环电路还包括上述锁相环泄漏电流补偿电路。

本发明实施例提供的锁相环泄漏电流补偿电路采用第一补偿电路对电荷泵电路中产生的泄漏电流进行补偿，消除了泄漏电流带来的不良影响，保证了锁相环输出频率的性能稳定；同时采用第二补偿电路对环路滤波电路中的泄漏电流进行补偿，减小了环路滤波电路中泄漏电流带来的影响；保证了锁相环输出频率的性能，节省了芯片面积，节约了成本；同时还减小了锁相环的功耗和噪声。

附图说明

图1是现有技术中锁相环电路的泄露电流模型图；

图2是本发明第一实施例提供的锁相环电路的模块结构示意图；

图3是本发明第一实施例提供的锁相环电路的电路图；

图4是本发明第二实施例提供的锁相环电路的模块结构示意图；

图5是本发明第二实施例提供的锁相环电路的电路图；

图6是本发明第二实施例提供的锁相环泄漏电流补偿电路中电压缓冲器的电路图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例提供的锁相环泄漏电流补偿电路采用第一补偿电路对电荷泵电路中产生的泄漏电流进行补偿，消除了泄漏电流带来的不良影响，保证了锁相环输出频率的性能稳定。

本发明实施例提供的锁相环泄漏电流补偿电路主要应用于锁相环电路中，对锁相环电路产生的泄漏电流进行补偿。图2示出了本发明第一实施例提供的锁相环电路的模块结构，为了便于说明，仅示出了与本发明第一实施例相关的部分，详述如下。

锁相环电路包括鉴相鉴别器1、电荷泵电路、分频器4、环路滤波电路5、压控振荡器6以及锁相环泄漏电流补偿电路；其中锁相环泄漏电流补偿电路包括第一补偿电路7，连接至电荷泵电路的输出端，用于补偿电荷泵电路中产生的泄漏电流。

在本发明实施例中，电荷泵电路包括：主电荷泵电路2和次电荷泵电路3，第一补偿电路7分别与主电荷泵电路2和次电荷泵电路3连接，分别对主电荷泵电路2和次电荷泵电路3中产生的泄漏电流进行补偿。

图3示出了本发明第一实施例提供的锁相环电路的电路图，为了便于说明，仅示出了与本发明第一实施例相关的部分，详述如下。

主电荷泵电路2包括：MOS管Mp1、MOS管Mp2、MOS管Mn1以及MOS管Mn2；其中MOS管Mp1的源极连接电源VDD，MOS管Mp1的栅极接地；MOS管Mp2的源极连接至MOS管Mp1的漏极，MOS管Mp2的栅极连接鉴相鉴别器1输出的第一控制信号Up；MOS管Mn1的漏极连接至MOS管Mp2的漏极，MOS管Mn1的栅极连接鉴相鉴别器1输出的第二控制信号Dn；MOS管Mn1与MOS管Mp2的连接端S1作为主电荷泵电路2的输出端；MOS管Mn2的漏极连接至MOS管Mn1的漏极，MOS管Mn2的源极接地，MOS管Mn2栅极连接电源VDD。

次电荷泵电路3包括：MOS管Mpr1、MOS管Mpr2、MOS管Mnr1以及MOS管Mnr2；其中，MOS管Mpr1的源极连接电源VDD，MOS管Mpr1的栅极接地；MOS管Mpr2的源极连接至MOS管Mpr1的漏极，MOS管Mpr2的栅极连接鉴相鉴别器1输出的第一控制信号Up；MOS管Mnr1的漏极连接至MOS管Mpr2的漏极，MOS管Mnr1的栅极连接鉴相鉴别器1输出的第二控制信号Dn；MOS管Mnr1与MOS管Mpr2的连接端S2作为次电荷泵电路3的输出端；MOS管Mnr2的漏极连接至MOS管Mnr1的漏极，MOS管Mnr2的源极接地，MOS管Mnr2栅极连接电源VDD。

分频器4以及压控振荡器6属于现有技术，在此不再详述其具体的电路。

环路滤波电路5包括：电阻R1、电容C1、C2、C3，其中电阻R1的一端连接至主电荷泵电路2的输出端S1，电阻R1的另一端通过电容C1接地；电容C2的一端连接至主电荷泵电路2与压控振荡器6连接的连接端，电容C2的另一端接地；电容C3连接至次电荷泵电路3的输出端S2与地之间。作为本发明的一个实施例，为了节省芯片的面积，电容C1可以采用MOS电容；电容C2以及电容C3均可以采用MIN电容；其中MOS电容与MIN电容是由不同的制作工艺得到的电容，对于相同大小的电容值，采用MOS电容的面积是MIN电容的十分之一。

第一补偿电路7包括：运算放大器71以及泄漏电流产生器72；其中，运算放大器71的正向输入端+连接至次电荷泵电路3的输出端S2，运算放大器71的反向输入端-连接至主电荷泵电路2的输出端S1；泄漏电流产生器72的输入端连接至运算放大器71的输出端，泄漏电流产生器72的第一输出端连接至主电荷泵电路2的输出端S1，泄漏电流产生器72的第二输出端连接至次电荷泵电路3的输出端S2。

作为本发明的一个实施例，泄漏电流产生器72是用来补偿两个电荷泵电路中产生的泄漏电流，为了不影响主电荷泵电路2的正常工作，且尽可能准确地补偿主电荷泵电路2中泄漏电流对主电荷泵电路2输出电压Vct的影响，主电荷泵电路2输出的电流比泄漏电流产生器72输出的电流大10-20倍。

在本发明实施例中，泄漏电流产生器72包括：MOS管Mp3、MOS管Mp4、MOS管Mn3、MOS管Mn4、MOS管Mp5、MOS管Mp6、MOS管Mn5以及MOS管Mn6；其中，MOS管Mp3的源极与栅极分别连接至电源VDD；MOS管Mp4的源极连接至MOS管Mp3的漏极；MOS管Mn3的栅极连接至MOS管Mp4的栅极，MOS管Mn3的漏极连接至MOS管Mp4的漏极；MOS管Mn4的漏极连接至MOS管Mn3的源极，MOS管Mn4的栅极与源极连接后接地；MOS管Mp4与MOS管Mn3栅极连接端作为泄漏电流产生器7的输入端S3并连接至运算放大器71的输出端；MOS管Mp4与MOS管Mn3漏极连接端S4作为泄漏电流产生器72的第一输出端S4并连接至主电荷泵电路2的输出端S1；MOS管Mp5的源极与栅极分别连接至电源VDD；MOS管Mp6的源极连接至MOS管Mp5的漏极；MOS管Mn5的栅极连接至MOS管Mp6的栅极，MOS管Mn5的漏极连接至MOS管Mp4的漏极；MOS管Mn6的漏极连接至MOS管Mn5的源极，MOS管Mn6的栅极与源极连接后接地；MOS管Mp6与MOS管Mn5栅极连接端S5作为泄漏电流产生器72的输入端并连接至运算放大器71的输出端；MOS管Mp6与MOS管Mn5漏极连接端S6作为泄漏电流产生器72的第二输出端并连接至次电荷泵电路3的输出端S2。

在本发明实施例中，鉴相鉴频器1输出的两个控制信号Up和Dn是用来控制电荷泵电路的打开与关断；由于次电荷泵电路3与主电荷泵电路2完全相同，那么次电荷泵电路3与主电荷泵电路2产生的泄漏电流也是一样的，同时次电荷泵电路3输出端接的电容C3比较小，泄漏电流对其进行充放电所引起的电压波动幅度就比较大一点，便于被运算放大器71检测到；其中运算放大器71是用来比较主电荷泵电路2输出的电压Vct与次电荷泵电路3输出的电压Vct_cm，运算放大器71根据这两个电压的比较结果输出控制信号，并控制泄漏电流产生器72中的MOS管的打开与关断状态，利用泄漏电流产生器72产生的泄漏电流分别对环路滤波电路5中的电容C1，电容C2以及电容C3进行相应的充放电，从而达到对主电荷泵电路2中泄漏电流很好的补偿作用；在锁相环稳定状态中，主电荷泵电路2输出的电压Vct最终会趋向于与次电荷泵电路3输出的电压Vct_cm相等。

图4示出了本发明第二实施例提供的锁相环电路的模块结构，为了便于说明，仅示出了与本发明第二实施例相关的部分，详述如下。

锁相环电路包括鉴相鉴别器1、电荷泵电路、分频器4、环路滤波电路5、压控振荡器6以及锁相环泄漏电流补偿电路；其中锁相环泄漏电流补偿电路包括第一补偿电路7以及第二补偿电路8，第一补偿电路7连接至电荷泵电路的输出端，用于补偿电荷泵电路中产生的泄漏电流；第二补偿电路8与环路滤波电路5连接，用于补偿环路滤波电路5中产生的泄漏电流。

在本发明实施例中，电荷泵电路包括：主电荷泵电路2和次电荷泵电路3，第一补偿电路7分别与主电荷泵电路2和次电荷泵电路3连接，分别对主电荷泵电路2和次电荷泵电路3中产生的泄漏电流进行补偿。

图5示出了本发明第二实施例提供的锁相环电路的电路，为了便于说明，仅示出了与本发明第二实施例相关的部分，详述如下。

主电荷泵电路2和次电荷泵电路3的电路与本发明第一实施例中的主电荷泵电路2和次电荷泵电路3的电路相同，在此不再赘述。

鉴相鉴别器1、分频器4以及压控振荡器6属于现有技术，在此不再详述其具体的电路。

环路滤波电路5包括：电阻R1、电容C1、C2、C3，其中电阻R1的一端连接至主电荷泵电路2的输出端S1，电阻R1的另一端通过电容C1接地；电容C2的一端连接至主电荷泵电路2与压控振荡器6连接的连接端，电容C2的另一端接地；电容C3连接至次电荷泵电路3的输出端S2与地之间。作为本发明的一个实施例，为了节省芯片的面积，电容C1可以采用MOS电容；电容C2以及电容C3均可以采用MIN电容；其中MOS电容与MIN电容是由不同的制作工艺得到的电容，对于相同大小的电容值，采用MOS电容的面积是MIN电容的十分之一，这对于减少芯片的成本是有很重要意义的。

第一补偿电路7包括：运算放大器71以及泄漏电流产生器72；其中，运算放大器71的正向输入端+连接至次电荷泵电路3的输出端S2，运算放大器71的反向输入端-连接至主电荷泵电路2的输出端S1；泄漏电流产生器72的输入端连接至运算放大器71的输出端，泄漏电流产生器72的第一输出端连接至主电荷泵电路2的输出端S1，泄漏电流产生器72的第二输出端连接至次电荷泵电路3的输出端S2。

第二补偿电路8可以为电压缓冲器Ab，其中，电压缓冲器Ab的正向输入端+连接至主电荷泵电路2的输出端S1，电压缓冲器Ab的反向输入端-连接至电阻R1与电容C1的连接端，电压缓冲器Ab的输出端连接至电压缓冲器Ab的反向输入端-。

在本发明实施例中，在锁相环处于稳定状态时，主电荷泵电路2输出的电压Vct最终会趋向于与次电荷泵电路3输出的电压Vct_cm相等；但是由于MOS电容C1存在泄漏电流，会导致电容C1两端的电压Vct1下降，与此同时，主电荷泵电路2输出的电压Vct也会跟随下降，这样将会降低锁相环的性能；为了补偿泄漏电流的影响，增加了一个电压缓冲器Ab，泄漏电流导致电容C1两端的电压Vct1缓慢下降，但由于主电荷泵电路2输出的电压Vct的下降是滞后于电容C1两端的电压Vct1的，在主电荷泵电路2输出的电压Vct下降之前或者刚开始下降时，通过电压缓冲器Ab对MOS电容C1充电，使电容C1两端的电压Vct1升高，等于主电荷泵电路2输出的电压Vct；这样就可以补偿MOS电容泄漏电流的影响。

在本发明实施例中，为了使锁相环输出时钟频率范围尽可能的大以满足不同的实际应用，压控振荡器6的控制输入端Vct的电压摆幅也必须尽可能的大，因此电压缓冲器Ab的输入电压摆幅和输出电压摆幅是要求比较大的；同时也要求电压缓冲器Ab的开环增益也要尽可能的大，其输出级能够快速驱动大的MOS电容。

图6示出了本发明实施例提供的电压缓冲器Ab的电路，为了便于说明，仅示出了与本发明实施例相关的部分，详述如下。

电压缓冲器Ab包括：差分输入对模块81以及共源放大输出级82，其中，差分输入对模块81提供两对差分输入电压信号，共源放大输出级82根据差分输入对模块81提供的两对差分输入电压信号将输出电压信号放大后输出。差分输入对模块81具有互补性的差分输入对，增加了电压缓冲器Ab的输入电压摆幅；同时共源放大输出级82可以增大电压缓冲器Ab的开环增益和输出电压摆幅。

差分输入对模块81包括：MOS管M5、MOS管M6、MOS管M7以及MOS管M8；MOS管M5的栅极与MOS管M7的栅极连接后连接正输入电压Vin+，MOS管M5的源极与MOS管M6的源极连接；MOS管M6的栅极连接负输入电压Vin-，MOS管M7的的源极与MOS管M8源极连接，MOS管M8的栅极连接负输入电压Vin-，MOS管M6的漏极与MOS管M8的漏极分别连接至共源放大输出级82的输入端；MOS管M5的漏极连接至偏置电路中MOS管M14的漏极；MOS管M7的漏极连接至偏置电路中MOS管M3的漏极。

共源放大输出级82包括：MOS管M9和MOS管M10，其中MOS管M9的栅极与MOS管M10的栅极连接后作为共源放大输出级82的输入端，MOS管M9的漏极与MOS管M10的漏极连接后作为共源放大输出级82的输出端，MOS管M9的源极连接电源VDD，MOS管M10的源极接地。

偏置电路包括：MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M11、MOS管M12、MOS管M13、MOS管M14以及MOS管M15，由于该偏置电路为现有的偏置电路，因此在此不再赘述。

本发明实施例提供的锁相环泄漏电流补偿电路采用第一补偿电路对电荷泵电路中产生的泄漏电流进行补偿，消除了泄漏电流带来的不良影响，保证了锁相环输出频率的性能稳定；同时采用第二补偿电路对环路滤波电路中的泄漏电流进行补偿，减小了环路滤波电路中泄漏电流带来的影响；保证了锁相环输出频率的性能，节省了芯片面积，节约了成本；同时还减小了锁相环的功耗和噪声。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种锁相环泄漏电流补偿电路，其特征在于，所述锁相环泄漏电流补偿电路包括：第一补偿电路，连接至电荷泵电路的输出端，用于补偿电荷泵电路中产生的泄漏电流。

2.如权利要求1所述的锁相环泄漏电流补偿电路，其特征在于，所述电荷泵电路包括：主电荷泵电路和次电荷泵电路；所述主电荷泵电路包括：

MOS管Mp1，其源极连接电源，所述MOS管Mp1的栅极接地；

MOS管Mp2，其源极连接至所述MOS管Mp1的漏极，所述MOS管Mp2的栅极连接鉴相鉴别器输出的第一控制信号；

MOS管Mn1，其漏极连接至所述MOS管Mp2的漏极，所述MOS管Mn1的栅极连接鉴相鉴别器输出的第二控制信号；所述MOS管Mn1与所述MOS管Mp2的连接端作为所述主电荷泵电路的输出端；以及

MOS管Mn2，其漏极连接至所述MOS管Mn1的漏极，所述MOS管Mn2的源极接地，所述MOS管Mn2栅极连接电源；

所述次电荷泵电路包括：

MOS管Mpr1，其源极连接电源，所述MOS管Mpr1的栅极接地；

MOS管Mpr2，其源极连接至所述MOS管Mpr1的漏极，所述MOS管Mpr2的栅极连接鉴相鉴别器输出的第一控制信号；

MOS管Mnr1，其漏极连接至所述MOS管Mpr2的漏极，所述MOS管Mnr1的栅极连接鉴相鉴别器输出的第二控制信号；所述MOS管Mnr1与所述MOS管Mpr2的连接端作为所述次电荷泵电路的输出端；以及

MOS管Mnr2，其漏极连接至所述MOS管Mnr1的漏极，所述MOS管Mnr2的源极接地，所述MOS管Mnr2栅极连接电源。

3.如权利要求2所述的锁相环泄漏电流补偿电路，其特征在于，所述第一补偿电路包括：

运算放大器以及泄漏电流产生器；

所述运算放大器的正向输入端连接至所述次电荷泵电路的输出端，所述运算放大器的反向输入端连接至所述主电荷泵电路的输出端；

所述泄漏电流产生器的输入端连接至所述运算放大器的输出端，所述泄漏电流产生器的第一输出端连接至所述主电荷泵电路的输出端，所述泄漏电流产生器的第二输出端连接至所述次电荷泵电路的输出端。

4.如权利要求3所述的锁相环泄漏电流补偿电路，其特征在于，所述泄漏电流产生器包括：

MOS管Mp3，其源极与栅极分别连接至电源；

MOS管Mp4，其源极连接至所述MOS管Mp3的漏极；

MOS管Mn3，其栅极连接至所述MOS管Mp4的栅极，所述MOS管Mn3的漏极连接至所述MOS管Mp4的漏极；

MOS管Mn4，其漏极连接至所述MOS管Mn3的源极，所述MOS管Mn4的栅极与源极连接后接地；

所述MOS管Mp4与所述MOS管Mn3栅极连接端作为所述泄漏电流产生器的输入端并连接至所述运算放大器的输出端；所述MOS管Mp4与所述MOS管Mn3漏极连接端作为所述泄漏电流产生器的第一输出端并连接至所述主电荷泵电路的输出端；

MOS管Mp5，其源极与栅极分别连接至电源；

MOS管Mp6，其源极连接至所述MOS管Mp5的漏极；

MOS管Mn5，其栅极连接至所述MOS管Mp6的栅极，所述MOS管Mn5的漏极连接至所述MOS管Mp4的漏极；

MOS管Mn6；其漏极连接至所述MOS管Mn5的源极，所述MOS管Mn6的栅极与源极连接后接地；

所述MOS管Mp6与所述MOS管Mn5栅极连接端作为所述泄漏电流产生器的输入端并连接至所述运算放大器的输出端；所述MOS管Mp6与所述MOS管Mn5漏极连接端作为所述泄漏电流产生器的第二输出端并连接至所述次电荷泵电路的输出端。

5.如权利要求3所述的锁相环泄漏电流补偿电路，其特征在于，所述主电荷泵电路输出的电流比所述泄漏电流产生器输出的电流大10-20倍。

6.如权利要求2所述的锁相环泄漏电流补偿电路，其特征在于，所述锁相环泄漏电流补偿电路还包括：第二补偿电路，与环路滤波电路连接，用于补偿环路滤波电路中产生的泄漏电流。

7.如权利要求6所述的锁相环泄漏电流补偿电路，其特征在于，所述环路滤波电路包括：电阻R1、电容C1、电容C2以及电容C3；所述电阻R1的一端连接至主电荷泵电路的输出端，所述电阻R1的另一端通过所述电容C1接地；所述电容C2的一端连接至主电荷泵电路的输出端，所述电容C2的另一端接地；所述电容C3的一端连接至次电荷泵电路的输出端，所述电容C3的另一端接地；

所述电容C1为MOS电容，所述电容C2与所述电容C3为MIN电容。

8.如权利要求6所述的锁相环泄漏电流补偿电路，其特征在于，所述第二补偿电路为电压缓冲器。

9.如权利要求8所述的锁相环泄漏电流补偿电路，其特征在于，所述电压缓冲器包括：

差分输入对模块，提供两对差分输入电压信号；

共源放大输出级，根据所述差分输入对模块提供的两对差分输入电压信号将输出电压信号放大后输出。

10.一种锁相环电路，其包括鉴相鉴别器以及连接至所述鉴相鉴别器的输出端的电荷泵电路；其特征在于，所述锁相环电路还包括权利要求1-9任一项所述的锁相环泄漏电流补偿电路。

Images