CN101997524B

CN101997524B - 一种产生多路spwm信号的方法和数字芯片

Info

Publication number: CN101997524B
Application number: CN2010102920950A
Authority: CN
Inventors: 王湘中; 朱俊杰
Original assignee: Central South University of Forestry and Technology
Current assignee: Central South University of Forestry and Technology
Priority date: 2010-09-26
Filing date: 2010-09-26
Publication date: 2012-05-30
Anticipated expiration: 2030-09-26
Also published as: CN101997524A

Abstract

本发明公开了一种产生多路SPWM信号的方法和数字芯片，该方法包括以下步骤：步骤1：产生t时刻的应用三角载波、参考三角载波和多路正弦信号值；步骤2：通过比较产生多路SPWM信号；步骤3：循环步骤。所述的数字芯片包括控制器接口模块、三角波产生模块、正弦调制波产生模块、比较模块、输出模块和分频模块；本发明易于实施，节省硬件资源，触发时间误差小。采用本发明，能使控制电路减少一颗CPU、简化控制***软硬件复杂性；提高载波频率，充分发挥功率开关器件潜能，提高SPWM信号触发时间精度，减少低次谐波，提高变频器性能；解决CPU定时器、管脚等硬件资源不足问题。

Description

一种产生多路SPWM信号的方法和数字芯片

技术领域

本发明属于电力电子领域，涉及一种产生多路SPWM信号的方法和数字芯片，高压变频器、逆变器等。

技术背景

SPWM(正弦脉宽调制，sinusoidal pulse width modulation)信号是一种通过比较正弦调制波与三角载波的大小而产生的数字信号，当正弦调制波大于三角载波时SPWM信号为高电平，反之则为低电平。功率单元级联型高压变频器、逆变器(以下统称为变频器)由多个功率单元组成，需要多路(可多达48路)SPWM信号。常规的产生多路SPWM信号的方法是每一路SPWM信号的三角载波幅值相同、但时间移位，正弦调制波的幅值和相位根据变频器的输出电压幅值和频率而实时变化。

市场现有的SPWM数字芯片只能产生6路SPWM信号供一个三相逆变桥单元使用，不能满足高压变频器的需要，而这些芯片所使用的方法也不能直接用于多路SPWM信号产生芯片，因为这类方法需要占用大量的硬件资源，一般规模的芯片满足不了要求。

现有产生多通道SPWM信号的方法是通过CPU用软件方法近似计算得到各路SPWM信号的触发时间，用FPGA作为硬件定时器产生触发信号。这种方式存在两个主要缺点；

其一，触发时间的精确计算需要求解超越方程，占用大量CPU时间，不能满足实时性要求，通常只能使用近似计算方法、降低载波频率以减小计算量，即便如此，常需要一个单独的CPU专门用于触发时间的计算。降低载波频率使开关器件不能充分发挥其潜能，加上触发时间的计算误差和传送到FPGA所引起的时间误差较大，导致变频器输出的电压低次谐波增大，需要用大的滤波器件才能滤除这些低次谐波，导致变频器体积增大，性能降低。

其二，由于触发时间的计算需要占用CPU大量的时间，致使变频器控制***不得不采用双CPU结构，用其中一个CPU专门负责SPWM信号触发时间的计算，导致***软硬件结构非常复杂，维护困难。

发明内容

本发明的目的在于提供一种产生多路SPWM信号的方法和数字芯片，本发明易于实施，节省硬件资源，触发时间误差小。

本发明的技术解决方案如下：

一种产生多路SPWM信号的方法，包括以下步骤：

步骤1：产生t时刻的应用三角载波、参考三角载波和多路正弦信号值：

产生应用三角载波：采用加法和减法运算产生基于幅度调值的应用三角载波，应用三角载波用于与多路正弦波进行比较，是多路SPWM信号共享的应用三角载波，该应用三角载波u_c(t)在第一个周期内的表达式为：

其中t为采样时间，T_c为载波周期，M为幅值调制度；

产生参考三角载波：采用加法和减法运算产生幅度恒定的参考三角载波，参考三角载波用于判断前后半个周期的分界点，参考三角载波的载波周期为T_c，最大值为Tmax；

计算多路正弦信号值：预先分别设置多路正弦信号的初相角值phi(i)，i为正弦信号的编号，计算wt+phi(i)，其中w为正弦信号即正弦调制波的角频率；根据wt+phi(i)查正弦表得到各路正弦信号值sin(wt+phi(i))；

步骤2：通过比较产生多路SPWM信号：

将应用三角载波u_c(t)在t时刻对应的值与各路正弦信号值sin(wt+phi(i))分别进行比较，如果u_c(t)大于sin(wt+phi(i))，则输出高电平，否则输出低电平，得到多路SPWM信号在t时刻的状态；

步骤3：循环步骤：更新采样时刻t＝t+1，返回步骤1；最终获得多路SPWM信号的实时输出。

所述的SPWM信号为48路。

在每一个采样周期中，基于时分复用方式和流水线方式完成sin(wt+phi(i))的计算以及uc(t)和sin(wt+phi)的比较操作。

采样周期为1us，Tmax为T_c/2。

一种产生多路SPWM信号的数字芯片，包括控制器接口模块、三角波产生模块、正弦调制波产生模块、比较模块、输出模块和分频模块；

控制器接口模块与CPU通信连接，控制器接口模块中，载波周期寄存器TcReg和调制度寄存器MdReg与三角波产生模块连接；调制波周期寄存器TrReg和多个SPWM调制波相位寄存器PhiReg与正弦调制波产生模块连接；

三角波产生模块用于产生应用三角载波和参考三角载波；

正弦调制波产生模块用于计算多路正弦波的输出值；

三角波产生模块的应用三角载波输出端和正弦调制波产生模块的多路正弦波输出端均与比较模块的输入端相接；比较模块用于将应用三角载波值分别与多路正弦波的输出值进行比较；

输出模块的输入端接比较器的输出端；输出模块输出多路SPWM信号；

分频模块用于将时钟信号clk转换为分频信号提供给三角波产生模块、正弦调制波产生模块和输出模块。

正弦调制波产生模块的内部结构为：wt产生单元的输入端接分频后的clk信号和载波周期寄存器TcReg，加法器的一个输入端接wt产生单元的输出端，加法器的另一个输入端接第i个SPWM调制波相位寄存器PhiReg，加法器的输出端接正弦表RAM，正弦表RAM输出正弦值；正弦表RAM采用FPGA内部的嵌入式RAM单元。

SPWM调制波相位寄存器PhiReg为48个，所述的CPU为DSP。

本发明的技术原理和技术路线为：

1)载波幅值调制与调制波幅值调制等效性原理：SPWM信号由三角载波和正弦调制波比较而产生，三角载波用(公式1)表示，正弦调制波用(公式2)表示：

u_{c} (t) = \{\begin{matrix} \frac{1}{T_{c} / 2} t, & 0 < t \leq T_{c} / 2 \\ 1 - \frac{1}{T_{c} / 2} (t - T_{c} / 2) & T_{c} / 2 < t \leq T_{c} \end{matrix}

(公式1)

(公式2)

其中，T_c、M、ω、

分别为载波周期、幅值调制度、调制波角频率、调制波相位。u_c＝u_r时对应的时刻即为SPWM的触发时间t₁，如在载波前半周的触发时间为(公式3)的解。即

(公式3)

的解，很显然，它与(公式4)的解相同：

(公式4)

即改变正弦调制波的幅值(调制度)M与改变三角载波的幅值为1/M所得到的触发时间相同，亦即载波幅值调制与调制波幅值调制等效。利用载波幅值调制与调制波幅值调制等效原理，三角载波信号如(公式5)所示：

u_{c} (t) = \{\begin{matrix} \frac{1 / M}{T_{c} / 2} t, & 0 < t \leq T_{c} / 2 \\ 1 / M - \frac{1 / M}{T_{c} / 2} (t - T_{c} / 2), & T_{c} / 2 < t \leq T_{c} \end{matrix}

(公式5)

而正弦调制波为

它是一个幅值恒为1的正弦波，可以直接建立一个正弦表，通过查表方法求得正弦调制波函数值，不再需要乘法计算。而三角载波通过加、减运算得到；在前半周期0＜t＜T_c/2，每单位时间(1us)加1/M，在后半周期T_c/2＜t＜T_c，每单位时间减1/M。

2)调制波移位与载波移位等效性原理：功率单元级联型高压大功率逆变器通常使用三角载波移位SPWM技术，同一相的不同功率单元的SPWM信号是移位后的三角载波u_c(t-Δt)与正弦调制波u_r(t)比较产生，设触发时间为t₁，它是(公式6)

u_c(t-Δt)＝u_r(t) (公式6)

的解。如果对正弦调制波u_r(t)反向移位得到u_r(t+Δt)，它与三角载波u_c(t)的交点t₁′是(公式7)

u_c(t)＝u_r(t+Δt) (公式7)

的解。比较(公式6)和(公式7)很容易得到(公式8)

t₁′＝t₁-Δt (公式8)

(公式8)表明，三角载波移位Δt产生的SPWM信号与调制波反向移位Δt所产生的SPWM信号波形相同，只是在时间上移位Δt，即三角载波移位与正弦调制波移位等效。移位后的正弦调制波为：所以，三角载波移位转化为改变正弦调制波的初相位，所有各路SPWM信号都可以共享同一个三角载波，Δt在设置初相角时设定。

3)双三角载波法：前述三角载波移位与正弦调制波移位等效原理使各路SPWM共享同一个三角载波，载波幅值调制与调制波幅值调制等效原理把对正弦调制波的幅值调制(乘法运算)转化为对三角载波幅值的幅值调制(加减法运算)，为了方便判断使三角载波的前半周期还是后半周期，直接对幅度变化了的三角波进行很不方便实现，为此，本发明使用双三角载波法，除了幅度调制了的三角载波(称之为应用载波)外，还使用一个幅度恒定的参考三角载波，该参考三角载波在0＜t＜T_c/2每1us加1，在T_c/2＜t＜T_c每1us减1，这样，由参考三角载波的值是否等于T_c/2作为判断前半周期还是后半周期的分界点。这样幅值调制了的三角载波跟随参考三角载波进行加减运算。这里Tc是以um为单位。

4)时分复用流水线结构：由前述三角载波移位与正弦调制波移位等效原理、载波幅值调制与调制波幅值调制等效原理，各路SPWM信号用同一个调制了幅度的三角载波与初相角不同但幅值都为1的正弦调制波比较产生可以最大限度地实现硬件资源的共享；不需要乘法运算只需要查表即可得到所需的正弦调制波，既可以减小芯片资源(乘法器电路非常耗芯片资源)，也可以缩短正弦调制波信号产生时间(乘法运算需要十多ns时间)，这样得到一路正弦调制波的时间小于20ns，从而为使用流水线方式在一个采样周期(1us)内产生多达48路SPWM信号提供了时间上的保证，使SPWM信号的触发时间误差小于1us。

本发明揭示一种产生多路SPWM信号的数字芯片(集成电路)，所述芯片使用本发明所述多路SPWM信号产生方法、用FPGA或ASIC等实现，所述芯片由控制器接口模块、分频模块、三角波产生模块、正弦调制波产生模块、比较模块、输出模块组成。在本发明实施例将对所述芯片和组成模块做进一步说明。

有益效果：

本发明所述产生多路SPWM信号的方法创造性地应用了载波幅值调制与调制波幅值调制等效性原理、调制波移位与载波移位等效性原理、由参考载波与比较载波组成双载波法、时分复用与流水线方法。所述数字芯片是一种应用所述产生多路SPWM信号的方法，在FPGA或ASIC实现的产生多路SPWM信号的数字集成电路芯片。本发明的突出优点：不需要乘法运算(乘法器非常耗费芯片硬件资源，而且计算时间较长)，每个通道的计算时间少于20ns，从而使时分复用、流水线结构能够满足速度要求，通过时分复用进一步减少了数字芯片硬件资源消耗，使用中等规模的芯片即可实现所述产生多路SPWM信号的数字芯片；所述产生多路SPWM信号的数字芯片自主产生多路SPWM信号而不需要CPU干预，使SPWM信号的触发时间误差小于1us，解决了因多路SPWM信号触发时间的计算而占用大量CPU时间、且SPWM信号触发时间误差大引起的谐波增大的问题。在高压变频器应用所述产生多路SPWM信号的数字芯片获得如下效果：使控制电路减少一颗CPU、简化控制***软硬件复杂性；提高载波频率，充分发挥功率开关器件潜能，提高SPWM信号触发时间精度，减少低次谐波，提高变频器性能；解决CPU定时器、管脚等硬件资源不足问题。

通过本发明所揭示的多路SPWM信号数字芯片，使触发时间的计算、触发信号的产生不再需要CPU的干预，芯片自主产生SPWM信号，从而使***从双CPU结构简化为单CPU结构，简化***的软硬件设计，提高可靠性。同时，也能够使载波频率提高，充分发挥功率开关器件的潜能，进而消除低次谐波，减小滤波器体积。

因此，本发明的多通道SPWM芯片可以改善逆变器的谐波分布、减小其滤波器体积、降低其控制***复杂性，提供逆变器整体性能。

附图说明

图1本发明实施例原理框图。

图2实施例的正弦调制波产生模块图。

图3本发明实施例的在变频器中的应用结构框图。

具体实施方式

下面结合附图以具体实施例对本发明的技术方案及工作过程作进一步的说明，但本发明的保护范围不限于此。

实施例1：

以下结合附图和实施例对本发明做进一步说明，以下的描述仅用于理解本发明技术方案之用，不用于限定本发明的范围。

图1为利用本发明所揭示的产生多路SPWM信号的方法和数字芯片的一个实施例。实施例描述48路SPWM发生器芯片原理框图，它使用50MHz外部时钟信号，按触发时间误差小于1us设计，采样周期1us。所述48路SPWM信号发生器芯片FPGA实现，主要由控制器接口模块、三角波产生模块、正弦调制波产生模块、分频模块、比较模块和输出模块组成。分别说明如下：

控制器接口模块：提供与CPU的接口信号，由CPU设置有关参数。nWR、nRD、nCS、data、addr分别为与CPU连接的读、写、片选、32位数据总线、低8位地址总线信号，寄存器TcReg、MdReg、TrReg分别为载波周期、调制度、调制波周期寄存器，32位。PhiReg包含48个16位寄存器，保存每一路SPWM信号的调制波相位。这些寄存器与相关的模块连接，控制这些模块的工作。TcReg和MdReg与三角波产生模块连接，TrReg、PhiReg与正弦调制波产生模块连接。

三角波产生模块：应用双载波法产生三角载波，三角载波周期分为前、后两个半周，前半周递增、后半周递减。由于载波周期和调制度是变化的，为了方便地确定前半周还是后半周，本发明使用双载波法，在三角波产生模块中同时产生两个三角载波，一个为参考载波，另一个为应用载波。参考载波在前半周从0开始每1us加1，当参考载波的值达到TcReg/2时，则进入后半周，每1us减1，减到0时，又回到前半周。应用载波跟随参考载波从0开始进行加减运算，在前半周每1us加MdReg，在后半周每1us减MdReg。三角波产生模块输出应用载波值u_c(t)，16位。

分频模块：本实施例使用50MHz时钟信号作为输入，分频后产生频率为1MHz时钟信号clk1MHz输出，同时它还利用50MHz时钟信号产生6位计数输出i，i是分时复用过程中的分频计数器，每20ns加1，分频计数范围为0～49。其中0～47表示当前48路SPWM信号中的第i路，作为48个PHiReg的选择信号，选择得到第i路SPWM信号的正弦调制波初相位角，从控制器接口模块得到第i路调制波的相位PHiReg[i]一一简写为phi。

正弦调制波产生模块：产生正弦调制波sin(wt+phi)输出，其内部结构如图2所示，在稍后说明。

比较模块：比较uc(t)和sin(wt+phi)，得到第i路SPWM的输出SPWMi，如uc(t)＞sin(wt+phi)，则SPWMi为高电平，反之则SPWMi为低电平。在每1us，比较48次，得到48路SPWM信号输出。初相角phi中包含了Δt，48路SPWM分三相，每相16路，按等间隔平移，Δt＝T_c/16。

输出模块：利用48个1位寄存器比较模块输出的48次比较结果，即48路SPWM信号，再把48路SPWM信号打平(打平是一个集成电路设计中常用的专业术语，由于使用分时方式产生SPWM信号，每路SPWM信号的变化时间会在1us内前后不一，通过打平使每路SPWM信号都在1us的同一个时间点变化。)到1us后输出。

图2为正弦调制波产生模块的内部结构。正弦表RAM使用FPGA内部的嵌入式RAM单元，它保存了半个周期正弦值，共8192个点，每个点12位【12位二进制】。wt产生单元由一个计数器组成，每1us加TrReg，得到wt，与第i路SPWM调制波相位PHiReg[i](即phi)相加，得到wt+phi，它作为正弦表RAM的地址信号，正弦表的输出即为sin(wt+phi)。本发明是数字芯片，三角载波和正弦调制波都是数字值。

在分频模块内的分频计数器的控制下，把每一个采样周期(1us)分解为50拍(每拍20ns)，其中在第0～47拍以流水线分时控制方式完成选择phi、完成wt+phi、查表得到sin(wt+phi)、比较uc(t)和sin(wt+phi)得到SPWMi、锁存SPWMi。第48拍完成三角载波的加减运算、wt计数，第49拍完成输出SPWM信号的打平。

图3是实施例的应用结构图，CPU使用DSP，控制电路使用“CPU+FPGA”结构，用FPGA实现本发明所描述的SPWM数字芯片，CPU只要设置调制波周期、调制波相位、调制度M、载波周期等参数，SPWM发生器即可自主产生48路SPWM信号，如果逆变电路不需要48路，则多余的SPWM信号不使用即可，如果需要更多的SPWM信号，基于本发明可以很容易实现。通常48路可以满足要求了。按照本发明的原理设计的SPWM芯片，SPWM信号的时间误差小于1us。

Claims

1.一种产生多路SPWM信号的方法，其特征在于，包括以下步骤：

产生应用三角载波：采用加法和减法运算产生基于幅度调值的应用三角载波，应用三角载波用于与多路正弦信号进行比较，是多路SPWM信号共享的应用三角载波，该应用三角载波u_c(t)在第一个周期内的表达式为：

u_{c} (t) = \{\begin{matrix} \frac{1 / M}{T_{c} / 2} t, & 0 < t < T_{c} / 2 \\ 1 / M - \frac{1 / M}{T_{c} / 2} (t - T_{c} / 2), & T_{c} / 2 < t \leq T_{c} \end{matrix},

其中t为采样时间，T_c为载波周期，M为幅值调制度；

计算多路正弦信号值：预先分别设置多路正弦信号的初相角值phi(i)，i为正弦信号的编号，计算wt+phi(i)，其中w为正弦信号的角频率；根据wt+phi(i)查正弦表得到各路正弦信号值sin(wt+phi(i))；

步骤2：通过比较产生多路SPWM信号：

2.根据权利要求1所述的产生多路SPWM信号的方法，其特征在于，所述的SPWM信号为48路。

3.根据权利要求1所述的产生多路SPWM信号的方法，其特征在于，在每一个采样周期中，基于时分复用方式和流水线方式完成sin(wt+phi(i))的计算以及uc(t)和sin(wt+phi)的比较操作。

4.根据权利要求1～3任一项所述的产生多路SPWM信号的方法，其特征在于，采样周期为1us，Tmax为T_c/2。

5.一种基于权利1～3任一项所述的产生多路SPWM信号的方法的产生多路SPWM信号的数字芯片，其特征在于，包括控制器接口模块、三角波产生模块、正弦信号产生模块、比较模块、输出模块和分频模块；

控制器接口模块与CPU通信连接，控制器接口模块中，载波周期寄存器TcReg和调制度寄存器MdReg与三角波产生模块连接；调制波周期寄存器TrReg和多个SPWM信号相位寄存器PhiReg与正弦信号产生模块连接；

三角波产生模块用于产生应用三角载波和参考三角载波；

正弦信号产生模块用于计算多路正弦信号的输出值；

三角波产生模块的应用三角载波输出端和正弦信号产生模块的多路正弦信号输出端均与比较模块的输入端相接；比较模块用于将应用三角载波值分别与多路正弦信号的输出值进行比较；

分频模块用于将时钟信号clk转换为分频信号提供给三角波产生模块、正弦信号产生模块和输出模块。

6.根据权利要求5所述的产生多路SPWM信号的数字芯片，其特征在于，正弦信号产生模块的内部结构为：wt产生单元的输入端接分频后的clk信号和载波周期寄存器TcReg，加法器的一个输入端接wt产生单元的输出端，加法器的另一个输入端接第i个SPWM信号相位寄存器PhiReg，加法器的输出端接正弦表RAM，正弦表RAM输出正弦值；正弦表RAM采用FPGA内部的嵌入式RAM单元。

7.根据权利要求6所述的产生多路SPWM信号的数字芯片，其特征在于，SPWM信号相位寄存器PhiReg为48个，所述的CPU为DSP。