CN101986621A - 数据映射方法及装置 - Google Patents

Abstract

本发明公开了数据映射方法及装置，该方法包括：将固定速率数据CBR写入到多个缓冲器中，其中，缓冲器的数量与并行处理的字节数量相同，写入每个缓冲器的数据量相同；根据指示信息在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，指示信息用于指示缓冲器中存储数据的多少；对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据。通过本发明实现了多字节并行处理电路的单字节调整。

Description

数据映射方法及装置

技术领域

本发明涉及通信领域，具体而言，涉及一种数据映射方法及装置。

背景技术

光传送网(Optical Transport Network，简称为OTN)是下一代传送网络。G.709定义了使用OTN传输帧来传送同步数字体系(Synchronous Digital Hierarchy，简称为SDH)数据的两种模式：同步模式、异步模式。其中，在异步模式中，OTN帧提供了三个调整控制(JC)字节、一个负调整机会(NJO)字节和一个正调整机会(PJO)字节。调整控制信号(JC)位于第1至3行第16列，它的第7位和第8位用来控制两个调整机会字节NJO和PJO。当客户信号速率高于光通路净荷单元(Optical Channel Payload Unit，简称为OPU)k标称值时作负调整，NJO和PJO为数据字节，控制信号JC为01；当客户信号速率低于OPUk标称值时作正调整，NJO和PJO应为调整字节，控制信号JC为11。

在相关技术中，通常使用专用芯片或FPGA实现固定速率数据(Constant Bit Rate，简称为CBR)到OPUk的映射。常用的办法是使用先进先出(First Input First Output，简称为FIFO)来完成，根据FIFO的快空快满状态来产生正负调整指示，FIFO快空时产生正调整指示信号，FIFO快满时产生负调整指示信号。但由于专用芯片和FPGA内部的信号速率限制，导致CBR信号在芯片内部必须是并行操作，位宽通常是大于一个字节(8bit)，调整字节都是单字节，在相关技术中，并没有在多字节并行处理的电路中实现单字节的调整。

发明内容

本发明的主要目的在于提供一种数据映射方案，以至少解决上述问题。

根据本发明的一个方面，提供了一种数据映射方法，包括：将固定速率数据CBR写入到多个缓冲器中，其中，所述缓冲器的数量与并行处理的字节数量相同，写入每个缓冲器的数据量相同；根据指示信息在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，所述指示信息用于指示所述缓冲器中存储数据的多少；对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据。

进一步地，根据所述指示信息在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整或负调整包括：在所述指示信息指示所述缓冲器中存储的数据超出第一阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行负调整；在所述指示信息指示所述缓冲器中存储的数据低于第二阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整。

进一步地，对进行正调整或负调整之后读取的数据进行拼接包括：根据拼接指示信息对进行所述正调整或负调整之后读取的数据进行拼接，其中，所述拼接指示信息用于指示在读取数据时发生正调整或负调整的缓冲器。

进一步地，对进行正调整或负调整之后读取的数据进行拼接之后，还包括：将进行拼接之后的数据放入OPUk帧的净荷区，并***开销。

进一步地，根据固定速率数据的数据速率和处理时钟的频率确定所述并行处理的字节数量和所述缓冲器的数量。

根据本发明的另一方面，还提供了一种数据映射装置，包括：多个缓冲器，用于缓存写入的固定速率数据CBR，所述缓冲器的数量与并行处理的字节数量相同，并且，写入每个缓冲器的数据量相同；读写控制器，用于根据所述缓冲器产生的指示信息在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，所述指示信息用于指示所述缓冲器中存储数据的多少；数据拼接器，用于对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据。

进一步地，所述读写控制器用于在所述指示信息指示所述缓冲器中存储的数据超出第一阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行负调整；并在所述指示信息指示所述缓冲器中存储的数据低于第二阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整。

进一步地，所述数据拼接器用于根据拼接指示信息对进行所述正调整或负调整之后读取的数据进行拼接，其中，所述拼接指示信息用于指示在读取数据时发生正调整或负调整的缓冲器。

进一步地，上述装置还包括：OPUk成帧器，用于将进行拼接之后的数据放入OPUk帧的净荷区，并***开销。

进一步地，所述并行处理的字节数量和所述缓冲器的数量是根据固定速率数据的数据速率和处理时钟的频率确定的。

通过本发明，采用将固定速率数据CBR写入到多个缓冲器中，其中，缓冲器的数量与并行处理的字节数量相同，写入每个缓冲器的数据量相同；根据指示信息在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，指示信息用于指示缓冲器中存储数据的多少；对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据，解决了在相关技术中没有在多字节并行处理的电路中实现单字节的调整的问题，实现了多字节并行处理电路的单字节调整。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的数据映射方法的流程图；

图2是根据本发明实施例的数据映射装置的示意图；

图3是根据本发明实施例优选的数据映射方法的流程图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图1是根据本发明实施例的数据映射方法的流程图，如图1所示，该流程包括如下步骤：

步骤S102，将固定速率数据CBR写入到多个缓冲器中，其中，缓冲器的数量与并行处理的字节数量相同，写入每个缓冲器的数据量相同；

步骤S104，根据指示信息在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，指示信息用于指示缓冲器中存储数据的多少；

步骤S106，对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据。

通过上述步骤，采用了与并行处理字节数量相同的缓冲器进行缓存，然后在对缓冲器进行逐一的正调整或负调整，从而解决在相关技术中没有在多字节并行处理的电路中实现单字节的调整的问题。

优选地，在实施时，可以发出快满或者快空指示(这些指示可以统称为指示信息)，来控制进行正调整或者负调整。快满或者快空的判断可以根据阈值比较的方式进行，当然也可以采用其他的方式。下面对阈值比较的方式进行举例说明。

在指示信息指示缓冲器中存储的数据超出第一阈值(例如，80％)时，在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行负调整；在指示信息指示缓冲器中存储的数据低于第二阈值(例如，10％)时，在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行正调整。

优选地，在拼接时，可以根据拼接指示信息对进行正调整或负调整之后读取的数据进行拼接，其中，拼接指示信息用于指示在读取数据时发生正调整或负调整的缓冲器。

优选地，可以根据固定速率数据的数据速率和处理时钟的频率确定并行处理的字节数量和缓冲器的数量，例如，10G的数据速率，311M处理时钟，此时并行处理的字节数量和缓冲器的数据均为4；又例如，如果是10G的速率，155M时钟处理，此时并行处理的字节数量和缓冲器的数据均为8。

图2是根据本发明实施例的数据映射装置的示意图，如图2所示，该装置包括：多个缓冲器、读写控制器、数据拼接器，下面对此进行分别说明。

多个缓冲器，用于缓存写入的固定速率数据CBR，缓冲器的数量与并行处理的字节数量相同，并且，写入每个缓冲器的数据量相同；读写控制器，用于根据缓冲器产生的指示信息在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，指示信息用于指示缓冲器中存储数据的多少；数据拼接器，用于对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据。

优选地，读写控制器用于在指示信息指示缓冲器中存储的数据超出第一阈值时，在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行负调整；并在指示信息指示缓冲器中存储的数据低于第二阈值时，在从缓冲器中读取数据时，对从每个缓冲器中读取的数据连续逐一进行正调整。

优选地，数据拼接器用于根据拼接指示信息对进行正调整或负调整之后读取的数据进行拼接，其中，拼接指示信息用于指示在读取数据时发生正调整或负调整的缓冲器。

优选地，如图2所示，该装置还可以包括：OPUk成帧器，用于将进行拼接之后的数据放入OPUk帧的净荷区，并***开销。

下面结合图2中的装置对并行处理的字节数量和缓冲器的数量均为4的优选实施例进行说明。

数据缓冲器

数据缓冲器完成数据从CBR时钟域的OPUk时钟域的转换。作为一个优选的实施例，若芯片内部按照N个字节并行处理，那么设置N个缓冲器。利用CBR接收恢复时钟向缓冲器内写入CBR数据，再利用OPUk时钟读出。在上述过程中，由于接收恢复时钟与OPUk时钟是一个异步时钟，读写速率不一样，缓冲器的状态会出现快空或者快满的指示。快空或者快满状态都将会触发OPUk的正调整或负调整，OPUk侧会相应的少读出或者多读出一次数据。每个缓冲器的写入速度相同，而读出速度则需根据缓冲器状态变化，正常读写时每次都是读写N个字节。由于OPUk每次调整只能处理一个字节，而CBR写入不可调节，CBR按固定速率写入N个字节，所以为防止多个缓冲器独立调整读出速度造成状态混乱，本实施例利用N个OPUK帧连续调整来解决这个问题。

在本实施例中，用到4个缓冲器(例如，这四个缓冲器的编号为1、2、3、4)来调整CBR与OPUK的速率差。缓冲器无溢出时，缓冲器数据读出按照1、2、3、4的编号顺序(当然也可以按照其他顺序来读取)。由于4个缓冲器读写速度相同，当发生负调整的时候，4个缓冲器都会产生溢出告警。此时在第一个OPUK帧NJO字节的位置上多读一次1号缓冲器；在第二个OPUK帧的NJO位置上读一次2号缓冲器，依次类推，在第N个NJO位置上读一次第N个缓冲器。其余时刻依然读写所有的缓冲器。同样，当正调整的时候，只有PJO位置不能装载数据，相应的数据缓冲器少读一个字节。这样本实施例就完成CBR与OPUK速率差的调整。

读写控制器

在本实施例中，该***用读写控制器来控制各个缓冲器的读写地址。

由于在发生调整时每个缓冲器地址会出现差异，所以，需要它根据缓冲器的状态去控制读地址。控制器还要产生缓冲器的读使能信号，并且产生正调整指示或负调整指示控制数据，从而选择拼接器正确工作。

数据拼接器

在没发生调整之前，数据拼接器输出的数据是按照1至N缓冲器的顺序，无需拼接操作。然而，在发生调整之后，在则需要拼接操作的介入。

在本实施例中，以负调整为例，当出现第一次调整后，将从1号缓冲器多读出的字节放在NJO的位置上发送，然后按照2、3......N、1的顺序拼装缓冲器数据放入OPUK帧净荷区。当出现第二次调整后，将从2号缓冲器多读出的字节放在NJO的位置上发送，然后按照3、4......N、1、2的顺序拼装缓冲器数据放入OPUK帧净荷区。依次类推，经过N次调整，数据拼接器恢复初始状态。同样，当正调整的时候，在PJO位置跳过一个数据缓冲器，改变其它缓冲器的拼接顺序。

OPUk成帧器

在本实施例中，***使用成帧器依次把经过数据拼接器后的数据流放入OPUk帧的净荷区，再***OPUk的一些开销组成合理的OPUk帧。

图3是根据本发明实施例优选的数据映射方法的流程图，下面结合图3进行说明。

首先，读取缓冲读空读满指示，若缓冲器有所述块控或快满指示，则根据指示进行对PJO和NJO字节进行调节，此步骤循环次数与所述缓存字节数相同，当读到NJO或PJO字节时，则调整对最后一个缓冲器的读写，然后进行OPUk数据帧的拼接，最后判断是否处理完所有的缓冲器，若没处理完，则返回读取缓冲读空读慢指示。

作为一个优选的实施例，这里，通过verilog语言编写了一个32位并行CBR到OPUk的映射逻辑。

数据缓冲模块

定义四个8bit宽度的双端口ram。其中，双端口ram的读写使用不同的时钟，写方向无条件向ram里面写数据，读方向根据OPUk的帧结构的净荷位置往外读数据。另外根据ram的读写地址差产生ram快空(almost_empty)信号、快满(almost_full)信号、上溢(overflow)信号和下溢(underflow)，上述信号用于指示ram的状态。在正常情况下，ram不会出现上溢或下溢，只有在CBR信号速率偏离OPUk的比特容差时才会出现，这时电路会对ram做一个复位操作。

读写控制模块

读写控制模块数据缓冲器的状态指示产生各种控制信号。当有一个所述缓冲器快空信号(almost_empty)有效时，则产生正调整指示信号(pjo_ind)，当缓冲器快满信号(almost_full)有效时产生，则负调整指示信号(njo_ind)。用上述方法来控制数据拼接模块对NJO和PJO的操作。

这里，控制模块根据OPUk帧结构的净荷位置指示信号和缓冲器状态产生数据缓冲器的读使能。正常情况下，在OPUk的净荷位置产生读使能。当发生正调整时，PJO字节不装载业务数据，禁止从数据缓冲器读取数据；由于电路是4个字节并行处理，PJO位置剩下三个字节仍需要读取数据装载，因此只产生3个缓冲器的读取使能信号，同时改变3个缓冲器的读地址。类似地，当发生负调整时，NJO字节需要读取缓冲器的数据，在NJO的位置产生1个缓冲器的读取使能信号，同时改变其读地址。这样的操作对不同的缓冲器逐一地做4次，每次空掉或多读取一个缓冲器，完成一轮调整操作。

数据拼接模块

在本实施例中，数据拼接模块的实现分三种情况：1.净荷区的数据(不含PJO位置的数据)拼接、2.PJO位置的数据拼接。3.NJO位置的数据拼接。在这里，以上三种情况都是通过判断缓冲器的调整计数状态(adj_cnt，即拼接指示信息一种优选实施方式)来确定拼接的方式。在无调整时adj_cnt＝0；在发生调整时adj_cnt发生变化，调整完毕后恢复成adj_cnt＝0。

其中，净荷区的数据拼接遵循以下调整规则：当adj_cnt＝0输出的净荷区数据选择从缓冲器读取的数据rd_data[31:0](表示从第31比特到第0个比特)；当adj_cnt＝1输出的数据选择为{rd_data[7:0]，rd_data[31:8]}拼接而成的4字节；当adj_cnt＝2输出的数据选择为{rd_data[15:0]，rd_data[31:16]}拼接而成的4字节；当adj_cnt＝3输出的数据选择为{rd_data[23:0]，rd_data[31:24]}拼接而成的4字节；。

在本实施例中，PJO位置的数据拼接遵循以下调整规则：无正调整指示时，PJO位置数据拼接方法与净荷区的数据拼接方法相同。第一次正调整时，设定adj_cnt＝1，PJO位置的低三个字节输出的数据选择从缓冲器读取的数据的高三个字节缓冲器_rd_data[31:8]，剩下的一个字节由于没有4号缓冲器读取使能信号，不会从缓冲器读出；由于出现第一次正调整指示时仍然从缓冲器读取数据，部分缓冲器仍处于快空状态(almost_empty)，所以会继续产生第二次正调整指示，此时设定adj_cnt＝2，拼接的组合为{rd_data[7:0]，rd_data[31:16]}，同第一次调整类似，3号缓冲器没有读取使能信号，不会从缓冲器读出；同理第三次正调整，此时设定adj_cnt＝3，拼接的组合为{rd_data[15:0]，rd_data[31:24]}；同理第四次正调整指示，此时设定adj_cnt＝0，拼接的组合为rd_data[23:0]；至此一个正调整循环结束实现了一次速率调整。

NJO位置的数据拼接遵循以下调整规则：无负调整指示时，NJO位置不装载业务数据。当缓冲器出现快满状态(almost_full)时产生第一次负调整指示，此时设定adj_cnt＝3，NJO位置输出的数据选择从rd_data[31:24]，剩下的三个缓冲器不读取数据；第一个缓冲器经过这次读操作快满的状态(almost_full)已经消失，但其他的还在继续产生负调整指示信号。第二次负调整指示时，设定adj_cnt＝2，NJO字节输出的数据选择rd_data[23:16]。第三次负调整指示时，设定adj_cnt＝1，NJO字节输出的数据选择rd_data[15:8]。同理，第四次负调整指示时也是同样的操作，设定adj_cnt＝0，NJO字节输出的数据选择rd_data[7:0]。经过四次负调整后完成了一次负调整循环。

OPUk成帧模块

设计一个行列计数器，通过行列计数器的值构建一个OPUk的帧结构，同时给出JC和PSI开销位置的指示、调整位置指示和净荷位置指示。成帧模块通过这些指示拼接过了的数据填入净荷区或调整位置，并根据调整指示***正确的JC开销和***PSI开销。

综上所述，通过上述实施例可以有效地处理在光传送网中，CBR固定速率数据到OPUk的映射。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种数据映射方法，其特征在于，包括：

将固定速率数据CBR写入到多个缓冲器中，其中，所述缓冲器的数量与并行处理的字节数量相同，写入每个缓冲器的数据量相同；

根据指示信息在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，所述指示信息用于指示所述缓冲器中存储数据的多少；

对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据。

2.根据权利要求1所述的方法，其特征在于，根据所述指示信息在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整或负调整包括：

在所述指示信息指示所述缓冲器中存储的数据超出第一阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行负调整；

在所述指示信息指示所述缓冲器中存储的数据低于第二阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整。

3.根据权利要求1所述的方法，其特征在于，对进行正调整或负调整之后读取的数据进行拼接包括：

根据拼接指示信息对进行所述正调整或负调整之后读取的数据进行拼接，其中，所述拼接指示信息用于指示在读取数据时发生正调整或负调整的缓冲器。

4.根据权利要求1至3中任一项所述的方法，其特征在于，对进行正调整或负调整之后读取的数据进行拼接之后，还包括：

将进行拼接之后的数据放入OPUk帧的净荷区，并***开销。

5.根据权利要求1至3中任一项所述的方法，其特征在于，根据固定速率数据的数据速率和处理时钟的频率确定所述并行处理的字节数量和所述缓冲器的数量。

6.一种数据映射装置，其特征在于，包括：

多个缓冲器，用于缓存写入的固定速率数据CBR，所述缓冲器的数量与并行处理的字节数量相同，并且，写入每个缓冲器的数据量相同；

读写控制器，用于根据所述缓冲器产生的指示信息在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整或负调整，其中，所述指示信息用于指示所述缓冲器中存储数据的多少；

数据拼接器，用于对进行正调整或负调整之后读取的数据进行拼接，以映射成光通路净荷单元OPUk数据。

7.根据权利要求6所述的装置，其特征在于，所述读写控制器用于在所述指示信息指示所述缓冲器中存储的数据超出第一阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行负调整；并在所述指示信息指示所述缓冲器中存储的数据低于第二阈值时，在从所述缓冲器中读取数据时，对从所述每个缓冲器中读取的数据连续逐一进行正调整。

8.根据权利要求6所述的装置，其特征在于，所述数据拼接器用于根据拼接指示信息对进行所述正调整或负调整之后读取的数据进行拼接，其中，所述拼接指示信息用于指示在读取数据时发生正调整或负调整的缓冲器。

9.根据权利要求6至8中任一项所述的装置，其特征在于，还包括：

OPUk成帧器，用于将进行拼接之后的数据放入OPUk帧的净荷区，并***开销。

10.根据权利要求6至8中任一项所述的装置，其特征在于，所述并行处理的字节数量和所述缓冲器的数量是根据固定速率数据的数据速率和处理时钟的频率确定的。

Images