CN101977286B

CN101977286B - 数字电视节目替换装置

Info

Publication number: CN101977286B
Application number: CN201010565857A
Authority: CN
Inventors: 杨秀芝; 陈建; 王卫星; 苏凯雄; 林荣华
Original assignee: Fuzhou University
Current assignee: Fuzhou University
Priority date: 2010-11-30
Filing date: 2010-11-30
Publication date: 2012-09-26
Anticipated expiration: 2030-11-30
Also published as: CN101977286A

Abstract

本发明提供了一种数字电视节目替换方法。本方法可以将一路数字电视传输流中的一套或多套节目替换为另一数字电视传输流中的一套或几套节目，并使替换之后的数字电视传输流保持有相同的各种标识符，具有结构简单、硬件设备少、成本低、速度快等优点。该方法采用复用调度策略，在替换过程中仅过滤掉不需要的节目，同时将替换的节目、需要保留的节目以及各种服务信息通过复用调度的方式，重新合成为多节目传输流。本发明采用的FPGA硬件电路设计的应用***主要包括码流同步检测模块，节目匹配检测模块，服务信息修改模块，数据缓冲模块，数据调度模块以及码流输入输出接口模块等部分。

Description

数字电视节目替换装置

技术领域

本发明涉及一种数字电视节目替换装置，特别是一种基于FPGA的数字电视节目替换方法及装置。

背景技术

数字电视是近十几年发展起来的高新技术，其声像质量，抗干扰性及传送节目的数目等方面有模拟电视无法比拟的优点。数字电视的开播，不但使观众可以欣赏更多的优质节目，同时也为电视运营商提供了巨大的商机。电视台在播出节目时出于运营的目的经常需要在一路码流中***自制节目、广告、片花等其他音视频TS流，覆盖原来的某一个节目，这就需要进行节目的切换。现有技术在进行节目源切换时，先直接停止当前播放的节目源，再播放切换后目标节目源，因为启动播放目标节目源需要一定时时间，会造成切换期间一定时长的黑屏期，使得节目不连贯。针对上述缺陷，本发明提供了一种简单快速的切换方法和实现装置。

发明内容

本发明的目的是提供一种数字电视节目替换方法和装置，它能用一路数字电视节目替换另一码流中的具有指定标识符的任一路节目。该装置可以在不同码流的两个节目之间进行切换，切换速度快，使用操作方便。

为达成上述目的，本发明的技术方案包括：一种数字电视节目替换装置，其特征在于：由串行接口输入电路、FPGA主控制模块和串行输出接口组成，所述的FPGA主控制模块由码流同步模块、节目匹配检测模块、节目过滤模块、服务信息修改模块、多个数据缓冲模块、数据调度模块组成；一路数字信号和另外一路数字信号分别通过串行接口输入模块的两个输入端连接到FPGA主控制模块中的码流同步模块，FPGA主控制模块中的数据调度模块的输出端连接到串行接口输出模块输出。

本发明一实施例子中具体包括以下模块：

1、至少两路码流信号输入电路，一路是替换源，另一路是被替换源，输入电路将接收的ASI格式数据转换成8位并行数据。

2、一个可编程逻辑（FPGA）模块，该FPGA模块内至少包含：

1）码流同步模块：该模块进行数据的同步检测及包格式的形成。

2）节目匹配检测模块：检测替换源码流中是否有与指定标识符相同的节目，并将检测结果传送给节目过滤模块进行节目过滤。同时将要替换的节目送给后续的数据缓冲模块。

3）节目过滤模块：当需要节目替换时，根据模块2）输出的检测信息，丢弃被替换的节目，保证被替换码流中其他节目信息的完整。在不需节目替换时，直接将码流输出给后续的数据缓冲模块。

4）服务信息修改模块：完成对服务信息的修改和生成。

5）至少3个数据缓冲模块，对调度前的数据进行缓冲。

6）数据调度模块：对各路输出缓冲器进行调度，使替换的节目与被替换码流中的其他节目合成为一路码流，并使其输出码率与输入码率基本一致。

3、一路信号输出电路，将输出的并行码流数据转换成ASI格式输出。

本发明可以将一路数字电视传输流中的一套或多套节目替换为另一数字电视传输流中的一套或几套节目，并使替换之后的数字电视传输流保持有相同的各种标识符，具有结构简单、硬件设备少、成本低、速度快等优点。

附图说明

图1是本发明***结构方框图。

图2是节目检测模块的信号流程图。

图3是数据调度的优先级反转图。

具体实施方式

下面结合附图以一个具体实施例子详述本发明的技术方案：

请参见图1，图1为本发明的***结构框图。在本实施例中，FPGA主控制模块的输入应有两路ASI输入和一路ASI输出，两路输入中一路为替换源的码流输入——ASI1，一路为被替换源的码流输入——ASI2，它们完成ASI格式的数据和8位并行数据之间的转换。在FPGA中，同步模块对输入的码流同步检测，之后进行用户任意指定节目的替换，生成一路新的MPEG流输出，从而实现本发明的目的。本发明的数字电视节目替换装置由纯硬件构成。其中：

串行接口输入模块120，主要完成输入信号的格式转换。与两组输入相对应，该模块包括两组电路，每组电路包含一个输入耦合整形模块1201、电路解码模块1202，分别将来自于ASI输入接口的ASI格式数据转换成8位并行格式。

现场可编程门阵列（FPGA）模块110，本例采用了altera公司的EP3C120F780C7N芯片（也可选用内部资源相近的其它厂商或其它型号的FPGA芯片），使用了芯片内部的普通逻辑单元和部分宏功能模块（如RAM、FIFO）。其内部包含下列功能子模块：码流同步模块1106，节目匹配检测模块1101，节目过滤模块1102，服务信息修改模块1103，数据缓冲FIFO 1104，数据调度模块1105，下面对这些子模块做进一步详述：

（1）码流同步模块1106：它将串行接口模块120输入的信号进行同步及失步判别，找出MPEG码流的同步头字节，并将同步后的TS流合成为188或204个字节的包，以利于后续模块的处理。

（2）节目匹配检测模块1101：包含PMT_PID比较器模块11011、ES_PID提取模块11012、ES_PID比较器11013、ES_PID过滤器11014。该模块接收同步后的替换源码流和被替换源码流，对替换和待替换节目标识符进行匹配，主要有PMT_PID及ES_PID(VIDEO_PID、AUDIO_PID、PCR_PID)等标识符的匹配。首先进行PMT_PID的匹配，如果匹配成功，则进行ES_PID的提取并比较，如果ES_PID也匹配成功，则将待替换节目数据送入缓冲器FIFO1 1104中，并将匹配的节目信息通知节目过滤模块1102。如果匹配不成功，说明该源码流中没有符合替换要求的节目存在，因而不进行输出。匹配过程中需要进行该路信息PSI信息的解析及提取，以获得该路的节目信息。具体实施的信号流程图如图2所示。

（3）节目过滤模块1102：包含PID存储器模块11021、PID比较器模块11022、PID过滤器11023。PID存储器模块11021存储ES_PID提取模块11012提取的PID，作为PID比较器模块11022的输入之一，PID比较器模块11022的另一个输入为被替换源的码流ASI,并同时接收节目匹配检测模块1101的匹配信息。当有匹配节目存在并需要替换时，节目匹配检测模块输出置过滤标志信号为1，以开始进行被替换源的相应节目的过滤，PID过滤器11023就将含有PID存储器模块11021存储的PID的数据包丢弃，其他与替换无关的数据包存入数据缓冲器FIFO2 1104中。当没有需要替换的节目时，该模块不对输入的码流进行处理。

（4）服务信息生成模块1103：包含SDT表的提取模块11031及SDT表的重新生成模块11032。ASI1 SDT表的提取模块11031进行替换源码流ASI1中SDT表的提取，ASI2 SDT表的提取模块11031进行替换源码流ASI2中SDT表的提取，SDT表的重新生成模块11032根据现行节目信息，重新生成新的服务描述表（SDT-Service Discription Table），使其名称与替换的节目名称一致。具体过程为：首先要提取出替换源码流中的SDT，找到要替换的节目的名称并存储，提取出被替换源码流中的SDT表，将被替换的节目的名称剔除，存储余下的节目的名称，再根据两路节目源存储的节目名称及对应的stream_id重新生成一个新的SDT表。重新生成的数据送入数据缓冲FIFO3 1104中。

（5）数据缓冲模块1104：暂存经过处理后的数据，为后续的数据调度提供缓冲。当其满188字节时即输出一个半满信号供数据调度模块1105进行判断。

（6）数据调度模块1105：用于将替换节目数据、剔除待替换码流后的原始数据、新生成的服务描述表复用成一路新的TS码流输出。该模块接收FIFO1 1104、FIFO2 1104、和FIFO3 1104的半满标志，根据各半满标志进行合理的调度，调度策略采用滑动优先级的方式，对于三路的缓冲，优先级号设为1、2、3，优先级号越小的优先级越高，对于有半满信号输入的缓冲，优先级高的先调度，而优先级根据调度的顺序进行轮转，即刚调度过的优先级沦为最低，这样能够保证各路码流均匀的调度。用户可以自己设置调度的速率，也即输出码率。图3为第一路的缓冲FIFO1 1104的优先级变化，其他两路和第一路类似。

串行接口输出模块130，接收来自数据调度模块输出的数据，将并行的码流数据转换为270Mbps的串行数据，再通过输出耦合驱动电路完成ASI信号的驱动及耦合输出。这里要说明的是，本发明提到的串行接口输入和输出模块除由图1所示的电路构成外，还可以以其他方式构成，其是本领域技术人员习知的两个模块。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种数字电视节目替换装置，其特征在于：由串行接口输入电路、FPGA主控制模块和串行输出接口组成，所述的FPGA主控制模块（FPGA110）由码流同步模块（1106）、节目匹配检测模块（1101）、节目过滤模块（1102）、服务信息修改模块（1103）、数据缓冲器FIFO1、数据缓冲器FIFO2、数据缓冲器FIFO3、数据调度模块（1105）组成；一路数字信号ASI1和另外一路数字信号ASI2分别通过串行接口输入电路的两个输入端连接到FPGA主控制模块（FPGA110）中的码流同步模块（1106），FPGA主控制模块（FPGA110）中的数据调度模块（1105）的输出端连接到串行输出接口输出；

所述的码流同步模块（1106）将输入的信号进行同步及失步判别，找出MPEG码流的同步头字节，并将同步后的TS流合成为188或204个字节的包，以利于后续模块的处理；所述节目匹配检测模块（1101）接收同步后的替换源码流和被替换源码流，对替换和被替换节目标识符进行匹配，匹配的标识符包括PMT_PID、ES_PID、VIDEO_PID、AUDIO_PID和PCR_PID；所述的节目过滤模块（1102）负责节目的过滤，当有匹配节目存在并需要替换时，节目匹配检测模块输出过滤标志信号为1，以开始进行被替换源的相应节目的过滤，当没有需要替换的节目时，该节目过滤模块（1102）不对输入的码流进行处理；

所述的节目匹配检测模块（1101）由PMD_PID比较器（11011）、ES_PID提取器（11013）、ES_PID比较器（11014）、ES_PID过滤器（11012）组成，该模块接收同步后的替换源码流和被替换源码流，对替换和被替换节目标识符进行匹配，首先进行PMT_PID的匹配，如果匹配成功，则进行ES_PID的提取并比较，如果ES_PID也匹配成功，则将被替换节目数据送入数据缓冲器FIFO1中，并将匹配的节目信息通知节目过滤模块（1102）；

所述的节目过滤模块（1102）由PID存储器（11021）、PID比较器（11022）、PID过滤器（11023）组成，当有匹配节目存在并需要替换时，PID过滤器（11023）就将含有PID存储器模块（11021）存储的PID的数据包丢弃，其他与替换无关的数据包存入数据缓冲器FIFO2 中；当没有需要替换的节目时，该节目过滤模块（1102）不对输入的码流进行处理；

所述的服务信息修改模块（1103）包括以下工作流程：首先要提取出替换源码流中的SDT，找到要替换的节目的名称并存储，提取出被替换源码流中的SDT表，将被替换的节目的名称剔除，存储余下的节目的名称，再根据两路节目源存储的节目名称及对应的stream_id重新生成一个新的SDT表；

所述的服务信息修改模块（1103）包含SDT表的提取模块（11031）及SDT表的重新生成模块（11032）；ASI1 SDT表的提取模块（11031）进行替换源码流ASI1中SDT表的提取，ASI2 SDT表的提取模块（11031）进行被替换源码流ASI2中SDT表的提取，SDT表的重新生成模块（11032）根据现行节目信息，重新生成新的服务描述表，使其名称与替换的节目名称一致；

所述的数据调度模块（1105），对替换的节目数据、剔除被替换码流后的原始数据、新生成的服务描述表复用成一路新的TS码流输出。