CN101976218A - 用于基于关键路径的分析的性能监视体系结构的增强 - Google Patents

用于基于关键路径的分析的性能监视体系结构的增强 Download PDF

Info

Publication number
CN101976218A
CN101976218A CN2010105538987A CN201010553898A CN101976218A CN 101976218 A CN101976218 A CN 101976218A CN 2010105538987 A CN2010105538987 A CN 2010105538987A CN 201010553898 A CN201010553898 A CN 201010553898A CN 101976218 A CN101976218 A CN 101976218A
Authority
CN
China
Prior art keywords
functional part
microarchitecture
resignation
cache
contribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105538987A
Other languages
English (en)
Other versions
CN101976218B (zh
Inventor
C·纽伯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101976218A publication Critical patent/CN101976218A/zh
Application granted granted Critical
Publication of CN101976218B publication Critical patent/CN101976218B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
    • G06F11/3428—Benchmarking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3447—Performance evaluation by modeling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3457—Performance evaluation by simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/86—Event-based monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/885—Monitoring specific for caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Advance Control (AREA)
  • Microcomputers (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本文描述一种用于监视微体系结构的性能和基于监视的性能来调整微体系结构的方法和设备。通过模拟、分析性原因查找、引退推出测量、总执行时间和确定每个实例事件成本的其他方法来监视性能。基于每个实例事件成本，调整微体系结构和/或执行软件以增强性能。

Description

用于基于关键路径的分析的性能监视体系结构的增强
本发明申请是本发明申请人于2006年6月1日提交的、申请号为200680019059.9、发明名称为“用于基于关键路径的分析的性能监视体系结构的增强”的发明申请的分案申请。
技术领域
本发明涉及计算机***领域，具体来说涉及微体系结构的性能监视和调整。
背景技术
性能分析是表征、调试和调整微体系结构设计、查找和修正硬件和软件中的性能瓶颈以及定位可避免的性能问题的基础。随着计算机业的发展，分析微体系结构并基于该分析来对微体系结构进行更改的能力变得更加复杂且重要。
除了提供尽可能最佳的平台外，常常通过调整应用程序以使之在该平台上以最佳表现运行来实现最佳性能。在识别性能瓶颈、找出如何通过更好的代码生成来避免它们以及确认性能的提升等方面都有大量投入。性能监视器是该分析中的一个关键组件。性能监视比硅前(pre-silicon)模拟提供更大量的性能数据，并且已经被用于调整微体系结构设计以提升诸如存储转发等方面的性能。在推动硅更改时，准确地知道性能问题发生的频度和从改进微体系结构的该部分获得的多大获益是必不可少的要素。
在过去，串行执行机器的性能监视相对是直接的，因为跟踪串行性能瓶颈远比检测并行乱序执行期间的性能极限容易得多。典型性能分析按如下方式将工作负荷的CPI(每个指令的时钟数)分解成各个组成部分：1)硬件中的计数性能事件，2)估算每个事件对程序的关键路径的相对贡献，以及3)将对工作负荷的性能瓶颈产生贡献的各个组成部分组合成总细分。估算单个微体系结构原因的每个实例成本对于乱序且高度推测的机器来说是困难的，其中有要涵盖许多停止成本的大部分的足够推测且流水线并行性。目前，已经采用专用方法来估算事件的每个实例影响，并且这些估算的精确度和变化常常是未知的。
例如，图1图示单问题机器中指令101-107的提取、执行和引退(retirement)的示例。指令102具有分支误预测110，它使指令103的提取延迟，并显著地在指令102之后推出(pushout)指令103的引退。指令104具有第一级高速缓存未命中120，它进一步地推出指令105的引退。但是指令104的引退推出125被指令105的第二级高速缓存未命中130矮化(dwarfed)，它具有如此长的等待时间，以致于指令106中的分支误预测135对它的引退时间没有任何影响。正如图1所列举的，不管能够实现乱序高度推测并行执行的处理器中有全面的性能监视，即使在单个问题机器中，测量引退推出时也存在无法理解的复杂性。
附图说明
附图以举例方式而无意作为限制图示了本发明。
图1图示单个问题机器中多个操作的提取、执行和引退的实施例。
图2图示一种处理器的实施例，该处理器包括第一性能监视模块和第二微体系结构调整模块。
图3图示图2的特定实施例。
图4图示一种处理器的实施例，该处理器包括用于以静态或动态方式重新编译软件的模块。
图5图示一种***的实施例，该***包括具有用于监视处理器的性能和调整处理器的微体系结构的模块的处理器。
图6a图示用于监视性能并基于性能来调整微处理器的流程图的实施例。
图6b图示图6a的特定实施例。
图6c图示用于监视性能并调整微处理器的另一个实施例。
图7图示用于在特定事件发生时测量引退推出的实施例。
具体实施方式
在下文描述中，提出了例如特定体系结构、这些体系结构内的功能部件、调整机制和***配置的大量特定细节以便提供对本发明的透彻理解。但是，对于本领域技术人员显见的是，无需采用这些特定细节也能实施本发明。在一些其他情况中，没有对例如公知的逻辑设计、软件编译器、软件重新配置技术和处理器去功能部件(processor defeaturing)技术等的公知组件或方法进行详细描述，以便避免不必要地妨碍了对本发明的理解。
性能监视
图2图示一种处理器205的实施例，该处理器205具有性能监视模块210和调整模块215。处理器205可以是用于执行代码和/或对数据进行操作的任何部件。作为特定实例，处理器205能够实现并行执行。在另一个实施例中，处理器205能够实现乱序执行。处理器205还可以实现分支预测和推测执行，以及实现其他公知的处理单元和方法。
处理器250中图示的其他处理单元包括：存储器子***220、前端225、乱序引擎230和执行单元235。这些模块、单元或功能块的每一个可以为处理器205提供前述的功能。在一个实施例中，存储器子***包括较高级的高速缓存和用于与外部设备实现接口的总线接口，前端225包括投机逻辑和提取逻辑，乱序引擎230包括用于将指令重新排序的调度逻辑，以及执行单元235包括以串行和并行执行的浮点和整数执行单元。
模块210和模块215能以硬件、软件、固件或其任何组合来实现。通常，在不同的实施例中，模块的边界是不同的，并且一起来实现以及单独地实现功能。在一个示例中，在一个模块中实现性能监视和调整。在图2图示的实施例中，分别示出模块210和模块215；但是模块210和模块215可以是由其他图示的单元220-235执行的软件。
模块210用于监视处理器205的性能。在一个实施例中，通过确定和/或导出至关键路径的每个实例成本来实现性能监视。关键路径包括在将增加发生、任务或事件的等待时间的情况下将会对完成操作、指令、指令集或程序所要耗费的时间产生贡献的任何此类发生、任务和/或事件的任何路径或序列。在图形学上来说，关键路径有时可以称为经过特定机器上运行的程序中的数据、控制和资源相关性的图形的路径，其中该相关图形中的任何弧的延长将导致该程序的执行等待时间的增加。
因此，换言之，事件/功能部件对关键路径的每个实例贡献是事件(例如第二级高速缓存未命中)或微体系结构功能部件(例如分支预测单元)对完成任务或程序中所经历的等待时间的贡献。实际上，事件或功能部件的贡献在不同的应用程序域间有显著差异。因此，可以为特定的用户级应用程序(例如操作***)来确定事件或微体系结构功能部件成本/贡献。下文将参考图3来更详细地论述模块215。
事件包括处理器中引起等待时间的任何操作、发生或动作。微处理器中的常见事件的一些示例包括：低级高速缓存未命中、次级高速缓存未命中、高级高速缓存未命中、高速缓存访问、高速缓存窥探、分支误预测、从存储器提取、引退时锁定(lock at retirement)、硬件预提取、前端存储、高速缓存分割(cache split)、存储转发问题、资源停止、回写、指令解码、地址转换、对转换缓冲器的访问、整型运算数执行、浮点运算数执行、寄存器的重命名、指令的调度、寄存器读取以及寄存器写入。
微体系结构功能部件包括与前述的事件关联的逻辑、功能单元、资源或其他功能部件。微体系结构功能部件的示例包括：高速缓存、指令高速缓存、数据高速缓存、分支目标阵列、虚拟存储器表、寄存器文件、转换表、后备缓冲器、分支预测单元、硬件预提取器、执行单元、乱序引擎、分配器单元、寄存器重命名逻辑、总线接口单元、提取单元、解码单元、体系结构状态寄存器、执行单元、浮点执行单元、整型执行单元、ALU以及微处理器的其他常见功能部件。
每个指令的时钟数
性能的主要指标之一是每个指令的时钟数(CPI)。CPI可以分成多个组成部分，以便可以确定可能归因于多个因素/事件的每一个因素/事件的周期百分比的指示。如上所述，这些因素可以包括诸如未命中高速缓存和进入DRAM引起的等待时间、分支误预测处罚、引退机制(即为了锁定)引起的流水线延迟等的事件。另一些因素的示例包括与这些事件关联的微体系结构功能部件，例如未命中的高速缓存、用于分支预测的分支目标阵列中的未命中、将总线接口用于进入DRAM以及使用状态机来实现锁定。
通常，通过将因素发生的次数乘以它以周期计的影响，然后除以总周期数来确定该因素的相对贡献。虽然对于标量非流水线非推测机器来说能够精确地提供此类细分，但是对于超标量流水线乱序且高度推测机器来说难以给出精确的周期统计。工作负荷中通常存在足够的并行性可供此类机器用于通过执行有用的工作来隐藏至少一部分停止。因此，该停止的局部影响对程序的总关键路径产生的贡献可能远比理论上每个实例成本对程序的总关键路径产生的贡献小。意外的是，如果局部延迟导致较佳的总体调度，则局部停止甚至可能对程序的总执行时间有正面影响。
分析每个实例的贡献/成本
可以采用多种不同的方式来确定每个实例事件成本，即事件或微体系结构功能部件对关键路径的贡献，这些方式包括：(1)分析性估算；(2)来自性能监视器的持续时间计数；(3)由硬件性能监视器和由模拟器测量的引退推出；以及(4)按微基准测试、模拟和硅去功能部件测量的因事件数量的改变导致总执行时间中的改变。
分析性估算
在第一实施例中，在理论上确定每个实例成本，即功能部件的贡献。理论贡献可以包括功能部件操作或事件发生的经验知识以及体系结构模拟。这常常通过理解微体系结构、并且通常集中在执行阶段而非引退来导出。最简单形式的分析性估算表征局部停止成本，与如何通过以并行方式执行其他操作(执行阶段或指令)可获得的并行性来涵盖这些停止无关。
持续时间计数
在另一个实施例中，性能监视器通过持续时间计数来确定功能部件的贡献。一些性能监视器事件被定义为对感兴趣的事项发生的每个周期计数。这得到持续时间计数，而不是实例计数。这两类计数是状态机(例如页步行处理程序(page walk handler)、锁定状态机)处于活动的周期以及队列中有一个或多个项(例如总线的未完成高速缓存未命中的队列)的周期。这些示例测量执行阶段中的时间，而除非执行处于引退状态(此情况对应于锁定状态机)，否则不一定测量引退推出。此形式的功能部件在本领域中可用于评估基准测试专用成本。
引退推出
引退推出在确定事件和功能部件在局部规模上的贡献以及将该测量外推到全局规模上是有用的。引退推出在一个操作在期望的时间或期望的周期期间不引退时发生。例如，对于顺序的指令(或微操作)对，如果第二个指令在第一个指令之后没有尽可能快地引退(通常在相同的周期内，或如果引退资源受限，则在下一个周期内)，则考虑推出该引退。引退推出提供向后看、对关键路径的贡献的“区域性的”(而非单纯局部的)测量。就引退推出知道某些时间点之前已引退的所有操作的重叠的意义上来看，它是向后看的。如果局部停止成本为50的两个操作按相差一个周期开始，则第二个操作的引退推出至多为1，而非50。
引退推出的实际测量可能因开始测量该推出的具体时间而有所不同。在一个实例中，测量从事件的发生开始。在另一个实施例中，推出的测量从指令或操作应该已被引退的时间开始。在再一个实施例中，仅通过对引退推出发生的次数计数来测量引退推出，下文参考顺序操作的引退推出来予以论述。有多种方式用于通过引退推出来测量/导出每个实例的贡献。为了说明，下文论述引退推出、顺序操作和标记的两种方法。
这两种机制使用户能够通过利用不同阈值重复运行来创建引退推出的分布直方图。顺序操作的引退推出能够创建程序中所有操作的引退延迟的分布图。此外，引退推出的标记能够创建个别/特定事件(例如分支误预测的个别贡献)的延迟分布图。
顺序操作的引退推出，即慢引退限定
对于此机制，对其中引退连续操作或微操作之间的延迟大于用户指定的阈值的顺序操作实例进行计数。因此，测量连续操作的推出并报告等待时间超过预定义阈值的推出的数量。
在一个实施例中，使用专用计数器来测量慢引退限定，该专用计数器对没有引退来自线程的的指令的周期计数。只要第一个操作引退，就将该计数器初始化为用户定义的值。如果计数器因具体设计而对于特定的第二指令下溢或上溢，则将该第二指令视为具有慢引退，即引退推出。
作为采用递减计数器的设计的一个示例，如果用户希望对25个周期中推出多少指令引退计数，则该计数器设为25的预定义值。如果它下溢，则认为推出第二指令的引退。在递增计数器实现中，可以将用户定义的值初始化为0或负值。例如，将计数器初始化为0，并递增计数到25的阈值。如果计数器上溢，则存在引退推出。在备选方式中，可以将递增计数器初始化为-25，并递增计数到0，这在确定计数器上溢时简化了逻辑比较。
引退推出标记，即引退推出分布描绘
与慢引退限定非常相似，引退推出标记限定具有超过某个阈值的引退推出的指令或操作。但是，在此机制中，慢引退限定是对感兴趣的指令或操作的许多其他限定的其中之一。其他限定可以包括针对该指令或操作发生的特定事件，例如第二级高速缓存未命中。在逻辑上将这些限定组合，并且如果指令或操作满足指定的限定标准，则对该指令或操作计数。注意，可以对限定器(qualifier)/事件进行逻辑运算或将它们组合，这在指定的机器状态寄存器中是可以进行用户定义的。
在另一个实施例中，基于一个或多个特定事件的排除来标记操作。如上所述，并行执行可以掩蔽特定事件的实际影响。作为特定的示例，对第三级高速缓存的未命中可能矮化对第二级高速缓存的未命中的影响。为了隔离对第二级高速缓存的未命中的影响，如果特定操作导致对第二级高速缓存的未命中而未导致第三级高速缓存的未命中，则可以标记该特定操作。换言之，从测量中排除对导致第三级高速缓存未命中的操作的测量。因此，该标记包括在特定事件发生且至少第二事件未发生时选择操作。
直接参考图7，其中图示使用标记机制来测量引退推出的实施例。在流程705中，当特定事件发生和/或特定事件排除时标记操作。该操作将在能够实现并行执行的处理器中执行。但是，该处理器还能够实现串行执行、推测执行和乱序执行。
特定事件可以是上文论述的微处理器中的任何事件。在一个实施例中，事件是引退事件时的基于事件的精确采样(precise event based sampling)(PEBS)。在PEBS中，将操作(微操作或指令)标示(标记)为已遇到感兴趣的事件，例如高速缓存未命中。当该操作引退时，引退逻辑注意到它被标记并执行特殊的动作。将指令的地址和体系结构状态(例如标志和体系结构寄存器)保存在存储缓冲器中。在此情况中，将推出等待时间与其他信息一起记录。程序执行可以在那些特殊动作之后继续，直到记录此类信息的存储缓冲器(几乎)满为止。当存储缓冲器满(或高于用户指定的水位标)时，导致性能监视中断，由此以信号告知用户应该读取该存储缓冲器。可以由硬件中的有限状态机、通过微代码中的指令或二者的组合来管理对PEBS执行的动作。
导致操作的标记的一些事件的特定示例包括：高速缓存未命中、高速缓存访问、高速缓存窥探、分支误预测、引退时锁定、硬件预提取、加载、存储、回写以及对转换缓冲器的访问。标记包括选择操作来用于测量。注意还可以将这些事件选为排除的目标，即如果这些事件的其中之一也与上文论述的特定事件同时发生，则可以不标记该操作。
在流程710中标记或选择操作之后，确定操作的引退推出。如上所述，确定引退推出可以是对引退中的延迟的实际测量，以及由于该特定事件而简单地将该操作作为一个延迟的引退。
在目标是实际测量引退的实施例中，计数器(例如用于慢引退限定的计数器)中的阈值模数设为0，以使引退时的最终值为等于引退推出的正数。在一个实例中，初始化第一计数器并基于第一计数器的初始化和存储寄存器的使用来确定引退推出。在此实例中，将第一计数器的状态复制到另一个机器状态寄存器。当引退时，冻结该存储寄存器而不对其更新。因此，该存储寄存器在软件读出它之前是稳定不变的。
注意，测量推出是参考引退时的测量来引述的。但是，还可以在乱序机器中的其他有序阻塞(in-order choke)点处测量推出，例如提取存储器操作、将存储器操作解码、发出存储器操作、将存储器操作分配到存储器排序缓冲器中以及存储器操作的全局可见性。
总执行时间
局部停止成本可能被并行执行的其他工作部分或完全地涵盖。捕捉区域性延迟的引退推出也可能被测量引退推出时仍在进行中的工作或其他停止部分或完全地涵盖。如上文论述的，图1中图示了涵盖引退推出的一种方式。给定操作的停止对程序的关键路径产生的贡献的最终测量是由于该停止原因而发生的执行等待时间上的变化。
对全局关键路径的平均增量贡献的一个指示是测量程序的整个执行或长时间追踪(即长时间追踪执行监视)。这种方法涵盖了流水线中任何位置发生的对关键路径的贡献，并将其他并行性可以涵盖局部延迟的因素纳入考虑。通过更改事件实例的数量(这更改了执行时间)并计算将执行时间上的变化除以事件数量上的变化来导出增量贡献。例如，如果增加高速缓存大小将高速缓存未命中的次数从100降低到90，并将执行时间从2000降低到1600，则增量贡献是每次未命中(2000-1600)/(100-90)＝40周期。
可以采用多种方式来实现此技术。第一，可以构造两个版本的微基准测试，一个采用事件而另一个没有。第二，可以更改模拟器配置以引入或消除事件。在两种配置中对一个或多个程序运行该模拟，并对每种情况记录事件的数量和总执行时间。最后，一些产品支持硅去功能部件，例如收缩分支目标阵列的大小或更改策略。例如，这可以用于影响分支预测率。
如上所述，可以通过如下方式来进行确定微体系结构功能部件的贡献，即事件成本：(1)分析性估算；(2)来自性能监视器的持续时间计数；(3)由硬件性能监视器和由模拟器测量的引退推出；以及(4)通过微基准测试、模拟和硅去功能部件测量的总执行时间。但是，性能监视和确定对关键路径的贡献不限于上述方法的其中之一的正交实现，相反可以利用任何组合来分析硅功能部件的事件对关键路径的贡献。
特定事件的每个实例成本的示例
为了评估多种事件的每个实例成本，采用了分析每个实例贡献部分中描述的一些技术。当然，存在多种对追踪的全面CPI细分的贡献项(contributor)。选择了四个重要的贡献项来演示每种描述的技术的效用。但是，对于每个事件，使用所有这些技术不总是可能的或方便的。例如，性能监视持续时间计数对于关注的事件可能不可用。相似地，通过调整模拟器中的大小或策略来扰乱执行可能不会影响事件发生的次数或更改特定追踪中的运行时间。表1示出基于模拟执行的扰乱对这四个原因中的每个原因的估算成本的汇总，并提供基于总体模拟结果的影响中的变化的指示。
Figure BSA00000356657000111
表1：经验每个实例成本
分支误预测
分支误预测是应用程序降速的常见原因。它们迫使处理器流水线重新启动并抛弃推测工作。分支预测器随着时间推移变得越来越准确。然而，随着更深且更宽的流水线，误预测可能导致完成有用工作的机会大量丢失。
Figure BSA00000356657000112
表2：分支误预测的每个实例事件成本
分支误预测成本的分析性测量是从正常地检测到分支误预测起，执行并返回到正常地从追踪高速缓存提取指令的延迟(31)的周期数。分析视角测量机器前端中发生的实际延迟。如果评估分支条件时因为资源争用或因为未解决的数据依赖(尤其是在该依赖是对经受高速缓存未命中的加载的情况中)而存在任何延迟，则会增加该延迟。出于这些原因，如微基准测试、HW引退推出和模拟的引退推出中可见到的，引退推出延迟可能在三十多到四十多。表2中对应于HW引退推出示出三个值。这里使用的微基准测试具有含条件分支且无存储器引用的循环体。具有36个周期延迟的分支比具有35个周期延迟的分支多28％，具有40个周期延迟的分支比具有39个周期延迟的分支多27％，以及具有41个周期的延迟的分支比具有40个周期延迟的分支多43％。微基准测试接近地与分析模型匹配，因为它们包含不多的并行工作，无需复杂的清除。
但是，如图1所示，在指令106具有分支误预测的情况下，如果机器的后端中已经有较早的引退推出，则前端中的延迟可能不会有影响。而且，较迟的高速缓存未命中可能因远远更大的延迟而掩盖该分支对关键路径的贡献。其一个原因是，对总关键路径的平均贡献远低于引退推出。已由禁用间接分支预测器得到对关键路径的模拟的总贡献，由此它就可以仅预测最后一个目标。而且，在真实应用中，路径外(off-path)代码常常可以执行有用的数据预提取和DTLB查询，这减少误预测的影响。最后，将一个误预测的处理与第二误预测的处理重叠可以减少对总关键路径的平均贡献。
从此论述来看，显然对关键路径的实际平均贡献可能与具体上下文高度相关，并且引退推出可能高估每个实例成本。可以将例如～70％的缩放系数应用于HW测量的引退推出以得到中等每个实例成本。注意此事件成本可能与特定微体系结构以及甚至相同微体系结构系列内的实现高度相关。
第一级(L1)高速缓存未命中
第一级高速缓存未命中是常发生的。乱序处理器设计为查找指令流中的独立工作以使处理器保持繁忙，同时处理第二级高速缓存未命中。因此，局部L1未命中成本(例如引退推出)中仅小部分对总关键路径产生贡献。
  分析   模拟执行   模拟的引退推出   微基准测试
  18  9   18.3   26
表3：第一级高速缓存未命中的每个实例事件成本
这里分析模型描述正常的加载使用成本之上的LI未命中的开销。该事件的微基准测试由面对18个周期开销的均匀分布的指针跟踪循环构成。可以将～50％的缩放系数应用于所有L1未命中事件的硬件引退推出以得出中值每个实例成本。
第二级(L2)高速缓存未命中
可以将第二级高速缓存未命中发出到较高级高速缓存或存储器控制器/DRAM。乱序处理器设计为查找独立的L2高速缓存未命中以将这些长时间事务的处理实现流水线化。
Figure BSA00000356657000131
表4：第二级高速缓存未命中的每个实例事件成本
高速缓存未命中的分析性测量是具有流式DRAM页命中的306个时钟。这从3.4GHz处理器上具有800MHz FSB的90纳秒DRAM计算出。由简单指针跟踪代码构成的微基准测试较好地与该分析模型相关。该内核设计为在DTLB中命中，但是从硬件预提取器实现不了任何有益之处。这里有少许并行工作要做，这可以隐藏一些等待时间，并有少许独立工作要做，这将阻止每个加载立即被发送到DRAM。引退推出和模拟执行全部导致小于分析值的每个实例成本。实际上，模拟执行显示不同的跟踪之间每个实例成本上范围较宽的变化，比分析值更短以及更长。显然，通过频谱的短等待时间端上叠加的DRAM访问有所获益。较长的每个实例等待时间可能以多种方式发生，包括处理器存储器请求排队深度限制和总线带宽不足。
硬件预提取器在此等待时间中起非常重要的作用。虽然相应地进行扼流控制，但是它能够将多个请求***到存储器***中，由此增加后续需求加载的等待时间。在频谱的另一端，预提取器有时预提取得太迟，以致于无法避免较早加载时的未命中，但是足够早以致于已导致数据在较早加载时处于从DRAM发出的途中。这导致较短的每个实例有效未命中成本。一般来说，中值每个实例成本与HW引退推出测量非常相似。
如上文提到的，成本的变化在不同应用程序域之间有显著差异。因此，在确定特定功能部件的贡献时，潜在地具有用于测量给定应用程序的成本的场内机制会极其有帮助。鉴于这种变化，可以在每个应用程序的基础上调整微体系结构。
调整微体系结构
可以例如在引退推出测量和总执行时间测量期间调整微体系结构以确定每个实例事件成本。但是，也可以响应每个实例事件成本来调整微体系结构。调整微体系结构功能部件或微体系结构包括更改大小、启用或禁用微体系结构内的逻辑、功能部件和/或单元以及更改微体系结构内的策略。
在一个实施例中，调整是基于微体系结构功能部件的贡献(即每个实例贡献)来实现的。作为第一个示例，改变功能部件的大小、启用功能部件、禁用功能部件或基于哪个动作减少关键路径中的等待时间来改变与功能部件关联的策略。作为另一个示例，可以使用例如功率等其他考虑来调整微体系结构。在此示例中，可以确定禁用功能部件将等待时间增加不大的量。但是，基于功能部件的性能获益不大且禁用该功能部件将节省很大的功率的确定，调整该功能部件，例如禁用该功能部件。
作为经验示例，有关先前的体系结构注意到，在多个宏工作负载中，注意到大量的混淆冲突。发生混淆冲突的这些示例的其中之一是在访问相同高速缓存行的多个线程之间。
软件线程是可用来独立于另一个线程来执行的程序的至少一部分。一些微处理器甚至支持硬件中的多线程，其中处理器具有至少多组完整且独立的体系结构状态寄存器，用于独立地调度多个软件线程的执行。但是，这些硬件线程共享例如高速缓存的一些资源。先前，多个线程对高速缓存中的相同高速缓存行的访问导致高速缓存行的位移和局部性的减少。因此，线程的数据存储器的起始地址被设为不同的值以便避免线程之间高速缓存中的高速缓存行的位移。
参考图3，图示处理器205中模块215的特定实施例。模块215用于至少基于微体系结构功能部件对关键路径的贡献来调整用户级应用程序的微体系结构功能部件。
这种类型的调整的非常特别的示例包括：在应用程序期间或例如垃圾收集的应用程序阶段监视硬件预提取器的性能。在启用硬件预提取器的情况下运行垃圾收集，然后在禁用硬件预提取器的情况下运行垃圾收集，发现在一些实例中，在没有硬件预提取器的情况下，垃圾收集执行得更好。因此，可以在垃圾收集应用程序的执行时调整微体系结构并禁用硬件预提取器。
基于性能分析更改策略的其他示例包括：预提取的积极性、在同时线程化机器中相对地将资源分配到不同线程、推测页步行、对TLB的推测更新、以及在用于分支和存储器依赖的预测机制之间进行选择。
图3图示微体系结构功能部件：存储器子***220、高速缓存350、前端225、分支预测355、提取360、执行单元235、高速缓存350、执行单元355、乱序引擎230和引退365。微体系结构功能部件的其他示例包括：高速缓存、指令高速缓存、数据高速缓存、分支目标阵列、虚拟存储器表、寄存器文件、转换表、后备缓冲器、分支预测单元、间接分支预测器、硬件预提取器、执行单元、乱序引擎、分配器单元、寄存器重命名逻辑、总线接口单元、提取单元、解码单元、体系结构状态寄存器、执行单元、浮点执行单元、整型执行单元、ALU、以及微处理器的其他常见功能部件。
如上所述，调整微体系结构功能部件可以包括启用或禁用微体系结构功能部件。与上文硬件预提取器的示例一样，当特定软件程序期间禁用功能部件时，如果确定贡献将得到增强，即更好，则禁用预提取器。
确定微体系结构功能部件对用户级应用程序的关键路径的贡献的一种方式是在启用该微体系结构功能部件的情况下执行用户级应用程序。然后在禁用该微体系结构功能部件的情况下执行用户级应用程序。最后，基于启用功能部件情况下用户级应用程序的执行与禁用功能部件情况下用户级应用程序的执行的比较来确定微体系结构功能部件对用户级应用程序的关键路径的贡献。简单来说，通过在每次执行用户级应用程序时测量总执行时间，确定哪个总执行时间较好；启用功能部件情况下的总执行时间还是禁用功能部件情况下的总执行时间。
作为特定示例，模块215包括去功能部件寄存器305。去功能部件寄存器305包括多个字段，例如字段310-335。这些字段可以是各个位，或每个字段可以具有多个位。此外，每个字段可用来调整微体系结构功能部件。换言之，该字段与微体系结构功能部件关联，即字段310与分支预测355关联，字段315与提取360关联，字段320关联到高速缓存350，字段325关联到引退逻辑365，字段330关联到执行单元355，以及字段335关联到高速缓存350。当设置这些字段的其中一个字段(例如字段310)时，它禁用分支预测355。
如上所论述，如果在被禁用时功能部件对关键路径的性能贡献得以增强，则另一个模块(例如嵌入在模块215中或作为模块215的一部分、与模块215关联的软件程序)可以设置字段(例如字段310)。如上文提到的，模块215可以是硬件、软件或它们的组合，以及与模块210关联或部分地与模块210重叠。例如，作为模块210的功能的一部分，为了确定用户级程序执行期间分支预测355的贡献，可以使用模块215中图示的寄存器305来调整或禁用处理器205的功能部件(例如分支预测355)。
在另一个实施例中，去功能部件(即调整)包括以物理方式或虚拟方式更改功能部件的大小。在上面示例的备选方式中，如果显示分支预测355的贡献增强了用户级应用程序的执行，则可以通过字段310相应地增加/减少分支预测355的大小。下面的示例说明通过调整高速缓存的大小来调整处理器以发现功能部件或事件(例如高速缓存未命中)的贡献的能力。
调整软件
参考图4，图示处理器监视性能和调整软件的实施例。处理器405(与图2和图3所示的处理器205更相似)可以具有与处理器关联的任何公知逻辑。如图所示，处理器405包括如下单元/功能部件：存储器子***420、前端425、乱序引擎430以及执行单元435。在这些功能块的每个功能块内，可能存在多种其他微体系结构功能部件，例如第二级高速缓存421、提取/解码单元427、分支预测426、引退431、第一级高速缓存436和执行单元437。
如上所述，模块410为软件程序的执行确定关键路径中的每个实例事件成本。从上文导出的每个实例事件成本的示例包括持续时间计数、引退推出测量和长时间追踪执行测量。再次要注意模块410和模块415可能具有模糊的边界，因为它们的功能、硬件、软件或硬件与软件的组合可能重叠。
与其中模块415通过与功能部件接口来调整微体系结构的图3对比，模块415基于关键路径中的每个实例事件成本来调整软件程序。模块415可以包括用于编译和/或解释要在处理器405上执行的代码的任何硬件、软件或组合。在一个实施例中，模块415基于确定的每个实例事件成本来重新编译程序的后续运行时执行的代码，以便比最初编译的代码更频繁或不频繁地利用前文提到的微体系结构功能部件。在另一个实施例中，模块415对于程序的相同运行的余下部分以不同的方式编译代码，即使用动态编译或重新编译来改进特定工作负载和平台上的执行时间。
如上所述，除了能够调整微体系结构外，还可以通过调整应用程序以使之最佳地在该平台上运行来达到更好的性能。调整软件包括优化代码。调整应用程序的一个示例是软件程序的重新编译。调整软件还可以包括将软件/代码优化成块数据结构以吻合地置于高速缓存内，重新布置代码以利用缺省分支预测条件而无需使用分支预测器表资源，在不同指令地址发出代码以避免可能导致分支预测和代码高速缓存结构中的局部性管理问题的某些混淆和冲突状况，重新布置动态分配的存储器或堆栈上的数据(包括堆栈对齐)以避免跨高速缓存行引起的处罚，以及调节访问的粒度和对齐以避免存储转发问题。
作为调整软件的特定示例，软件450利用处理器405/在处理器405上执行。模块410确定每个实例事件成本，例如分支预测逻辑426中误预测分支的成本。基于此分析，模块415将软件450重新布置成软件460，它是重新布置以不同方式在处理器405上执行的相同的用户级应用程序。在此示例中，重新布置软件460以便更好地利用缺省分支预测条件。因此，重新编译软件460以不同方式利用分支预测426。其他示例可以包括执行代码中用于禁用分支预测逻辑426的指令和更改分支预测逻辑426使用的软件提示。
用于性能监视的***
接下来参考图5，图示使用性能监视的***。处理器505耦合到控制器集线器550，而控制器集线器550耦合到存储器560。控制器集线器550可以是存储器控制器集线器或芯片组装置的其他部分。在一些实例中，控制器集线器550具有集成的视频控制器，例如视频控制器555。但是，视频控制器555还可以位于耦合到控制器集线器550的图形装置上。注意每个图示的装置之间可能存在其他组件、互连、装置和电路。
处理器505包括模块510。模块510用于确定软件程序执行期间的每个实例事件贡献，基于每个实例事件贡献来调整微处理器505的体系结构配置，存储体系结构配置，并在软件程序的后续执行时基于存储的体系结构配置再次调整体系结构配置。
作为特定示例，模块510利用贡献模块511确定软件程序(例如操作***)执行期间的事件贡献。软件程序的其他示例包括访客应用程序、操作***应用程序、基准测试、微基准测试、驱动程序和嵌入式应用程序。对于此示例，假定事件贡献例如对第一级高速缓存536的未命中不显著地影响执行，可以减小高速缓存536的大小以节省功率而不会影响关键路径中的执行时间。因此，调整模块512通过减小第一级高速缓存536的大小来调整处理器505的体系结构。如上所述，可以利用具有与处理器505中的不同功能部件关联的字段的寄存器来实现调整。在使用寄存器的情况中，存储体系结构配置包括将寄存器值存储在存储装置513中，存储装置513仅仅是另一个寄存器或存储器装置(例如存储器560)。在软件程序的后续执行时，无需重复性能监视步骤，并可以加载先前存储的配置。因此，基于存储的配置来对软件程序再次调整体系结构。
用于性能监视的方法
图6a图示用于监视性能并调整微处理器的流程图的实施例。在流程605中，使用微处理器执行第一软件程序。在一个实施例中，微处理器能够实现乱序并行执行。接下来在流程610中，确定与执行第一软件程序关联的关键路径的事件成本。
参考图6b，图示确定事件的成本和调整微处理器的示例。可以通过分析性分析、持续时间计数(如图流程611所示)、引退推出(例如图流程612所示)和/或总执行时间(如图流程613所示)来确定事件成本。注意可以使用这些方法的任何组合来确定事件的成本。
微处理器中的常见事件的一些示例包括：低级高速缓存未命中、次级高速缓存未命中、高级高速缓存未命中、高速缓存访问、高速缓存窥探、分支误预测、从存储器提取、引退时锁定、硬件预提取、加载、存储、回写、指令解码、地址转换、对转换缓冲器的访问、整型运算数执行、浮点运算数执行、寄存器的重命名、指令的调度、寄存器读取以及寄存器写入。
返回到图6a，在流程615中，基于与执行第一软件程序关联的关键路径的事件成本来调整微处理器。调整包括对微体系结构的任何更改以增强性能和/或改善执行时间。再次参考图6b，调整的一个示例包括启用或禁用微体系结构功能部件(如图流程617所示)。功能部件的一些示范性示例包括：高速缓存、转换表、转换后备缓冲器(TLB)、分支预测单元、硬件预提取器、执行单元和乱序引擎。另一个示例包括更改使用微体系结构功能部件的大小或频率(如图流程616所示)。在再一个实施例中，调整微处理器包括调整/编译要执行的软件程序来以不同方式利用处理器，例如不利用硬件预提取器。
目前为止，参考单个软件程序来论述性能监视和调整以描述性能监视。但是，可以利用要在处理器上执行的任何数量的应用程序来实现性能监视和调整。图6c图示概述(profiling)/调整第二程序的体系结构且在再次加载第一应用程序时再次调整微处理器的流程图的实施例。
流程605-615与图6a中的流程相同。在流程620中，存储表示调整与第一软件程序关联的微处理器的第一配置。在流程625中，确定与执行第二软件程序关联的关键路径的事件成本。在流程630中，基于与执行第二软件程序关联的关键路径的事件成本来调整微处理器。最后，在流程635，在第一软件程序的后续执行时基于存储的第一配置再次调整微处理器。
从上文可看到，基于个别应用程序的性能来动态地调整微处理器。因为以不同方式利用处理器中的某些功能部件，并且事件(例如高速缓存未命中)的成本对于不同的应用程序有显著差异，所以可以将微体系结构和/或软件应用程序本身调整到更有效率且快速地执行。通过分析性方法、模拟、引退推出的测量和总执行时间的任何组合来测量功能部件的事件和贡献的成本，以确保监视正确的性能，尤其是对于并行执行机器监视正确的性能。
在前文说明书中，本发明是参考其特定示范实施例来描述的。但是，可设想在不背离所附权利要求中提出的本发明的较宽精神和范围的前提下，可以对此进行多种修改和更改。因此，本说明书和附图应视为说明性意义的而非限定性意义的。

Claims (13)

1.一种方法，包括：
在特定事件发生时标记操作，所述操作要在能够实现并行执行的处理器中执行；以及
确定所述操作的引退推出。
2.如权利要求1所述的方法，其特征在于，所述标记操作包括在所述特定事件发生时选择所述操作以进行采样。
3.如权利要求1所述的方法，其特征在于，所述标记操作包括在所述特定事件发生且第二事件未发生时选择所述操作以进行采样。
4.如权利要求2所述的方法，其特征在于，所述特定事件选自：高速缓存未命中、高速缓存访问、高速缓存窥探、分支误预测、引退时锁定、硬件预提取、加载、存储、回写以及对转换缓冲器的访问。
5.如权利要求2所述的方法，其特征在于，所述特定事件是引退事件时的基于事件的精确采样。
6.如权利要求2所述的方法，其特征在于，所述确定所述操作的引退推出延迟包括：
当选择所述操作以进行采样时初始化第一计数器；
基于所述第一计数器的初始化和存储寄存器的使用来确定所述引退推出。
7.如权利要求6所述的方法，其特征在于，所述第一计数器的初始化包括将所述第一计数器设置为用户定义的值，以及其中存储寄存器的使用包括在利用所述第一计数器测量所述引退推出时将所述第一计数器的状态复制到所述存储寄存器中，以便被读出来确定所述引退推出。
8.一种设备，包括：
微处理器，所述微处理器包括：
第一模块，所述第一模块用于为用户级应用程序确定微体系结构功能部件的贡献；以及
第二模块，所述第二模块用于在要执行所述用户级应用程序时，至少基于所述微体系结构功能部件的贡献来调整所述微体系结构功能部件。
9.如权利要求8所述的设备，其特征在于，为用户级应用程序确定微体系结构功能部件的贡献包括：
在启用所述微体系结构功能部件的情况下执行所述用户级应用程序；
在禁用所述微体系结构功能部件的情况下执行所述用户级应用程序；以及
基于启用所述功能部件的情况下所述用户级应用程序的执行与禁用所述功能部件的情况下所述用户级应用程序的执行的比较，为所述用户级应用程序确定所述微体系结构功能部件的贡献。
10.如权利要求8所述的设备，其特征在于，调整所述微体系结构功能部件包括更改所述微体系结构功能部件的大小，所述微体系结构功能部件选自：指令高速缓存、数据高速缓存、分支目标阵列、虚拟存储器表、以及寄存器文件。
11.如权利要求8所述的设备，其特征在于，调整所述微体系结构功能部件包括禁用所述微体系结构功能部件，所述微体系结构功能部件选自：指令高速缓存、数据高速缓存、转换表、后备缓冲器、分支预测单元、硬件预提取器以及执行单元。
12.如权利要求8所述的设备，其特征在于，调整所述微体系结构功能部件还基于所述微体系结构功能部件所耗用的功率的量。
13.如权利要求11所述的设备，其特征在于，所述第二模块包括：
具有与所述微体系结构功能部件关联的字段的寄存器，其中所述字段在被设置时将禁用所述微体系结构功能部件；
在所述功能部件被禁用时能增强所述功能部件的性能贡献的情况下，用于设置所述寄存器中与所述微体系结构功能部件关联的字段的模块。
CN201010553898.7A 2005-06-01 2006-06-01 用于基于关键路径的分析的性能监视体系结构的增强 Expired - Fee Related CN101976218B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/143425 2005-06-01
US11/143,425 US20050273310A1 (en) 2004-06-03 2005-06-01 Enhancements to performance monitoring architecture for critical path-based analysis

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800190599A Division CN101427223A (zh) 2005-06-01 2006-06-01 用于基于关键路径的分析的性能监视体系结构的增强

Publications (2)

Publication Number Publication Date
CN101976218A true CN101976218A (zh) 2011-02-16
CN101976218B CN101976218B (zh) 2015-04-22

Family

ID=37482342

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201010553898.7A Expired - Fee Related CN101976218B (zh) 2005-06-01 2006-06-01 用于基于关键路径的分析的性能监视体系结构的增强
CNA2006800190599A Pending CN101427223A (zh) 2005-06-01 2006-06-01 用于基于关键路径的分析的性能监视体系结构的增强
CN201510567973.8A Pending CN105138446A (zh) 2005-06-01 2006-06-01 用于监视并调整微体系结构的性能的方法、设备和***

Family Applications After (2)

Application Number Title Priority Date Filing Date
CNA2006800190599A Pending CN101427223A (zh) 2005-06-01 2006-06-01 用于基于关键路径的分析的性能监视体系结构的增强
CN201510567973.8A Pending CN105138446A (zh) 2005-06-01 2006-06-01 用于监视并调整微体系结构的性能的方法、设备和***

Country Status (6)

Country Link
US (1) US20050273310A1 (zh)
JP (2) JP2008542925A (zh)
CN (3) CN101976218B (zh)
BR (1) BRPI0611318A2 (zh)
DE (1) DE112006001408T5 (zh)
WO (1) WO2006130825A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690497A (zh) * 2016-09-27 2019-04-26 英特尔公司 用于通过输入参数来区分函数性能的***和方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9304773B2 (en) * 2006-03-21 2016-04-05 Freescale Semiconductor, Inc. Data processor having dynamic control of instruction prefetch buffer depth and method therefor
US7502775B2 (en) * 2006-03-31 2009-03-10 International Business Machines Corporation Providing cost model data for tuning of query cache memory in databases
US7962314B2 (en) * 2007-12-18 2011-06-14 Global Foundries Inc. Mechanism for profiling program software running on a processor
GB2461902B (en) * 2008-07-16 2012-07-11 Advanced Risc Mach Ltd A Method and apparatus for tuning a processor to improve its performance
US20110153529A1 (en) * 2009-12-23 2011-06-23 Bracy Anne W Method and apparatus to efficiently generate a processor architecture model
US8924692B2 (en) 2009-12-26 2014-12-30 Intel Corporation Event counter checkpointing and restoring
US20120227045A1 (en) * 2009-12-26 2012-09-06 Knauth Laura A Method, apparatus, and system for speculative execution event counter checkpointing and restoring
US11614893B2 (en) 2010-09-15 2023-03-28 Pure Storage, Inc. Optimizing storage device access based on latency
US12008266B2 (en) 2010-09-15 2024-06-11 Pure Storage, Inc. Efficient read by reconstruction
KR101744150B1 (ko) * 2010-12-08 2017-06-21 삼성전자 주식회사 멀티프로세서 시스템의 지연관리 장치 및 방법
CN102567220A (zh) * 2010-12-10 2012-07-11 中兴通讯股份有限公司 Cache存取的控制方法及装置
WO2013018184A1 (ja) 2011-07-29 2013-02-07 富士通株式会社 割当方法、およびマルチコアプロセッサシステム
WO2013147865A1 (en) * 2012-03-30 2013-10-03 Intel Corporation A mechanism for saving and retrieving micro-architecture context
US9563563B2 (en) * 2012-11-30 2017-02-07 International Business Machines Corporation Multi-stage translation of prefetch requests
CN103714006B (zh) * 2014-01-07 2017-05-24 浪潮(北京)电子信息产业有限公司 一种Gromacs软件的性能测试方法
US9519481B2 (en) 2014-06-27 2016-12-13 International Business Machines Corporation Branch synthetic generation across multiple microarchitecture generations
US9652237B2 (en) 2014-12-23 2017-05-16 Intel Corporation Stateless capture of data linear addresses during precise event based sampling
JP6471615B2 (ja) * 2015-06-02 2019-02-20 富士通株式会社 性能情報生成プログラム、性能情報生成方法及び情報処理装置
US9916161B2 (en) * 2015-06-25 2018-03-13 Intel Corporation Instruction and logic for tracking fetch performance bottlenecks
US9965375B2 (en) 2016-06-28 2018-05-08 Intel Corporation Virtualizing precise event based sampling
US12039165B2 (en) 2016-10-04 2024-07-16 Pure Storage, Inc. Utilizing allocation shares to improve parallelism in a zoned drive storage system
US10756816B1 (en) 2016-10-04 2020-08-25 Pure Storage, Inc. Optimized fibre channel and non-volatile memory express access
US11947814B2 (en) 2017-06-11 2024-04-02 Pure Storage, Inc. Optimizing resiliency group formation stability
US10860475B1 (en) 2017-11-17 2020-12-08 Pure Storage, Inc. Hybrid flash translation layer
US12001688B2 (en) 2019-04-29 2024-06-04 Pure Storage, Inc. Utilizing data views to optimize secure data access in a storage system
US10891071B2 (en) 2018-05-15 2021-01-12 Nxp Usa, Inc. Hardware, software and algorithm to precisely predict performance of SoC when a processor and other masters access single-port memory simultaneously
US11520514B2 (en) 2018-09-06 2022-12-06 Pure Storage, Inc. Optimized relocation of data based on data characteristics
US11500570B2 (en) 2018-09-06 2022-11-15 Pure Storage, Inc. Efficient relocation of data utilizing different programming modes
US11734480B2 (en) 2018-12-18 2023-08-22 Microsoft Technology Licensing, Llc Performance modeling and analysis of microprocessors using dependency graphs
CN109960584A (zh) * 2019-01-30 2019-07-02 努比亚技术有限公司 Cpu调频控制方法、终端及计算机可读存储介质
US11714572B2 (en) 2019-06-19 2023-08-01 Pure Storage, Inc. Optimized data resiliency in a modular storage system
US11003454B2 (en) * 2019-07-17 2021-05-11 Arm Limited Apparatus and method for speculative execution of instructions
US10915421B1 (en) 2019-09-19 2021-02-09 Intel Corporation Technology for dynamically tuning processor features
US12001684B2 (en) 2019-12-12 2024-06-04 Pure Storage, Inc. Optimizing dynamic power loss protection adjustment in a storage system
CN111177663B (zh) * 2019-12-20 2023-03-14 青岛海尔科技有限公司 编译器的代码混淆改进方法及装置、存储介质、电子装置
US11507297B2 (en) 2020-04-15 2022-11-22 Pure Storage, Inc. Efficient management of optimal read levels for flash storage systems
US11416338B2 (en) 2020-04-24 2022-08-16 Pure Storage, Inc. Resiliency scheme to enhance storage performance
US11474986B2 (en) 2020-04-24 2022-10-18 Pure Storage, Inc. Utilizing machine learning to streamline telemetry processing of storage media
US11768763B2 (en) 2020-07-08 2023-09-26 Pure Storage, Inc. Flash secure erase
US11513974B2 (en) 2020-09-08 2022-11-29 Pure Storage, Inc. Using nonce to control erasure of data blocks of a multi-controller storage system
US11681448B2 (en) 2020-09-08 2023-06-20 Pure Storage, Inc. Multiple device IDs in a multi-fabric module storage system
US20220100626A1 (en) * 2020-09-26 2022-03-31 Intel Corporation Monitoring performance cost of events
US11487455B2 (en) 2020-12-17 2022-11-01 Pure Storage, Inc. Dynamic block allocation to optimize storage system performance
US11630593B2 (en) 2021-03-12 2023-04-18 Pure Storage, Inc. Inline flash memory qualification in a storage system
US12032848B2 (en) 2021-06-21 2024-07-09 Pure Storage, Inc. Intelligent block allocation in a heterogeneous storage system
US11832410B2 (en) 2021-09-14 2023-11-28 Pure Storage, Inc. Mechanical energy absorbing bracket apparatus
US11994723B2 (en) 2021-12-30 2024-05-28 Pure Storage, Inc. Ribbon cable alignment apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949971A (en) * 1995-10-02 1999-09-07 International Business Machines Corporation Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system
JPH1055296A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp データベースシステムの自動最適化装置及び自動最適化方法
US5886537A (en) * 1997-05-05 1999-03-23 Macias; Nicholas J. Self-reconfigurable parallel processor made from regularly-connected self-dual code/data processing cells
JP3357577B2 (ja) * 1997-07-24 2002-12-16 富士通株式会社 故障シミュレーション方法および装置並びに故障シミュレーションプログラムを格納した記憶媒体
US6018759A (en) * 1997-12-22 2000-01-25 International Business Machines Corporation Thread switch tuning tool for optimal performance in a computer processor
US6205537B1 (en) * 1998-07-16 2001-03-20 University Of Rochester Mechanism for dynamically adapting the complexity of a microprocessor
US20040153635A1 (en) * 2002-12-30 2004-08-05 Kaushik Shivnandan D. Privileged-based qualification of branch trace store data
US7487502B2 (en) * 2003-02-19 2009-02-03 Intel Corporation Programmable event driven yield mechanism which may activate other threads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109690497A (zh) * 2016-09-27 2019-04-26 英特尔公司 用于通过输入参数来区分函数性能的***和方法
CN109690497B (zh) * 2016-09-27 2023-12-19 英特尔公司 用于通过输入参数来区分函数性能的***和方法

Also Published As

Publication number Publication date
DE112006001408T5 (de) 2008-04-17
CN101976218B (zh) 2015-04-22
WO2006130825A2 (en) 2006-12-07
CN101427223A (zh) 2009-05-06
JP5649613B2 (ja) 2015-01-07
JP2008542925A (ja) 2008-11-27
US20050273310A1 (en) 2005-12-08
BRPI0611318A2 (pt) 2010-08-31
WO2006130825A3 (en) 2008-03-13
JP2012178173A (ja) 2012-09-13
CN105138446A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN101976218B (zh) 用于基于关键路径的分析的性能监视体系结构的增强
JP4467094B2 (ja) プロセッサパイプラインにおいて多数の潜在的に同時の命令をサンプリングする装置
JP4294778B2 (ja) プロセッサパイプラインにより処理される相互作用の特性の統計値を推定する方法
US5691920A (en) Method and system for performance monitoring of dispatch unit efficiency in a processing system
JP4467093B2 (ja) プロセッサパイプラインにおいて命令をランダムにサンプリングする装置
US6708296B1 (en) Method and system for selecting and distinguishing an event sequence using an effective address in a processing system
US6189072B1 (en) Performance monitoring of cache misses and instructions completed for instruction parallelism analysis
US5797019A (en) Method and system for performance monitoring time lengths of disabled interrupts in a processing system
US5752062A (en) Method and system for performance monitoring through monitoring an order of processor events during execution in a processing system
US5751945A (en) Method and system for performance monitoring stalls to identify pipeline bottlenecks and stalls in a processing system
US8812808B2 (en) Counter architecture for online DVFS profitability estimation
US5949971A (en) Method and system for performance monitoring through identification of frequency and length of time of execution of serialization instructions in a processing system
JPH11272514A (ja) プロセッサパイプラインにおいて命令オペランド又は結果の値をサンプリングする装置
JPH11272518A (ja) プロセッサパイプラインにより処理される命令の特性の統計値を推定する方法
US5881306A (en) Instruction fetch bandwidth analysis
Sembrant et al. Long term parking (ltp) criticality-aware resource allocation in ooo processors
US5729726A (en) Method and system for performance monitoring efficiency of branch unit operation in a processing system
US5748855A (en) Method and system for performance monitoring of misaligned memory accesses in a processing system
Sleiman et al. Efficiently scaling out-of-order cores for simultaneous multithreading
US5961654A (en) Operand fetch bandwidth analysis
US5802273A (en) Trailing edge analysis
Eyerman et al. A top-down approach to architecting CPI component performance counters
Allam et al. An efficient CPI stack counter architecture for superscalar processors
Mericas Performance monitoring on the POWER5 microprocessor
Luque et al. Fair CPU time accounting in CMP+ SMT processors

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150422

Termination date: 20160601