CN101958390A - 发光芯片封装结构 - Google Patents

发光芯片封装结构 Download PDF

Info

Publication number
CN101958390A
CN101958390A CN2010102607557A CN201010260755A CN101958390A CN 101958390 A CN101958390 A CN 101958390A CN 2010102607557 A CN2010102607557 A CN 2010102607557A CN 201010260755 A CN201010260755 A CN 201010260755A CN 101958390 A CN101958390 A CN 101958390A
Authority
CN
China
Prior art keywords
submounts
substrate
bonding area
crystal bonding
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102607557A
Other languages
English (en)
Inventor
李刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2010102607557A priority Critical patent/CN101958390A/zh
Publication of CN101958390A publication Critical patent/CN101958390A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Led Device Packages (AREA)

Abstract

本发明涉及一种发光芯片封装结构，包括至少一基板单元、至少一在所述基板单元上设置的固晶区、安装在所述固晶区上的至少一发光芯片、以及在所述基板单元上设置相互隔绝的至少两个可与外界实现导电连接的基板电极；所述基板单元包括至少两个彼此绝缘的子基板；所述发光芯片通过所述基板单元与所述基板电极电连接。本发明由至少两个彼此绝缘的子基板组成的基板单元作为发光芯片的安装支架，结构简单，并具有良好的散热效果；而且在子基板之间仅需采用绝缘层或者根本无需绝缘层，整个结构不含有任何高分子材质，具有耐高温、抗紫外的优点。

Description

发光芯片封装结构
技术领域
本发明涉及芯片封装结构，更具体地说，涉及一种发光芯片的封装结构。
背景技术
随着发光芯片，例如二极管(LED)芯片，发光效率的提升，LED正从传统的点线面为特征的指示和显示类应用领域向大尺寸液晶背光和室内室外普通照明类应用领域拓展。
现有的一种用于LED封装的常见封装结构如图1所示，该封装结构包括一电极支架101、LED芯片102、金属引线103a和103b、另一电极支架104、和支架连接片105。上述LED芯片102放置在受电极支架101和104支撑的杯中。其中，电极支架101和104是以细长铁基镀银材质制造，散热能力有限。上述封装结构的LED通常只能采用绝缘胶(如环氧树脂)作为固晶材料。由于绝缘胶的导热性能非常差，因此，这种封装结构主要用在小电流应用场合。
另一种用于大功率LED封装的常见封装结构如图2所示，该封装结构包括LED芯片基座201、LED芯片202、金属引线203a和203b、电极片204a和204b和绝缘塑胶反射杯205。上述大功率LED封装结构采用块状LED芯片基座201，热沉比较大，其下表面一般可与其它散热机构或器件形成面接触，提升散热能力。然而，上述大功率LED封装结构比较复杂，成本比较高。
上述大功率LED封装结构通常采用金属基结构加高分子有机材料注塑成形的工艺制造。如图2中的绝缘塑胶反射杯205通常采用高分子材料中耐热性相对较好的热塑性聚脂，如聚对苯二甲酸丁二醇酯(PBT)，和高温塑胶，如聚对苯二酰对苯二胺(PPA)。改性的聚对苯二酰对苯二胺塑胶的热变形温度约300℃，连续使用温度约170℃。显然，高分子材料的耐热温度将决定上述支架的最大可承受温度和最高可持续工作温度。
然而，通常的共晶焊温度在285℃-320℃。由于采用上述高分子塑胶或聚脂绝缘材料的上述支架的最大可承受温度仅300℃左右，使得共晶材料的选择受到了很大的局限，共晶条件也变得十分苛刻，如温度控制必须十分精确，共晶时间不能太长等，导致共晶焊固晶技术要求高、成本高和良率低。目前，大部分大功率LED仍采用常规的固晶方式，如使用导热性能得到改善的硅胶、银胶、锡膏等，但其固晶界面的导热性能明显不如用共晶方式产生的合金化界面。大电流或大功率下，由于界面热阻导致LED支架内的热积聚，使芯片的温度升高，从而影响到LED芯片的抗衰性和可靠性。由于高分子材料抗紫外和抗高低温冲击的能力很差，使得上述支架如图2中的绝缘塑胶反射杯205在紫外光照射和高低温冲击较为恶劣的露天场合下使用时会加快老化，导致LED的使用寿命很短，应用产品的可靠性也就很差。
对采用金属芯或陶瓷芯印刷电路板(MCPCB)制作的大功率LED支架虽然能提供较大的底表面作为导热面与其它散热机构连接，但印刷电路板上用于电极间绝缘的高分子树脂材料限制了上述大功率LED支架的使用温度，通常不能采用共晶焊固晶方式。上述树脂对抗紫外光照射和高低温冲击的能力也很差，使得上述大功率LED支架在紫外光照射和高低温冲击较为恶劣的露天场合下使用时会加快老化，导致LED的使用寿命很短，应用产品的可靠性也就很差。上述起绝缘层作用的高分子树脂材料，通常是50～200um。若太厚，能起绝缘作用，防止与金属基短路的效果好，但会影响热量的散发；若太薄，能较好散热，但易引起金属芯与组件引线短路。
对采用陶瓷散热基板，包括厚膜陶瓷基板，低温共烧多层陶瓷，和薄膜陶瓷基板，制作的大功率LED支架虽然能提供较大的底表面作为导热面与其它散热机构连接，陶瓷材料的散热性能也优于其它有机材料，但其不导电性要求在基板表面通过网印或溅镀，电/电化学沉积，黄光制程以及低温烧结等工艺制造导电连接金属线路层。网印方式制作的线路因为网版张网问题，容易产生线路粗糙、对位不精准的现象，溅镀，电/电化学沉积，黄光制程工艺复杂，金属线路易脱落等缺点。
上述被广泛使有的各类LED封装结构除底部有金属片与固定LED的支架相连实现热传导外，支架本身通常不具备散热功能，这也大大局限了LED的使用范围以及自我保护功能。很显然，现在被广泛使用的用于LED封装的支架存在本质上的缺陷。
发明内容
本发明要解决的技术问题在于，提供一种结构简单、耐高温、散热效果良好的发光芯片封装结构。
本发明解决其技术问题所采用的技术方案是：构造一种发光芯片封装结构，包括至少一基板单元、至少一在所述基板单元上设置的固晶区、安装在所述固晶区上的至少一发光芯片、以及在所述基板单元上设置相互隔绝的至少两个可与外界实现导电连接的基板电极；所述基板单元包括至少两个彼此绝缘的子基板；所述发光芯片通过所述基板单元与所述基板电极电连接。
在本发明的发光芯片封装结构中，所述子基板为导电子基板，在相邻的所述导电子基板之间设有绝缘层或绝缘带，或者，在相邻的所述导电子基板之间留有空隙，或者，在所述空隙内填充绝缘灌封材料；或者，
所述子基板为非导电子基板，在所述非导电子基板上设有将所述发光芯片电连接至对应所述基板电极的导电金属薄膜；或者，
所述子基板包括导电子基板和非导电子基板，在所述非导电子基板上设有将所述发光芯片电连接至对应所述基板电极的导电金属薄膜。
在本发明的发光芯片封装结构中，所述基板单元为单层基板单元，包括至少二个彼此绝缘并在水平方向相互拼接的所述子基板；或者，
所述基板单元为多层基板单元，包括至少二个彼此绝缘并在垂直方向相互叠加的所述子基板；或者，
所述基板单元为多层复合基板单元，包括至少一个所述子基板和至少一个所述单层基板单元，所述子基板与所述单层基板单元彼此绝缘并在垂直方向相互叠加；所述单层基板单元包括至少二个彼此绝缘并在水平方向相互拼接的所述子基板。
在本发明的发光芯片封装结构中，所述固晶区全部设置在构成所述单层基板单元的同一所述子基板上，或分别设置在构成所述单层基板单元的不同所述子基板上。
在本发明的发光芯片封装结构中，所述固晶区全部设置在构成所述多层基板单元的同一所述子基板上，或分别设置在构成所述多层基板单元的不同所述子基板上；或者，
所述固晶区全部设置在构成所述多层复合基板单元的同一所述子基板上，或分别设置在构成所述多层复合基板单元的不同所述子基板上。
在本发明的发光芯片封装结构中，所述固晶区设置在非顶层所述子基板上，位于设置所述固晶区的所述子基板上层的所述子基板设置有与所述固晶区相对应的开口，所述开口的内侧壁构成放置在所述固晶区内所述发光芯片的灌封出光空间和反光侧壁。
在本发明的发光芯片封装结构中，所述固晶区设置在所述子基板的上表面；或者，位于所述子基板表面设置的凹坑内，所述凹坑的内侧壁构成放置在所述固晶区内所述发光芯片的灌封出光空间和反光侧壁。
在本发明的发光芯片封装结构中，所述固晶区四周设置有凸起的围堰；所述围堰的内侧壁构成放置在所述固晶区内所述发光芯片的灌封出光空间和反光侧壁。
在本发明的发光芯片封装结构中，所述固晶区表面、所述灌封出光空间的内侧壁可涂覆单层或多层的金属反射膜和/或非金属反射膜。
在本发明的发光芯片封装结构中，所述灌封出光空间的内侧壁包括与所述固晶区表面垂直的光滑表面、和/或与所述固晶区表面成大于90度夹角的光滑斜面、和/或自所述固晶区表面向所述基板单元表面延伸的光滑弧面。
在本发明的发光芯片封装结构中，所述灌封出光空间的内侧壁包括至少一阶梯，所述阶梯的水平段表面设置在具有所述固晶区的所述子基板表面或具有所述固晶区的所述子基板上方的所述子基板上。
在本发明的发光芯片封装结构中，所述发光芯片放置在所述固晶区的中央，并分别导电连接到对应的基板电极；或者，所述发光芯片为多个，若干所述发光芯片串联或并联或串并联后再分别导电连接到对应的基板电极。
在本发明的发光芯片封装结构中，所述固晶区附近设置有分别导电连接到对应的所述基板电极的焊线区，所述发光芯片分别导电连接到对应的所述焊线区，或其中若干所述发光芯片串联或并联或串并联后再分别导电连接到对应的焊线区。
在本发明的发光芯片封装结构中，所述基板单元的裸露表面设有增加散热表面积的散热结构、和/或涂覆有散热材料，所述散热材料具有增加表面热辐射能力和/或热传导能力。
在本发明的发光芯片封装结构中，所述绝缘层为一层或多层复合绝缘薄膜；所述绝缘层与所述子基板之间设有一层或多层过渡金属薄膜和/或合金薄膜。
实施本发明具有以下有益效果：本发明由至少两个彼此绝缘的子基板组成的基板单元作为发光芯片的安装支架，结构简单，并具有良好的散热效果；而且在子基板之间仅需采用绝缘层或者根本无须绝缘层，整个结构不含有任何高分子材质，具有耐高温、抗紫外的优点。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1：现有一种用于LED封装的常见支架和连接方式。
图2：现有另一种用于大功率LED封装的常见支架和连接方式。
图3a、3b：本发明的发光芯片封装结构的第一实施例的示意图。
图4a、4b：本发明的发光芯片封装结构的第二实施例的示意图。
图5a、5b：本发明的发光芯片封装结构的第三实施例的示意图。
图6a、6b：本发明的发光芯片封装结构的第四实施例的示意图。
图7a、7b：本发明的发光芯片封装结构的第五实施例的示意图。
图8a、8b：本发明的发光芯片封装结构的第六实施例的示意图。
图9a、9b：本发明的发光芯片封装结构的第七实施例的示意图。
具体实施方式
本发明和本发明的各种用于LED封装的发光芯片封装结构的实施方案可以通过以下优选方案的描述得到充分理解，以下优选方案也可视为本发明权利要求的实例。显然，应该充分理解到由本发明权利要求所定义的本发明所涵盖的内容要比以下描述的优选实施方案更加广泛。在不偏离本发明精神和范围的情况下，借助于平常的技能可以产生更多的经过变更和修改的实施方案。所以，以下描述的实施方案仅仅是为了举例说明而不是用来局限由本发明权利要求所定义的本发明的涵盖范围。
如图3a、3b所示，是本发明的发光芯片封装结构的第一实施例，其包括绝缘底层子基板305、在该绝缘底层子基板上设置的二层导电子基板301和302、固晶区、金属引线303和304、基板电极308a、308b、以及在子基板301和302之间设有绝缘带307。
在本实施例中，底层子基板305可采用绝缘材料做成，例如陶瓷材料或其他无机非金属材料，可以为单层结构、也可以为多层结构，也可以是一绝缘薄膜，例如，通过蒸镀或溅射的方式将无机绝缘薄膜，例如，二氧化硅或氮化硅，涂布在所述基板的背面。
二层导电子基板301和302设置在底层子基板305上，可采用导电材料做成，例如金属、合金等，可以为单层结构、也可以为多层结构。
在导电子基板301和302之间设置绝缘带307，从而将导电子基板301和302绝缘隔开。该绝缘带307可以采用氧化物基、氮化物基或其它无机绝缘材料基单层薄膜材料或由上述材料组成的多层复合薄膜材料做成，并与导电子基板301和302之间形成紧密牢固的接触。该绝缘带307的形状可以为任意形状。
由导电子基板301、302和底层子基板305组成的基板单元为多层复合基板单元。其中，在水平方向上绝缘拼接的导电子基板301、302为单层基板单元，底层子基板305与单层基板单元彼此绝缘并在垂直方向相互叠加。
该固晶区可以设置在导电子基板301和/或导电子基板302上，作为发光芯片306的安装位置。当然，固晶区的大小、位置等，可以根据发光芯片306的数量、大小等进行调整。
基板电极308a、308b分别设置在导电子基板301和302的两侧，可与外界实现导电连接，为发光芯片306提供工作电源。
如图所示，本实施例仅示意性的给出了一个发光芯片306的封装，该发光芯片306通过固晶的方法设置在导电子基板302上，发光芯片306的正、负电极分别通过金属引线303和304导电连接到导电子基板301和302上，而且由于导电子基板301和302本身就是导电的，因此也就是将发光芯片306的正、负电极分别与基板电极308a、308b导电连接，由基板电极308a、308b引入外界电源。
当然，如图3c所示，发光芯片也可以为多个，可以分别通过固晶设置在导电基板301和302上，多个发光芯片可以并联和/或串联后再分别与基板电极308a、308b导电连接。
进一步的，如图3d所示，还可以在芯片的***加上灌封围堰309，形成灌封出光空间，该灌封围堰309的形状可以为任意的形状，如方环形、圆环形、椭圆环形等各种形状，以起到将灌封材料围起来的作用。当然，也可以不设置灌封围堰，直接利用灌封材料的表面张力自成型。
进一步的，如图3e所示，是图3a的一种变形，通过增加绝缘带307a，将导电子基板分隔成四个彼此绝缘的导电子基板单元，并且可以在各个独立导电子基板单元上设置对应的发光芯片，从而方便发光芯片的布局、颜色的调配等。其电极对应分为四个独立的电极308a、308b、308c、308d，分别与各个独立的导电子基板单元相连，并彼此绝缘。可以理解的，可以增加更多的绝缘带来分隔更多的导电子基板单元，从而适应不同场合的要求。
如图4a、4b所示，是本发明的第二实施方案，一种用于LED封装的有双层基板结构的发光芯片封装结构，包括底层基板401、绝缘层402、二层基板403、在底层基板401上设置的固晶区、通过固晶设置在固晶区上的LED芯片406、与芯片连接的底层焊线区404a和顶层焊线区404b、金属引线405a和405b、与外界电源或/和信号接口相连的底层电极407a和顶层电极407b、固定通孔408a，408b，408c和408d、灌封出光空间409、二层基板下侧壁410a和上侧壁410b。该底层基板401和二层基板403作为子基板，组成了导电基板单元，该灌封出光空间409同时作为LED芯片406的出光空间和灌封空间。
图4a、4b的实施方案是将中央有一阶梯状开口的二层基板403放置在底层基板401之上，二基板之间设置有一绝缘层402。底层基板401和二层基板403通常采用具良导热和良导电的金属材料，如铜、铝、钨钼和其它金属材料或它们的合金；当然还可以采用陶瓷基或其他无机非金属基材料并在表面形成导电薄膜组成，一般呈片状叠加在一起。通常单一基板的厚度介于几百微米与几毫米之间。单一基板也可采用由上述材料构成的多层结构。底层基板和二基板可以选用相同或不同的材料、相同或不同的厚度、相同或不同的大小、相同或不同的形状等，可以根据设计要求进行调整。
该底层基板401和二层基板403在垂直方向上叠加，均为导电基板，而绝缘层402设置在底层基板401和二层基板403之间，将两者绝缘隔绝。该绝缘层402通常采用氧化物基或氮化物基或其它无机绝缘材料基的单层或复合多层薄膜材料，如氧化硅和氮化硅等。通常其厚度介于几微米与几百微米之间。为增强绝缘层402与底层基板401和二层基板403之间的粘着力，在绝缘层402与底层基板401和二层基板403之间通常设置有改善粘着力的薄膜，通常采用诸如钛，镍，和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。
图4a、4b实施方案中的底层基板401不仅作为发光芯片封装结构的基础，同时又提供了与芯片和外界的一组电连接点，基板401本身兼具导电电极的功能。该底层基板401包括底层导电基板主体，在底层导电基板主体上设置供发光芯片(LED芯片406)安装的固晶区、底层焊线区404b和底层电极407a。
二层基板403的中央通孔侧壁不仅为放置在底层基板401上的芯片406提供了出光通道，反射侧表面，也提供了与芯片和外界的一组电连接点，二层基板403本身兼具导电电极的功能。该二层基板403作为顶层导电基板，包括顶层导电基板主体，在顶层导电基板上设有导电连通的顶层焊线区404b和顶层电极407b。
该LED芯片406的正负电极分别通过金属引线405a和405b电连接到底层焊线区404a和顶层焊线区404b，再通过顶层电极407b和底层电极407a与外界连接，即如电源和控制信号。
进一步的，该二层基板403中央的阶梯状开口与固晶区对应，形成了灌封出光空间409。下侧壁410a和上侧壁410b围成的上下二区可灌注相同或不同的透光性封装材料。如下侧壁410a围成的下灌封区灌注含荧光粉的硅胶和上侧壁410b围成的上灌封区灌注硅胶或环氧树脂则可以制备出通常所述的白光LED。通过改良底层基板401和二层基板403的外观结构，在灌封区409上方还可灌封其它透光性封装材料和/或放置各类预成形的透镜或其它光学器件。底层基板401和二层基板403的外形可以相同或不同，大小可以相同也可以不同。通常采用方形，矩形或圆形。
图4a、4b实施方案中的下侧壁410a和上侧壁410b围成的上下二区灌封区可以是对称或/和不对称，不同或/和相同的形状，从而实现不同的光形和光强度分布，通常采用方形，矩形，椭圆形或圆形。下侧壁410a与底层基板401表面之间和上侧壁410b与二层基板403的台阶表面之间可以成垂直或成斜角，下侧壁410a和上侧壁410b本身可以是光滑平面或光滑弧面，用以控制灌封区409内的光线分布，继而改变出光效率，光形和光强度分布。
通常上述侧壁410a和410b内壁面涂有高反射材料，如Ag或非金属反射材料，形成单层或多层金属反射膜和/或非金属反射膜。底层基板401和二层基板403未铺设电极或焊线区的裸露部分(即固晶区表面)也通常涂有高反射材料，如Ag，以减少吸收。为避免短路，上述基板单元四周未铺设电极或焊线区的裸露部分也可涂敷一层绝缘膜，如氧化硅和氮化硅等。
如图5a、5b所示，是本发明的另一种实施方案，一种用于LED封装的有内凸双层基板结构的发光芯片封装结构，包括底层基板501、绝缘层502、二层基板503、灌封区围堰509、与灌封区围堰509平齐的二层基板围堰503a、固晶区、通过固晶设置在固晶区上的LED芯片506、与LED芯片506连接的基板焊线区504a和基板焊线区504b、金属引线505a和505b、与外界电源或/和信号接口相连的基板电极507a和507b、固定通孔508a，508b，508c和508d。
图5a、5b实施方案中的LED芯片506为多个，所有LED芯片506的一种电极(正电极或负电极)均分别通过金属引线505b与金属基底层基板501的焊线区504b相连，而上述LED芯片506的另一种电极均分别通过金属引线505a与金属二层基板503的焊线区504a相连，形成放置在底层基板501之上的上述LED芯片506的并联接法。
固晶区的上表面、二层基板斜侧壁面510、二层基板上表面510a、灌封区围堰内侧上侧壁511a和下侧壁511b共同围成灌封出光空间。上侧壁511a和下侧壁511b围成的上下二区可灌注相同或不同的透光性封装材料。如下侧壁511b围成的下灌封区灌注含荧光粉的硅胶和上侧壁511a围成的上灌封区灌注硅胶或环氧树脂则可以制备出通常所述的白光LED。另外，可通过改良底层基板501和灌封区围堰509的外观结构，在灌封区上方还可灌封其它透光性封装材料和/或放置各类预成形的透镜或其它光学器件。
灌封区围堰509可以是导电或不导电材料，其外形和大小可以与底层基板501相同或不同，例如采用方形、矩形、圆形或其它各种形状。
图5a、5b实施方案中的上侧壁511a和下侧壁511b围成的上下二区灌封区可以是对称或/和不对称，不同或/和相同的形状，从而实现不同的光形和光强度分布，例如采用方形、矩形、椭圆形、圆形或其它各种形状。上侧壁511a、下侧壁511b与底层基板501表面之间可以成垂直或成斜角或成弧状，上侧壁511a和下侧壁511b本身可以是光滑平面或光滑弧面，用以控制灌封区509内的光线分布，继而改变出光效率，光形和光强度分布。通常上侧壁511a和下侧壁511b表面涂有高反射材料，如Ag。底层基板501和二层基板503未铺设电极或焊线区的裸露部分也通常涂有高反射材料，如Ag，以减少吸收，提高出光效率。
如图6a、6b所示，是本发明的另一种用于LED封装的有凹槽双层基板的发光芯片封装结构的实施方式，包括底层基板601、绝缘层602、二层基板603a和603b、二层基板之间的绝缘隔断带603c和603d、设置在底层基板601上的固晶区、通过固晶设置在固晶区上的LED芯片606、与LED芯片606连接的焊线区604a和604b、金属引线605a，605b，605c和605b，以及LED芯片606之间的连线605、与外界电源或/和信号接口相连的二层基板电极607a和607b、固定通孔608a，608b，608c和608d、由二层基板下侧壁610a、上侧壁610b和底层基板601的固晶区上表面共同围成的灌封出光空间609。
图6a、6b实施方案中的固晶区有二组LED芯片606，每组6个芯片。每组芯片的第一芯片第一电极与基板焊线区604b相连接，第六芯片的第二电板与基板焊线区604a相连，第一芯片的第二电极与第二芯片的第一电极相连，以此类推，实现6个芯片串联连接。整个LED支架内芯片实现6串二并的连线方式。可以理解的，LED芯片的数量、组数等，可以根据需要进行调整。
图6a、6b的实施方案是将二片形状、大小和厚度相同的二层基板603a和603b对接放置在底层基板601之上，并且二层基板603a和603b之间设置有绝缘隔断带603c和603d，形成单层基板单元；而二层基板603a和603b与底层基板601在垂直方向叠加，并在二层基板603a和603b与底层基板601之间设置有一绝缘层602，形成多层基板单元。底层基板601和二层基板603a和603b通常采用具良导热和良导电的金属材料，如铜、铝、钨、钼和其它金属材料或它们的合金，一般呈片状叠加在一起。通常单一基板的厚度介于几百微米与几毫米之间。单一基板可采用由上述材料构成的单层结构或多层结构。
绝缘层602通常采用氧化物或氮化物薄膜材料，如氧化硅和氮化硅等。通常其厚度介于几微米与几百微米之间。为增强绝缘层602与底层基板601和二层基板603a和603b之间的粘着力，在绝缘层602与底层基板601和二层基板603a和603b之间通常设置有改善粘着力的薄膜，通常采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。
绝缘隔断带603c和603d通常采用在二层基板603a和603b之间设置一空隙，由后续灌封过程中自动填入通常绝缘的透光性封装材料或在二层基板603a和603b相对的端面涂敷一层无机非金属绝缘材料或在空隙嵌入无机非金属绝缘材料。
图6a、6b实施方案中的底层基板601主要作为封装结构的基础和导热通道，二层基板603a和603b的内侧壁不仅为放置在底层基板601上的芯片606提供了出光通道，反射侧表面，也提供了与芯片和外界的电连接点，二层基板603a和603b本身兼具导电电极的功能。二层基板603a和603b的阶梯状内壁形成了灌封出光空间609。上侧壁610b和下侧壁610a围成的上下二区可灌注相同或不同的透光性封装材料。如下侧壁610a围成的下灌封区灌注含荧光粉的硅胶和上侧壁610b围成的上灌封区灌注硅胶或环氧树脂则可以制备出通常的白光LED。通过改良二层基板603a和603b的外观结构，在灌封区609上方还可灌封其它透光性封装材料和/或放置各类预成形的透镜或其它光学器件。底层基板601和二层基板603a和603b的外形可以相同或不同，大小可以相同也可以不同，例如采用方形、矩形、圆形或其它任意形状。
图6a、6b实施方案中的上侧壁610b和下侧壁610a围成的上下二区灌封区可以是对称或不对称、具有不同或相同的形状，从而实现不同的光形和光强度分布，例如采用方形、矩形、椭圆形、圆形或其它形状。下侧壁610a与底层基板601表面之间和上侧壁610b与二层基板603a和603b的台阶表面之间可以成垂直或成斜角，上侧壁610b和下侧壁610a本身可以是光滑平面或光滑弧面，用以控制灌封区609内的光线分布，继而改变出光效率，光形和光强度分布。通常上述上侧壁610b和下侧壁610a表面涂有高反射材料，如Ag。底层基板601和二层基板603a和603b未铺设电极或焊线区的裸露部分也通常涂有高反射材料，如Ag，以减少吸收。为避免短路，上述支架四周未铺设电极或焊线区的裸露部分也可涂敷一层绝缘膜，如氧化硅和氮化硅等。
如图7a、7b所示，是本发明的另一种用于LED封装的带散热结构的发光芯片封装结构的实施方式，包括底层基板701、绝缘层702a和702b，二层基板703、在底层基板701上设置的固晶区、通过固晶设置在固晶区上的LED芯片706、与LED芯片706连接的基板焊线区704a和704b、金属引线705a和705b，与外界电源或/和信号接口相连的基板电极707a，707b，707c，707d，707e，和707f、固定通孔708a，708b，708c和708d、顶部散热柱阵列711、散热柱阵列基板711a、散热柱阵列内侧灌封区围堰711b、在底层基板701周边设置的散热凹槽712、底层基板701底面设置的散热凹槽阵列713、和LED芯片下方热沉714。二层基板703的内侧壁710a、围堰711b的内侧壁711c、固晶区的上表面等共同围成了灌封出光空间709。
图7a、7b的实施方案是将中央有一通孔的二层基板703放置在底层基板701之上，两者之间设置有一绝缘层702a。底层基板701和二层基板703通常采用具良导热和良导电的金属材料，如铜、铝、钨、钼和其它金属材料或它们的合金，一般呈片状叠加在一起；当然，也可以采用绝缘材料做成，而在绝缘基板的表面制作导电薄膜即可。通常单一基板的厚度介于几百微米与几毫米之间。单一基板也可采用由上述材料构成的多层结构。
绝缘层702a通常采用氧化物或氮化物薄膜材料，如氧化硅和氮化硅等。通常其厚度介于几微米与几百微米之间。为增强绝缘层702a与底层基板701和二层基板703之间的粘着力，在绝缘层702a与底层基板701和二层基板703之间通常设置有改善粘着力的金属薄膜，例如采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。
图7a、7b实施方案中的散热基板711a放置在二层基板703之上，二基板之间设置有一绝缘层702b。散热基板711a上设置有散热柱阵列711(图7b中只示意画了其中的右上四分之一区内的散热柱阵列，省略了其余部分的散热柱阵列)，其内侧为灌封区围堰711b，围堰内侧有围堰内侧壁711c。散热基板711a、散热柱阵列711和灌封区围堰711b采用具良导热的金属材料或非金属材料制成，形成散热结构，进行散热。通常单一散热柱的直径，高度和散热柱间距介于几百微米与几毫米之间。如果散热基板为绝缘材料，绝缘层702b就可以省略。
绝缘层702b设置在散热基板711a和二层基板703之间，通常采用氧化物或氮化物薄膜材料，如氧化硅和氮化硅等，通常其厚度介于几微米与几百微米之间。为增强绝缘层702b与散热基板711a和二层基板703之间的粘着力，在绝缘层702b与散热基板711a和二层基板703之间通常设置有改善粘着力的金属薄膜，通常采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。
可以理解的，图7a、7b实施方案中也可以不设置绝缘层702b，将顶部散热柱阵列711，散热柱阵列基板711a、散热柱阵列内侧灌封区围堰711b、散热柱阵列内侧灌封区围堰内壁711c直接设置在二层基板703之上，也可以直接在加厚的二层基板703上制备支架顶部散热柱阵列711、散热柱阵列基板711a、散热柱阵列内侧灌封区围堰711b、散热柱阵列内侧灌封区围堰内侧壁711c。散热柱阵列基板711a也可以通过粘贴的办法粘贴在二层基板703之上。
图7a、7b实施方案中的底层基板701不仅作为发光芯片封装结构的基础，同时又提供了与芯片和外界的一组基板电极707a和707b，底层基板701本身兼具导电电极的功能。二层基板703的中央通孔侧壁不仅为放置在底层基板701上的芯片706提供了出光通道、反射侧表面，也提供了与LED芯片和外界的一组基板电极707e，707f，707c和707d，二层基板703本身兼具导电电极的功能。LED芯片的两个电极通过金属引线分别与底层基板701和二层基板703的基板电极进行电连接。
二层基板703中央的内孔形成了灌封出光空间709的下部，散热柱阵列内侧灌封区围堰内侧壁711c形成了灌封出光空间709的上部。灌封出光空间709上下二部可灌注相同或不同的透光性封装材料。如下灌封区灌注含荧光粉的硅胶和上灌封区灌注硅胶或环氧树脂则可以制备出通常所述的白光LED。通过改良底层基板701二层基板703和散热柱阵列内侧灌封区围堰711b的外观结构，在灌封区709上方还可灌封其它透光性封装材料和/或放置各类预成形的透镜或其它光学器件。底层基板701、二层基板703和散热柱阵列基板711a可以有相同或不同的外形，大小，和厚度，例如通常上小下大、采用方形、矩形或圆形，单层厚度介于几百微米到几毫米之间。
图7a、7b实施方案中的散热柱阵列内侧灌封区围堰内侧壁711c形成的灌封区上部和二层基板703的中央通孔侧壁710a形成的下部可以是对称或不对称、不同或相同的形状，从而实现不同的光形和光强度分布，例如采用方形、矩形、椭圆形、圆形或其它形状。中央通孔侧壁710a与底层基板701表面之间、散热柱阵列内侧灌封区围堰内侧壁711c与二层基板703的台阶表面之间可以成垂直或成斜角，中央通孔侧壁710a和散热柱阵列内侧灌封区围堰内侧壁711c本身可以是光滑平面或光滑弧面，用以控制灌封区709内的光线分布，继而改变出光效率，光形和光强度分布。通常，中央通孔侧壁710a和散热柱阵列内侧灌封区围堰内侧壁711c表面涂有高反射材料，如Ag。底层基板701和二层基板703未铺设电极或焊线区的裸露部分也通常涂有高反射材料，如Ag，以减少吸收。为避免短路，上述支架四周未铺设电极或焊线区的裸露部分也可涂敷一层绝缘膜，如氧化硅和氮化硅等。
进一步的，底层基板701的下部设置有散热凹槽阵列713，并且位于LED芯片706下方设置有良导热作为热沉714。散热凹槽阵列713的宽度、深度和凹槽间距介于几百微米与几毫米之间。交叉排布的散热凹槽阵列可形成散热柱阵列，进一步增加散热面积。为增强与其它部件或散热机构的接触面积，避免在接触区内形成空洞，上述散热凹槽阵列713可设置在不与其它部件或散热机构接触的底层基板下表面；并且散热凹槽阵列713可以排列成各种形状。在与其它部件或散热机构接触的底层基板下通常可加设具良好导热性能的热沉714。
如图8a、8b所示，是本发明的一种用于LED封装的带散热结构多芯片集成的发光芯片封装结构，包括底层基板801、底板中央设置的固晶区801a、绝缘层802a，802b，802c，802d，802e和802f、四片二层基板803a，803b，803c和803d、通过固晶设置在固晶区上的LED芯片806a，806b，806c和806d、金属引线805、与外界电源或/和信号接口相连的基板电极807a，807b，807c，807d，807e，807f，807g和807h、固定通孔808a，808b，808c和808d、灌封区顶部围堰812。在四片二层基板上分别设有裸露的焊线区811a，811b，811c和811d。固晶区的上表面、四片二层基板相对应的斜侧壁810a，810b，810c，和810d和灌封区顶部围堰内侧壁813共同围成灌封出光空间809，供设置在固晶区的LED芯片出光。在灌封区顶部围堰812上设有散热柱阵列814，从而提高散热效率。
图8a、8b的实施方案是将四片方形二层基板803a，803b，803c，和803d放置在圆形的底层基板801之上，二基板之间设置有一绝缘层802a。底层基板801和二层基板803a，803b，803c和803d通常采用具良导热和良导电的金属材料，如铜、铝、钨、钼和其它金属材料或它们的合金，一般呈片状叠加在一起，通常单一基板的厚度介于几百微米与几毫米之间。单一基板也可采用由上述材料构成的多层结构。
绝缘层802a设置在底层基板801和二层基板803a，803b，803c和803d之间，通常采用氧化物或氮化物薄膜材料，如氧化硅和氮化硅等。通常其厚度介于几微米与几百微米之间。为增强绝缘层802a与底层基板801和二层基板803a，803b，803c和803d之间的粘着力，在绝缘层802a与底层基板801和二层基板803a，803b，803c和803d之间通常设置有改善粘着力的金属薄膜，通常采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。
四片二层基板803a，803b，803c和803d之间设置有一绝缘带802c，802d，802e和802f。绝缘层802c，802d，802e和802f通常采用氧化物薄膜材料或氮化物薄膜材料或无机非金属绝缘材料或设置一空隙在由后续灌封过程中自动填入通常绝缘的透光性封装材料或在空隙嵌入无机非金属绝缘材料。通常其厚度或空隙介于几微米与几百微米之间。为增强绝缘层802c，802d，802e和802f与二层基板803a，803b，803c和803d之间的粘着力，在绝缘层802a与二层基板803a，803b，803c和803d之间通常设置有改善粘着力的金属薄膜，通常采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。
四片二层基板803a，803b，803c和803d内侧设置有斜侧壁810a，810b，810c和810d和裸露焊线区811a，811b，811c和811d。斜侧壁810a，810b，810c和810d围成灌封出光空间809下部。底层基板801和二层基板803a，803b，803c和803d外侧设置有与外界电源或/和信号接口相连的基板电极807a，807b，807c，807d，807e，807f，807g和807h，底层基板801外侧设置固定通孔808a，808b，808c和808d。
灌封区顶部围堰812设置在二层基板803a，803b，803c和803d之上。灌封区顶部围堰812通常采用具良导热的金属材料或陶瓷材料，其中金属材料可以为铜、铝、钨、钼和其它金属材料或它们的合金。灌封区顶部围堰812和二层基板803a，803b，803c和803d一般呈片状叠加在一起。通常灌封区顶部围堰812的厚度介于几百微米与几毫米之间。如果灌封区顶部围堰812为导电材质，灌封区顶部围堰812和二层基板803a，803b，803c和803d之间设置有一绝缘层802b。绝缘层802b通常采用氧化物或氮化物薄膜材料，如氧化硅和氮化硅等。通常其厚度介于几微米与几百微米之间。为增强绝缘层802b与灌封区顶部围堰812和二层基板803a，803b，803c和803d之间的粘着力，在绝缘层802b与灌封区顶部围堰812和二层基板803a，803b，803c和803d之间通常设置有改善粘着力的薄膜，通常采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。如果灌封区顶部围堰812为非导电材质，灌封区顶部围堰812和二层基板803a，803b，803c和803d之间设置有改善粘着力的金属薄膜，通常采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。灌封区顶部围堰812也可以通过粘贴的办法粘贴在二层基板803a，803b，803c和803d之上。
灌封区顶部围堰812内侧壁813围成灌封出光空间809的上部。灌封区顶部围堰812顶部还设置有散热柱阵列814，以增大散热面积。通常单一散热柱的直径，高度和散热柱间距介于几百微米与几毫米之间。
四组LED芯片806a，806b，806c和806d(每组二颗)放置在底层基板801的固晶区801a，其中底层基板801的固晶区801a表面设置有固晶材料。LED芯片806a，806b，806c和806d的其中一电极均与底层基板801的固晶区801a上的焊线区连接，另一电极分别与二层基板803a，803b，803c和803d的裸露焊线区811a，811b，811c和811d相接，形成四组LED芯片806a，806b，806c和806d共阳极或阴极，但不同阴极或阳极的连接方式。组内芯片为并联连接。实际应用每组可以有不同颗数的芯片，组内芯片也可以串或并或串并结合。四组芯片组可以相同也可以是不同的芯片。如果采用一红一绿一红一黄，则可以产生高质量全彩显示点。
图8a、8b实施方案中的二层基板内斜侧壁810a，810b，810c和810d形成了灌封出光空间809下部，灌封区顶部围堰内侧壁813形成了灌封出光空间809下部上部。灌封出光空间809上下二区可灌注相同或不同的透光性封装材料。如灌封出光空间809下二区灌注含荧光粉的硅胶和灌封出光空间809上二区灌注硅胶或环氧树脂则可以制备出通常所述的白光LED。通过改良灌封区顶部围堰812的外观结构，在灌封区809上方还可灌封其它透光性封装材料和/或放置各类预成形的透镜或其它光学器件。底层基板801，四片二层基板803a，803b，803c和803d围成的外形，灌封区顶部围堰812的外形可以相同或不同，大小可以相同也可以不同。例如采用方形、矩形、圆形或其它形状。
图8a、8b实施方案中的二层基板内斜侧壁810a，810b，810c和810d形成了灌封出光空间809下部，灌封区顶部围堰内侧壁813形成了灌封出光空间809上部可以是对称或不对称、不同或相同的形状，从而实现不同的光形和光强度分布，例如采用方形、矩形、椭圆形、圆形或其它形状。二层基板内斜侧壁810a，810b，810c和810d与底层基板801表面之间和灌封区顶部围堰内侧壁813与二层基板803a，803b，803c和803d的裸露焊线区811a，811b，811c和811d表面之间可以成垂直或成斜角，二层基板内斜侧壁810a，810b，810c和810d和灌封区顶部围堰内侧壁813本身可以是光滑平面或光滑弧面，用以控制灌封区809内的光线分布，继而改变出光效率，光形和光强度分布。通常上述二层基板内斜侧壁810a，810b，810c和810d和灌封区顶部围堰内侧壁813表面涂有高反射材料，如Ag。底层基板801，二层基板803a，803b，803c和803d和灌封区顶部围堰812未铺设电极或焊线区的裸露部分也通常涂有高反射材料，如Ag，以减少吸收。为避免短路，上述支架四周未铺设电极或焊线区的裸露部分也可涂敷一层绝缘膜，如氧化硅和氮化硅等。
如图9a、9b所示，是本发明的另一种用于LED封装的芯片封装结构的实施方式，包括子基板901和902、在子基板901和/或902上设置的固晶区、通过固晶设置在固晶区上的LED芯片906、分别在子基板901和902设置焊线区和基板电极904a和904b、金属引线905a和905b。
本实施方式中，子基板901和902为非导电子基板，例如采用陶瓷基板等，通过在水平方向相互拼接组成单层基板单元。同时，为了使得焊线区与基板电极904a和904b之间实现导电连接，可以在子基板901和902的上表面制作导电金属薄膜，例如采用诸如钛、镍和钨等金属材料或由上述金属组成的合金层或由上述金属和合金组成的多层结构，通常其厚度介于几十纳米与几百纳米之间。
进一步的，固晶区可以根据需要在子基板901和902上任意设置，例如在子基板上表面设置的凹坑等，凹坑本身构成了发光芯片的灌封出光空间。当然，还可以在凹坑的四周设置突起的围堰，形成更好的灌封出光空间。
可以理解的，上述实施例的结构特征可以根据需要进行任意组合而组成新的实施方式，本发明的保护范围不限于上述的实施方式，应为上述结构特征的任意组合。
由于上述发光芯片封装结构内不包含任何高分子材料，其抗紫外光照射和高低温冲击能力很强，基本不受环境的影响，大大提高了LED的可靠性，上述发光芯片封装结构可以承受200℃-500℃以上的温度，使得LED芯片可以通过共晶焊技术固定到底层基板上。底基底板再通过固定通孔用螺丝将其固定到其它部件或散热机构上，达成十分良好的散热通道。如果在底层基板与其它部件或散热机构之间能垫充散热粘接材料，则其散热性能将更佳。大电流或大功率下，由于界面热阻很低，整个支架又是一个金属基良导体，使得LED芯片产生热量能迅速传导出来，使LED支架内的热积聚降到了最低，从而大大提高了LED芯片的抗衰性和可靠性。另外，该封装结构除了可以应用到LED芯片的封装，也可以应用到其他的发光芯片的封装。

Claims (15)

1.一种发光芯片封装结构，其特征在于，包括至少一基板单元、至少一在所述基板单元上设置的固晶区、安装在所述固晶区上的至少一发光芯片、以及在所述基板单元上设置相互隔绝的至少两个可与外界实现导电连接的基板电极；所述基板单元包括至少两个彼此绝缘的子基板；所述发光芯片通过所述基板单元与所述基板电极电连接。
2.根据权利要求1所述的发光芯片封装结构，其特征在于，所述子基板为导电子基板，在相邻的所述导电子基板之间设有绝缘层或绝缘带，或者，在相邻的所述导电子基板之间留有空隙，或者，在所述空隙内填充绝缘灌封材料；或者，
所述子基板为非导电子基板，在所述非导电子基板上设有将所述发光芯片电连接至对应所述基板电极的导电金属薄膜；或者，
所述子基板包括导电子基板和非导电子基板，在所述非导电子基板上设有将所述发光芯片电连接至对应所述基板电极的导电金属薄膜。
3.根据权利要求1所述的发光芯片封装结构，其特征在于，所述基板单元为单层基板单元，包括至少二个彼此绝缘并在水平方向相互拼接的所述子基板；或者，
所述基板单元为多层基板单元，包括至少二个彼此绝缘并在垂直方向相互叠加的所述子基板；或者，
所述基板单元为多层复合基板单元，包括至少一个所述子基板和至少一个所述单层基板单元，所述子基板与所述单层基板单元彼此绝缘并在垂直方向相互叠加；所述单层基板单元包括至少二个彼此绝缘并在水平方向相互拼接的所述子基板。
4.根据权利要求3所述的发光芯片封装结构，其特征在于，所述固晶区全部设置在构成所述单层基板单元的同一所述子基板上，或分别设置在构成所述单层基板单元的不同所述子基板上。
5.根据权利要求3所述的发光芯片封装结构，其特征在于，所述固晶区全部设置在构成所述多层基板单元的同一所述子基板上，或分别设置在构成所述多层基板单元的不同所述子基板上；或者，
所述固晶区全部设置在构成所述多层复合基板单元的同一所述子基板上，或分别设置在构成所述多层复合基板单元的不同所述子基板上。
6.根据权利要求5所述的发光芯片封装结构，其特征在于，所述固晶区设置在非顶层所述子基板上，位于设置所述固晶区的所述子基板上层的所述子基板设置有与所述固晶区相对应的开口，所述开口的内侧壁构成放置在所述固晶区内所述发光芯片的灌封出光空间和反光侧壁。
7.根据权利要求4、5或6所述的发光芯片封装结构，其特征在于，所述固晶区设置在所述子基板的上表面；或者，位于所述子基板表面设置的凹坑内，所述凹坑的内侧壁构成放置在所述固晶区内所述发光芯片的灌封出光空间和反光侧壁。
8.根据权利要求7所述的发光芯片封装结构，其特征在于，所述固晶区四周设置有凸起的围堰；所述围堰的内侧壁构成放置在所述固晶区内所述发光芯片的灌封出光空间和反光侧壁。
9.根据权利要求7所述的发光芯片封装结构，其特征在于，所述固晶区表面、所述灌封出光空间的内侧壁可涂覆单层或多层的金属反射膜和/或非金属反射膜。
10.根据权利要求7所述的发光芯片封装结构，其特征在于，所述灌封出光空间的内侧壁包括与所述固晶区表面垂直的光滑表面、和/或与所述固晶区表面成大于90度夹角的光滑斜面、和/或自所述固晶区表面向所述基板单元表面延伸的光滑弧面。
11.根据权利要求7所述的发光芯片封装结构，其特征在于，所述灌封出光空间的内侧壁包括至少一阶梯，所述阶梯的水平段表面设置在具有所述固晶区的所述子基板表面或具有所述固晶区的所述子基板上方的所述子基板上。
12.根据权利要求1所述的发光芯片封装结构，其特征在于，所述发光芯片放置在所述固晶区的中央，并分别导电连接到对应的基板电极；或者，所述发光芯片为多个，若干所述发光芯片串联或并联或串并联后再分别导电连接到对应的基板电极。
13.根据权利要求1所述的发光芯片封装结构，其特征在于，所述固晶区附近设置有分别导电连接到对应的所述基板电极的焊线区，所述发光芯片分别导电连接到对应的所述焊线区，或其中若干所述发光芯片串联或并联或串并联后再分别导电连接到对应的焊线区。
14.根据权利要求1所述的发光芯片封装结构，其特征在于，所述基板单元的裸露表面设有增加散热表面积的散热结构、和/或涂覆有散热材料，所述散热材料具有增加表面热辐射能力和/或热传导能力。
15.根据权利要求2所述的发光芯片封装结构，其特征在于，所述绝缘层为一层或多层复合绝缘薄膜；所述绝缘层与所述子基板之间设有一层或多层过渡金属薄膜和/或合金薄膜。
CN2010102607557A 2010-08-13 2010-08-13 发光芯片封装结构 Pending CN101958390A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102607557A CN101958390A (zh) 2010-08-13 2010-08-13 发光芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102607557A CN101958390A (zh) 2010-08-13 2010-08-13 发光芯片封装结构

Publications (1)

Publication Number Publication Date
CN101958390A true CN101958390A (zh) 2011-01-26

Family

ID=43485614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102607557A Pending CN101958390A (zh) 2010-08-13 2010-08-13 发光芯片封装结构

Country Status (1)

Country Link
CN (1) CN101958390A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012135976A1 (en) * 2011-04-07 2012-10-11 Cree Huizhou Solid State Lighting Company Limited Led device having tilted peak emission and led display including such devices
US8487326B2 (en) 2006-04-24 2013-07-16 Cree, Inc. LED device having a tilted peak emission and an LED display including such devices
WO2015188384A1 (en) * 2014-06-13 2015-12-17 Dow Corning Corporation Electrical device including an insert
WO2015188383A1 (en) * 2014-06-13 2015-12-17 Dow Corning Corporation Electrical device including an insert
CN105353222A (zh) * 2015-09-25 2016-02-24 南京剑桥新港科技发展有限公司 基于一次性薄膜电极的多样化集成阻抗检测装置
CN109713107A (zh) * 2018-12-13 2019-05-03 佛山市国星光电股份有限公司 支架结构、led器件和灯组阵列
CN110473944A (zh) * 2018-05-09 2019-11-19 深圳市聚飞光电股份有限公司 多功能led支架及led
CN112071829A (zh) * 2020-08-12 2020-12-11 深圳奥比中光科技有限公司 共阳极多区发射模组及深度相机
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355571A (zh) * 2000-11-23 2002-06-26 诠兴开发科技股份有限公司 发光二极管的封装方法
JP2005012157A (ja) * 2003-05-27 2005-01-13 Matsushita Electric Works Ltd 高熱伝導性回路部品の製造方法
US20050139855A1 (en) * 2003-10-31 2005-06-30 Harvatek Corporation Package structure for semiconductor
JP2006156704A (ja) * 2004-11-30 2006-06-15 Nichia Chem Ind Ltd 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
CN2814676Y (zh) * 2005-06-03 2006-09-06 明达光电(厦门)有限公司 带凹槽式基板的发光二极管封装结构
CN101313415A (zh) * 2005-11-21 2008-11-26 松下电工株式会社 发光装置
CN101546737A (zh) * 2008-03-25 2009-09-30 先进开发光电股份有限公司 化合物半导体元件的封装结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1355571A (zh) * 2000-11-23 2002-06-26 诠兴开发科技股份有限公司 发光二极管的封装方法
JP2005012157A (ja) * 2003-05-27 2005-01-13 Matsushita Electric Works Ltd 高熱伝導性回路部品の製造方法
US20050139855A1 (en) * 2003-10-31 2005-06-30 Harvatek Corporation Package structure for semiconductor
JP2006156704A (ja) * 2004-11-30 2006-06-15 Nichia Chem Ind Ltd 樹脂成形体及び表面実装型発光装置並びにそれらの製造方法
CN2814676Y (zh) * 2005-06-03 2006-09-06 明达光电(厦门)有限公司 带凹槽式基板的发光二极管封装结构
CN101313415A (zh) * 2005-11-21 2008-11-26 松下电工株式会社 发光装置
CN101546737A (zh) * 2008-03-25 2009-09-30 先进开发光电股份有限公司 化合物半导体元件的封装结构及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487326B2 (en) 2006-04-24 2013-07-16 Cree, Inc. LED device having a tilted peak emission and an LED display including such devices
US11210971B2 (en) 2009-07-06 2021-12-28 Cree Huizhou Solid State Lighting Company Limited Light emitting diode display with tilted peak emission pattern
WO2012135976A1 (en) * 2011-04-07 2012-10-11 Cree Huizhou Solid State Lighting Company Limited Led device having tilted peak emission and led display including such devices
WO2015188384A1 (en) * 2014-06-13 2015-12-17 Dow Corning Corporation Electrical device including an insert
WO2015188383A1 (en) * 2014-06-13 2015-12-17 Dow Corning Corporation Electrical device including an insert
CN105353222A (zh) * 2015-09-25 2016-02-24 南京剑桥新港科技发展有限公司 基于一次性薄膜电极的多样化集成阻抗检测装置
CN105353222B (zh) * 2015-09-25 2018-07-17 南京剑桥新港科技发展有限公司 基于一次性薄膜电极的多样化集成阻抗检测装置
CN110473944A (zh) * 2018-05-09 2019-11-19 深圳市聚飞光电股份有限公司 多功能led支架及led
CN109713107A (zh) * 2018-12-13 2019-05-03 佛山市国星光电股份有限公司 支架结构、led器件和灯组阵列
CN112071829A (zh) * 2020-08-12 2020-12-11 深圳奥比中光科技有限公司 共阳极多区发射模组及深度相机

Similar Documents

Publication Publication Date Title
CN101958390A (zh) 发光芯片封装结构
US10804251B2 (en) Light emitting diode (LED) devices, components and methods
KR101035335B1 (ko) 발광다이오드 패키지
CN100477210C (zh) 发光板和载板
CN101714597B (zh) 用于制造发光二极管封装的方法
CN103210490A (zh) 用于通用照明的固态光片或条
CN102437267B (zh) 金属基底板发光芯片封装结构
CN101728466A (zh) 高功率发光二极管陶瓷封装结构及其制造方法
WO2015117273A1 (en) Smart pixel surface mount device package
CN105070808B (zh) 一种提高发光效率的多晶led支架及其固晶方法
CN103500787A (zh) 一种底部可直接焊接于散热器的陶瓷cob封装led光源
CN102447044B (zh) 绝缘底板发光芯片封装结构
JP2014187081A (ja) 発光装置
CN202018960U (zh) 绝缘底板发光芯片封装结构
CN201149869Y (zh) 一种led封装结构
CN102064267A (zh) 显示屏用的led支架单元、led支架及led支架单元的制造方法
CN201853747U (zh) Led的导热及散热结构
US10980111B2 (en) Circuit board and display device
CN107146542A (zh) 一种led的显示组件
CN204257641U (zh) 具透光平板的发光装置
CN201910443U (zh) 显示屏用的led支架单元及led支架
TW201208155A (en) Packaging structure of light emitting chip
CN203760514U (zh) 一种led照明灯
CN207115897U (zh) 一种led的显示组件
CN102412365B (zh) Led的散热模块结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110126