CN101944870A - 伺服电机的控制方法与电路 - Google Patents

Abstract

本发明涉及一种伺服电机的控制方法与电路，所述方法包括：当控制指令为启动命令时，生成一启动信号，速度脉冲序列生成器产生启动速度脉冲序列，输出给伺服驱动器的启动信号输入端和速度信号输入端，所述方法还包括控制指令为刹车命令和速度调整命令时的控制方法。所述电路包括：刹车命令处理单元、速度脉冲序列生成器、刹车定时器、检测计算模块及存储单元。所述电路还可以是控制速度调整命令的控制电路。本发明提供的伺服电机的控制方法和电路克服了伺服电机软件控制过程中顺序执行导致的在时序上不同步的现象，同时解决了速度调整过程中速度变化不均匀的问题，减少了主轴变速过程中的噪音，提高了主轴的使用寿命。

Description

伺服电机的控制方法与电路

技术领域

本发明涉及一种伺服电机的控制方法与电路，尤其涉及一种基于硬件逻辑门电路的刺绣机伺服电机的控制方法与电路。

背景技术

刺绣机伺服电机的控制是由复杂的时序逻辑控制信号的组合实现的，控制信号分为输出控制信号和输入控制信号，其中输出控制信号包括启动信号、刹车信号和速度信号，输入信号包括安装在伺服电机侧的编码器的A相脉冲信号、B相脉冲信号和Z相脉冲信号。控制***实时监控A相脉冲信号、B相脉冲信号和Z相脉冲信号，将这些输入信号按照一定的逻辑关系和数学公式处理后作为输出控制逻辑的约束条件，控制输出逻辑的时序和组合，输出的控制信号的逻辑组合实现对刺绣机伺服电机的启动、停止、锁定主轴、松开主轴、主轴刹车以及速度调整等动作的控制。其中，速度调整和刹车到位控制是刺绣机伺服电机控制中的要点和难点，速度调整的柔和度将影响整体绣作工作和绣品质量，刹车能否到位将会影响刺绣机能否进行下一步的工作。

现有技术中控制信号的逻辑组合和输出控制是通过软件的方式实现的，程序根据当前的约束条件，按照控制关系和顺序执行的结构依次将控制信号输出。不同的控制信号按照顺序的方式被设置。

图1是现有技术中伺服电机速度调整流程图。伺服电机的速度调整通过调整速度控制信号的输出频率实现，输出信号的频率越高，伺服电机转速越快。速度控制信号由定时器负责输出，每次改变速度时，需要重新设置定时器的中断时间，再在中断处理程序中控制速度控制信号的输出逻辑，其工作流程如图1所示。

现有技术对A相脉冲信号、B相脉冲信号和Z相脉冲信号的检测也是通过软件中断的方式实现的。脉冲信号有效时发出中断请求，控制***响应中断，进入中断处理程序，设置约束条件并反馈给输出控制。

伺服电机刹车到位是指伺服电机停止转动时，伺服电机的位置在编码器输出的Z相脉冲的有效电平即高电平之内。图2是现有技术伺服电机刹车到位控制的流程图，如图2所示，先要将A相脉冲中断和Z相脉冲中断设置为无效，然后降低伺服电机速度控制信号的输出频率，即降低伺服电机的速度。由于伺服电机的原始转速很快，距离下降到设定的速度需要较长时间，所以需要先进行预刹车操作，即将启动信号设置为无效，刹车信号设置为有效，并延时一定时间。定时器定时溢出时，将启动信号设置为有效，刹车信号设置为无效，循环检测Z相脉冲信号的有效电平。当伺服电机慢慢滑动进入Z相脉冲信号的有效电平之内，并经过了一定个数的A相脉冲信号，说明伺服电机已经完全进入到了Z相脉冲信号的有效电平之内，将启动信号设置为无效，将刹车信号设置为有效，主轴停止转动，至此，刹车到位控制完成。

在控制信号的逻辑组合和输出控制的软件实现过程中，由于软件流程本身的顺序结构，控制信号的输出必须是顺序执行的，从而导致伺服电机的控制在时序上出现不同步的现象，尤其当有其他中断源或检测到位时，再输出控制信号，将无法达到同步。在软件检测A相脉冲和Z相脉冲时不使用中断，可以减少程序的断点，但是，检测的速度和稳定程度会受到极大限制。

另外，在对伺服电机的速度进行调整时，由于时序的不同步，速度控制信号的频率不能线性变化，使得伺服电机的速度变化不均匀，造成主轴变速时的噪音很大，影响伺服电机的使用寿命。

发明内容

本发明的目的是提供一种伺服电机的控制方法与电路，用于解决现有技术中伺服电机控制过程中时序不同步以及速度调整过程中速度变化不均匀的问题，减少主轴变速时的噪音，提高主轴使用寿命。

本发明提供了一种伺服电机的控制方法，控制电路根据接收到的计算机发出的控制指令，对伺服驱动器进行控制，所述伺服驱动器包括启动信号输入端、速度信号输入端、刹车信号输入端，所述伺服驱动器控制一伺服电机，所述方法包括：

当所述控制指令为启动命令时，所述控制电路生成一启动信号，并将预先设置的启动速度值发送给一速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述启动速度值，产生一启动速度脉冲序列，所述启动速度脉冲序列的频率与所述启动速度值相对应；

向所述伺服驱动器的启动信号输入端输出所述启动信号，向所述伺服驱动器的速度信号输入端输出所述启动速度脉冲序列。

本发明还提供了一种伺服电机的控制方法，控制电路根据接收到的计算机发出的控制指令，对伺服驱动器进行控制，所述伺服驱动器包括启动信号输入端、速度信号输入端、刹车信号输入端，所述伺服驱动器控制一伺服电机，所述方法包括：

当所述控制指令为刹车命令时，生成一刹车信号，提取刹车参数，并将刹车速度值发送给一速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述刹车速度值生成一刹车速度脉冲序列，所述刹车速度脉冲序列的频率与所述刹车速度值相对应；

根据第一定时参数设置并启动一刹车定时器，所述刹车定时器的计数周期为所述第一定时参数；

停止向所述伺服驱动器的启动信号输入端输出启动信号；

向所述伺服驱动器的刹车信号输入端输出所述刹车信号，并向所述伺服驱动器的速度信号输入端输出所述刹车速度脉冲序列；

当所述刹车定时器溢出时，向所述伺服驱动器的启动信号输入端输出所述启动信号，停止向所述伺服驱动器的刹车信号输入端输出所述刹车信号，停止向所述伺服驱动器的速度信号输入端输出所述刹车速度脉冲序列；

通过设置在所述伺服电机侧的编码器，检测当前伺服电机的速度，判断所述当前伺服电机的速度是否达到刹车到位速度，如果是，则执行停止向所述伺服驱动器的启动信号输入端输出所述启动信号，向所述伺服驱动器的刹车信号输入端输出所述刹车信号的操作，反之，则执行继续检测并判断的操作。

本发明又提供了一种伺服电机的控制方法，控制电路根据接收到的计算机发出的控制指令，对伺服驱动器进行控制，所述伺服驱动器包括启动信号输入端、速度信号输入端、刹车信号输入端，所述伺服驱动器控制一伺服电机，所述方法包括：

当所述控制指令为速度调整命令时，将当前的伺服电机速度值和所述速度调整命令中包含的速度增量的加和发送给一速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述当前的伺服电机速度值和所述速度增量的加和生成一速度调整脉冲序列，所述速度调整脉冲序列的频率与所述当前的伺服电机速度值与所述速度增量的加和相对应；

根据第二定时参数设置并启动一速度调整定时器，所述速度调整定时器的计数周期为所述第二定时参数；

当所述速度调整定时器溢出时，执行根据当前的伺服电机速度值和所述速度增量的加和生成一速度调整脉冲序列和重新启动所述速度调整定时器的操作，重复此操作，直到当前的伺服电机速度值与所述速度增量的加和与目标调整速度相等为止。

本发明提供了一种伺服电机的控制电路，包括：

刹车命令处理单元，用于当接收到刹车命令后，生成并发送刹车信号给伺服驱动器的刹车信号输入端，提取刹车参数，启动速度脉冲序列生成器和刹车定时器，以及对刹车过程中发送给所述伺服驱动器的信号的启动/停止的控制；

所述速度脉冲序列生成器，用于根据输入的速度值产生一速度脉冲序列，并输出给所述伺服驱动器的速度信号输入端；

所述刹车定时器，与所述刹车命令处理单元连接，用于当所述刹车定时器溢出时，向所述刹车命令处理单元发送一操作指示；

检测计算模块，用于检测编码器输出的A相脉冲、B相脉冲和Z相脉冲，并计算在所述Z相脉冲的有效电平内所述A相脉冲的个数；

存储单元，用于存储与所述刹车命令中包含的所述刹车参数相对应的映射表，所述映射表包含与所述刹车参数对应的刹车速度值与第一定时参数，所述第一定时参数与所述刹车定时器的计数周期相对应。

本发明还提供了一种伺服电机的控制电路，包括：

速度调整命令处理单元，用于当接收到速度调整命令后，提取速度调整参数，并启动速度脉冲序列生成器和速度调整定时器，以及在速度调整过程中根据所述速度调整定时器的溢出指示，执行重启所述速度调整定时器和调整所述速度脉冲序列生成器的操作；

所述速度脉冲序列生成器，用于根据输入的速度值产生一速度脉冲序列，并输出给所述伺服驱动器的速度信号输入端；

所述速度调整定时器，与所述速度调整命令处理单元连接，用于当所述速度调整定时器溢出时，向所述速度调整命令处理单元发送一操作指示；

存储单元，用于存储与所述速度调整命令中包含的速度调整参数对应的映射表，所述映射表包含与所述速度调整参数对应的速度增量、第二定时参数及目标调整速度，所述第二定时参数与所述速度调整定时器的计数周期相对应。

本发明提供的伺服电机的控制方法与电路是基于硬件逻辑门电路实现的，在对伺服电机控制的稳定性、反应速度上都高于软件结构，且多个逻辑控制信号可以同时输入和输出，而输入信号到输出信号的反馈延时相对于输出逻辑周期非常短，可以忽略不计，所以本发明提供的伺服电机的控制方法和电路能够满足伺服电机对输出信号和输入信号同步性的要求，克服了伺服电机软件控制过程中顺序执行导致的在时序上不同步的现象，同时解决了速度调整过程中速度变化不均匀的问题，减少了主轴变速过程中的噪音，提高了主轴的使用寿命。

附图说明

图1是现有技术中伺服电机速度调整流程图；

图2是现有技术伺服电机刹车到位控制的流程图；

图3是本发明伺服电机的控制方法的一实施例的流程图；

图4是本发明伺服电机的控制方法的又一实施例的流程图；

图5是本发明伺服电机的控制方法的另一实施例的流程图；

图6是本发明伺服电机的控制电路的一实施例的结构示意图；

图7(a)是本发明基于FPGA的刹车过程控制信号输出波形图；

图7(b)是本发明基于FPGA的刹车过程速度调整的波形图；

图7(c)是本发明基于FPGA的刹车过程编码器输出的检测波形图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

图3是本发明伺服电机的控制方法的一实施例的流程图，控制电路根据接收到的计算机发出的启动命令，对伺服驱动器进行控制，所述伺服驱动器控制一伺服电机。如图3所示，控制器接收来自计算机的启动命令，如图3步骤S31所述。接着，步骤S32，控制电路产生一启动信号，同时控制电路获取预先设置的启动速度值发送给速度脉冲序列生成器，本实施例中控制电路根据启动命令从一存储单元内获取启动速度值，所述启动速度值预先固化在存储单元内。速度脉冲序列生成器根据输入的启动速度值产生启动速度脉冲序列，如图3步骤S33所述。由于本实施例提供的控制方法是基于硬件逻辑门电路实现的，多个控制信号可以同时输出，例步骤S32与步骤S33是同时实现的。接着，控制电路向伺服驱动器的启动信号输入端和速度信号输入端分别输出启动信号和启动速度脉冲序列，如图3步骤S34所述，这时伺服驱动器会将接收到的两路控制信号转化成交流信号输送给伺服电机，控制伺服电机的启动。

本实施例提供的控制方法是基于硬件逻辑门电路实现的，与现有技术中的软件实现方法相比，本实施例的方法在稳定性、反映速度上都要高于软件结构，同时由于硬件电路内部时钟参考基准的精度很高，控制逻辑的时序输出非常稳定，多个逻辑控制信号可以同时输出和输入，而且输入信号反馈到输出控制逻辑的延时相对于输出逻辑周期可以忽略不计，满足电机控制输出信号与输入信号的同步要求，因此克服了伺服电机软件控制过程中顺序执行导致的在时序上不同步的现象，提高了对伺服电机主轴的控制精度。

图4是本发明伺服电机的控制方法的又一实施例的流程图，在一绣作工作过程中可能随时需要伺服电机减速或是停止工作，此时计算机会向控制电路发送减速命令和刹车命令。

当计算机向控制电路发送刹车命令时，本实施提供的控制方法的工作流程如图4所示，步骤S40控制电路接收到计算机发送的刹车命令后，启动一刹车信号，即图4步骤S42所述生成刹车信号，并将刹车速度值发送给速度脉冲序列生成器，速度脉冲序列生成器根据输入的刹车速度值生成一刹车速度脉冲序列，如图4步骤S43所述，将伺服电机的速度先降低到一爬行速度，此时刹车速度脉冲序列的频率与爬行速度相对应；由于此时伺服电机处于正常运作状态，需要将启动信号设置为无效，即图4步骤S41所述，停止启动信号；控制电路在产生上述信号或命令的同时将其分别发送到伺服驱动器的相应输入端，即刹车速度脉冲序列输入到伺服驱动器的速度信号输入端，刹车信号输入伺服驱动器的刹车信号输入端。

步骤S44，控制电路在产生上述操作的同时启动一刹车定时器，由于伺服电机在正常工作时的速度很快，将其速度降低到爬行速度需要一定的时间，故启动定时器延时一段时间，目的在于将伺服电机的速度迅速降低。但是，由于负载和伺服电机磁滞的不确定性，每台机器的延时时间不一样，但每一台机器的延时时间是固定的。本实施例中所有定时器采用2ms的基础时钟，延时时间可以通过数据总线进行灵活设定，范围在2ms到512ms。对于刺绣机而言，半秒钟足以使慢动的主轴停止转动，所以在此范围内一定可以使得主轴到达设定的爬行速度。且由图4可以看出步骤S41、S42、S43、S44是同时实现的，因为本实施例提供的控制方法是基于硬件逻辑门电路实现的，多路逻辑控制信号可以同时输入输出，所以上述控制操作可以同时进行，避免了不同步对伺服电机的操作带来的不利影响。

接着，当延时时间到达即刹车定时器溢出时，同时向伺服驱动器的启动信号输入端输出启动信号，如图4步骤S45所述；停止向伺服驱动器的刹车信号输入端输出刹车信号，如图4步骤S46所述；停止向伺服驱动器的速度信号输入端输出刹车速度脉冲序列。同时，步骤S47，控制电路开始检测编码器的输出信号中的A相脉冲信号与Z相脉冲信号，同时计数进入Z相脉冲信号有效电平即高电平内的A相脉冲信号的个数，并判断是否大于等于预先设定的阈值，是，说明伺服电机停止转动时，伺服电机的位置在编码器的Z相脉冲的输出电平范围之内，即目前伺服电机的速度达到了刹车到位的速度，则执行步骤S48、步骤S49，反之，则执行继续检测并判断的操作；当执行到步骤S48即停止向伺服驱动器的启动信号输入端输出启动信号，步骤S49即向伺服驱动器的刹车信号输入端输出刹车信号时，伺服驱动器此时的速度控制信号的频率非常的低，伺服主机的转速也很低，可以完全停止。

本实施例提供的控制方法是基于硬件逻辑门电路实现的，与现有技术中的软件实现方法相比，本实施例的方法在稳定性、反映速度上都要高于软件结构，同时由于硬件电路内部时钟参考基准的精度很高，控制逻辑的时序输出非常稳定，多个逻辑控制信号可以同时输出和输入，而且输入信号反馈到输出控制逻辑的延时相对于输出逻辑周期可以忽略不计，满足电机控制输出信号与输入信号的同步要求，因此克服了伺服电机软件控制过程中顺序执行导致的在时序上不同步的现象，提高了对伺服电机主轴的控制精度。

图5是本发明伺服电机的控制方法的另一实施例的流程图，此时计算机向控制电路发送速度调整命令，其工作流程如图5所示，步骤S51，接收到计算机发送的速度调整命令后，控制电路执行步骤S52根据当前电机速度值和速度增量产生速度调整脉冲序列，送入伺服驱动器的速度信号输入端，由伺服驱动器根据当前速度调整脉冲序列的频率控制伺服电机进行速度调整，步骤S53，同时启动速度调整定时器，所述速度调整定时器的定时参数可以是预先存储在存储单元内的一映射表中与速度调整命令中的速度增量相对应的速度调整定时参数，但并不限于此。

当速度调整定时器溢出后，执行判断当前速度与目标速度是否相等的操作，如果相等，说明速度调整任务已经完成，速度脉冲序列生成器可以以此速度值产生速度调整脉冲序列并输出给伺服驱动器的速度信号输入端；反之，执行步骤S54，计算当前伺服电机速度值与速度增量和，形成新的当前的伺服电机速度值，并根据新的当前伺服电机速度值产生速度调整脉冲序列，并重新启动速度调整定时器，直至当前速度与目标速度相等，如图5步骤S55、S56所述。在本实施例中速度脉冲序列生成器由一分频器实现，根据当前速度值设置分频器的分频比，产生与当前速度值具有相适应的频率的速度调整脉冲序列，输出给伺服驱动器的速度信号输入端，使其控制伺服电机的速度。

本实施例提供的控制方法是基于硬件逻辑门电路实现的，其控制时序是由硬件实现的，由于硬件电路在稳定性和反应速度上都比软件结构要高，使得控制逻辑中的输入与输出可以同时实现，满足电机对控制信号同步的要求，故在速度调整过程中，输出的速度调整脉冲序列的频率变化是线性的，保证了速度调整过程中速度变化的均匀性和平和度，降低了电机变速时的噪音，提高了电机的使用寿命。

图6是本发明伺服电机的控制电路的一实施例的结构示意图，如图6所示，控制电路60用于输出控制伺服电机的动作的逻辑控制时序，接收来自计算机90的控制指令和编码器80的输出信号，计算机90发出的控制指令可以是启动命令、刹车命令或者速度调整命令，编码器80的输出信号为A相脉冲信号、B相脉冲信号和Z相脉冲信号，用于判断伺服电机主轴的角度和转动方向。控制电路60的输出控制伺服驱动器70，伺服驱动器70包括启动信号输入端、速度信号输入端、刹车信号输入端，通过与编码器80连接形成闭环控制电路，以控制伺服电机。

本实施例中提供的控制电路60包括启动命令处理单元62，与存储单元66和速度脉冲序列生成器65连接，用于接收计算机90发出的启动命令，并生成一启动信号，将生成的启动信号输出到伺服驱动器70的启动信号输入端，同时将从存储单元66中获取的启动速度值发送给速度脉冲序列生成器65；速度脉冲序列生成器65根据输入的速度值产生一速度脉冲序列，并将其输出给伺服驱动器70的速度信号输入端，由伺服驱动器70根据接收到的速度脉冲序列去控制伺服电机的启动。

本实施例提供的伺服电机的控制电路是在现场可编程门阵列(Field-Programmable Gate Array；以下简称：FPGA)上实现的，还可以在复杂可编程逻辑器件(Complex Programmable Logic Device；以下简称：CPLD)上实现，具体的如速度脉冲序列生成器65可以是根据启动速度值设置分频比的一分频器，分频器输出的脉冲信号的频率与启动速度值相对应。基于FPGA电路的特点，本实施例提供的控制电路在稳定性、反应速度上都高于软件结构，且多个逻辑控制信号可以同时输入和输出，而输入信号到输出信号的反馈延时相对于输出逻辑周期可以忽略不计，所以本实施例提供的控制电路能够满足伺服电机对输出信号和输入信号同步性的要求，克服了现有软件实现时时序上存在的不同步现象，提高了对伺服电机主轴的控制精度。

本发明又一实施例的伺服电机的控制电路60包括刹车命令处理单元63，连接有刹车定时器67、检测计算模块68、存储单元66以及速度脉冲序列生成器65，如图6所示。

刹车命令处理单元63，用于接收计算机90发出的刹车命令，生成一刹车信号，将所生成的刹车信号输出给伺服驱动器70的刹车信号输入端，提取刹车命令中的刹车参数，启动速度脉冲序列生成器65和刹车定时器67，以及对刹车过程中发送给伺服驱动器70的信号的启动/停止的控制，具体地为：刹车开始时，停止向伺服驱动器70的启动信号输入端输出启动信号，并向刹车信号输入端输出刹车信号，向速度信号输入端输出刹车速度脉冲序列；当刹车定时器溢出时，向伺服驱动器的启动信号输入端输出启动信号，分别停止向刹车信号输入端和速度信号输入端输出刹车信号和刹车速度脉冲序列。

刹车定时器67用于当刹车定时器溢出时，向刹车命令处理单元63发送一操作指示，刹车命令处理单元63根据此指示进行下一步的控制操作，具体地为：如上述对伺服驱动器70的输入信号的控制，以及发出检测当前伺服电机的速度的指令。

速度脉冲序列生成器65同在上一实施例中的作用，差别在于所输出的速度脉冲序列的频率不同，故不再累述。

检测计算模块68，用于根据刹车命令处理单元63发出的指令检测编码器80输出的A相脉冲、B相脉冲和Z相脉冲，并计算在Z相脉冲的有效电平即Z相脉冲信号的高电平内的A相脉冲的个数，用以判断刹车是否到位，如果此时计得的A相脉冲个数达到预先设定的阈值，则说明刹车到位，此时电机的速度非常低，可以启动刹车信号彻底刹车。

存储单元66，存储有与刹车命令中包含的刹车参数相对应的映射表，所述映射表包含与刹车参数对应的刹车速度值与第一定时参数，第一定时参数与刹车定时器67的计数周期相对应。

本实施例提供的伺服电机的控制电路是在FPGA上实现的，当然还可以在CPLD上实现。基于FPGA的刹车控制过程的仿真波形如图7(a)、图7(b)、图7(c)所示，其中图7(a)是本发明基于FPGA的刹车过程控制信号输出波形图，如图7(a)所示，启动信号为低电平即被设置为无效，刹车信号为高电平，即由刹车命令处理单元所产生的刹车信号；图7(b)是本发明基于FPGA的刹车过程速度调整的波形图，如图7(b)所示，刹车过程中启动信号被重新设置为有效，刹车信号被设置为无效，从速度波形图可以看出，速度脉冲序列的频率明显减小，说明此时伺服电机的速度已经降低，并开始检测Z相脉冲信号的有效电平；图7(c)是本发明基于FPGA的刹车过程编码器输出的检测波形图。每台机器的机械结构存在差异，计数A相脉冲信号的个数也有差异，本实施例中编码器80的Z相脉冲信号之中包含着14个A相脉冲信号，只有在进入Z相脉冲信号之后再经过7个A相脉冲信号，主轴才能真正的到达目的位置，如图7(c)所示，在Z相脉冲信号的有效电平内包含7个A相脉冲信号，说明伺服电机已达到刹车到位速度，可以彻底刹车。用户可以根据实际情况，在刹车前通过总线设置A相脉冲信号的计数个数即阈值，并不限于本实施例中的数值。

本实施例提供的伺服电机的控制电路在稳定性、反应速度上都高于软件结构，且多个逻辑控制信号可以同时输入和输出，而输入信号到输出信号的反馈延时相对于输出逻辑周期几乎可以忽略不计，所以本实施例提供的控制电路能够满足伺服电机对输出信号和输入信号同步性的要求，克服了现有软件实现时时序上存在的不同步现象，提高了对伺服电机主轴的控制精度。

本发明又一实施例的控制电路60包括速度调整命令处理单元61，连接有速度调整定时器64、速度脉冲序列生成器65以及存储单元66，如图6所示。

速度调整命令处理单元61，用于接收到计算机90发出的速度调整命令后，提取速度调整命令中的参数，启动速度脉冲序列生成器65和速度调整定时器64，以及在速度调整过程中根据速度调整定时器64的溢出指示，重启速度调整定时器64和速度脉冲序列生成器65。

速度脉冲序列生成器65同在上述实施例中的作用，差别在于所输出的速度脉冲序列的频率不同，故不再累述。

速度调整定时器64，用于当速度调整定时器64溢出时，向速度调整命令处理单元61发送一操作指示，速度调整命令处理单元61根据此指示进行下一步的控制操作，具体地为：当当前的伺服电机速度值与速度增量的加和与目标调整速度不相等时，发启动速度调整定时器64和调整速度脉冲序列生成器65的指令。

存储单元66，存储有与速度调整命令中包含的参数对应的映射表。本实施例的映射表包含与速度调整参数对应的速度增量与第二定时参数以及目标速度，速度调整命令处理单元61通过此映射表获取所需参数，设定速度调整定时器的计数周期，即第二定时参数与速度调整定时器64的计数周期相对应。

本实施例提供的伺服电机的控制电路是由FPGA实现的，也可以在CPLD上实现，其控制时序是由具体的门电路实现的，由于硬件电路在稳定性和反应速度上都比软件结构要高，使得控制逻辑中的输入与输出可以同时实现，满足电机对控制信号同步的要求，故在速度调整过程中，输出的速度调整脉冲序列的频率变化是线性的，保证了速度调整过程中速度变化的均匀性与平和度，降低了电机变速时的噪音，提高了电机的使用寿命。

以上各实施例中的伺服电机的控制电路只是一种选择实施例，本发明并不限于此。本领域的技术人员可以根据需要进行任意的组合，例如，将接收启动命令的控制电路与接收刹车命令的控制电路进行组合的两两组合形式，也可以是将分别接收启动、刹车、速度调整命令的电路进行组合。当然，在组合过程中将具有相同或相似功能的单元进行合并处理是本领域技术人员很容易想到的，例如将启动命令中用到的存储单元和速度调整命令中用到的存储单元设置为一个，将多个映射表合并为一个等。同时在硬件电路进行组合时，可以将相应的控制方法进行组合，使其相互适应。

以上各实施例的伺服电机的控制电路均由逻辑门电路实现，例如速度脉冲序列生成器可以是根据启动速度值设置分频比的一分频器，分频器输出的脉冲信号的频率与启动速度值相对应。基于逻辑门电路的特点，本实施例提供的控制电路在稳定性、反应速度上都高于软件结构，且多个逻辑控制信号可以同时输入和输出，而输入信号到输出信号的反馈延时相对于输出逻辑周期几乎可以忽略不计，所以本实施例提供的控制电路能够满足伺服电机对输出信号和输入信号同步性的要求，克服了现有软件实现时时序上存在的不同步现象，同时，输出的速度调整脉冲序列的频率变化是线性的，保证了速度调整过程中速度变化的均匀性与平和度，降低了电机变速时的噪音，改善了伺服电机的使用寿命。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。

Claims (12)

1.一种伺服电机的控制方法，其特征在于，控制电路根据接收到的计算机发出的控制指令，对伺服驱动器进行控制，所述伺服驱动器包括启动信号输入端、速度信号输入端、刹车信号输入端，所述伺服驱动器控制一伺服电机，所述方法包括：

当所述控制指令为启动命令时，所述控制电路生成一启动信号，并将预先设置的启动速度值发送给一速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述启动速度值，产生一启动速度脉冲序列，所述启动速度脉冲序列的频率与所述启动速度值相对应；

向所述伺服驱动器的启动信号输入端输出所述启动信号，向所述伺服驱动器的速度信号输入端输出所述启动速度脉冲序列。

2.根据权利要求1所述的伺服电机的控制方法，其特征在于，还包括：

当所述控制指令为刹车命令时，生成一刹车信号，提取刹车参数，并将刹车速度值发送给所述速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述刹车速度值生成一刹车速度脉冲序列，所述刹车速度脉冲序列的频率与所述刹车速度值相对应；

根据第一定时参数设置并启动一刹车定时器，所述刹车定时器的计数周期为所述第一定时参数；

停止向所述伺服驱动器的启动信号输入端输出所述启动信号；

向所述伺服驱动器的刹车信号输入端输出所述刹车信号，并向所述伺服驱动器的速度信号输入端输出所述刹车速度脉冲序列；

当所述刹车定时器溢出时，向所述伺服驱动器的启动信号输入端输出所述启动信号，停止向所述伺服驱动器的刹车信号输入端输出所述刹车信号，停止向所述伺服驱动器的速度信号输入端输出所述刹车速度脉冲序列；

通过设置在所述伺服电机侧的编码器，检测当前伺服电机的速度，判断所述当前伺服电机的速度是否达到刹车到位速度，如果是，则执行停止向所述伺服驱动器的启动信号输入端输出所述启动信号，向所述伺服驱动器的刹车信号输入端输出所述刹车信号的操作，反之，则执行继续检测并判断的操作。

3.根据权利要求2所述的伺服电机的控制方法，其特征在于，还包括根据所述刹车命令中包含的刹车参数从预先存储于一存储单元的一映射表中获取所述刹车速度值和所述第一定时参数。

4.根据权利要求2所述的伺服电机的控制方法，其特征在于，所述通过设置在所述伺服电机侧的编码器，检测当前伺服电机的速度，判断所述当前伺服电机的速度是否达到刹车到位速度具体为：

检测所述编码器输出的Z相脉冲和A相脉冲，并判断所述Z相脉冲的有效电平内包含的所述A相脉冲的个数是否大于等于预先设定的阈值，是，说明所述当前伺服电机的速度达到所述刹车到位速度。

5.根据权利要求1所述的伺服电机的控制方法，其特征在于，还包括：

当所述控制指令为速度调整命令时，将当前的伺服电机速度值和所述速度调整命令中包含的速度增量的加和发送给所述速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述当前的伺服电机速度值和所述速度增量的加和生成一速度调整脉冲序列，所述速度调整脉冲序列的频率与所述当前的伺服电机速度值与所述速度增量的加和相对应；

根据第二定时参数设置并启动一速度调整定时器，所述速度调整定时器的计数周期为所述第二定时参数；

当所述速度调整定时器溢出时，执行根据当前的伺服电机速度值和所述速度增量生成一速度调整脉冲序列和重新启动所述速度调整定时器的操作，重复此操作，直到当前的伺服电机速度值与所述速度增量的和与目标调整速度相等为止。

6.一种伺服电机的控制方法，其特征在于，控制电路根据接收到的计算机发出的控制指令，对伺服驱动器进行控制，所述伺服驱动器包括启动信号输入端、速度信号输入端、刹车信号输入端，所述伺服驱动器控制一伺服电机，所述方法包括：

当所述控制指令为刹车命令时，生成一刹车信号，提取刹车参数，并将刹车速度值发送给一速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述刹车速度值生成一刹车速度脉冲序列，所述刹车速度脉冲序列的频率与所述刹车速度值相对应；

根据第一定时参数设置并启动一刹车定时器，所述刹车定时器的计数周期为所述第一定时参数；

停止向所述伺服驱动器的启动信号输入端输出启动信号；

向所述伺服驱动器的刹车信号输入端输出所述刹车信号，并向所述伺服驱动器的速度信号输入端输出所述刹车速度脉冲序列；

当所述刹车定时器溢出时，向所述伺服驱动器的启动信号输入端输出所述启动信号，停止向所述伺服驱动器的刹车信号输入端输出所述刹车信号，停止向所述伺服驱动器的速度信号输入端输出所述刹车速度脉冲序列；

通过设置在所述伺服电机侧的编码器，检测当前伺服电机的速度，判断所述当前伺服电机的速度是否达到刹车到位速度，如果是，则执行停止向所述伺服驱动器的启动信号输入端输出所述启动信号，向所述伺服驱动器的刹车信号输入端输出所述刹车信号的操作，反之，则执行继续检测并判断的操作。

7.根据权利要求6所述的伺服电机的控制方法，其特征在于，所述通过设置在所述伺服电机侧的编码器，检测当前伺服电机的速度，判断所述当前伺服电机的速度是否达到刹车到位速度具体为：

检测所述编码器输出的Z相脉冲和A相脉冲，并判断所述Z相脉冲的有效电平内包含的所述A相脉冲的个数是否大于等于预先设定的阈值，是，说明所述当前伺服电机的速度达到所述刹车到位速度。

8.一种伺服电机的控制方法，其特征在于，控制电路根据接收到的计算机发出的控制指令，对伺服驱动器进行控制，所述伺服驱动器包括启动信号输入端、速度信号输入端、刹车信号输入端，所述伺服驱动器控制一伺服电机，所述方法包括：

当所述控制指令为速度调整命令时，将当前的伺服电机速度值和所述速度调整命令中包含的速度增量的加和发送给一速度脉冲序列生成器；

所述速度脉冲序列生成器根据输入的所述当前的伺服电机速度值和所述速度增量的加和生成一速度调整脉冲序列，所述速度调整脉冲序列的频率与所述当前的伺服电机速度值与所述速度增量的加和相对应；

根据第二定时参数设置并启动一速度调整定时器，所述速度调整定时器的计数周期为所述第二定时参数；

当所述速度调整定时器溢出时，执行根据当前的伺服电机速度值和所述速度增量的加和生成一速度调整脉冲序列和重新启动所述速度调整定时器的操作，重复此操作，直到当前的伺服电机速度值与所述速度增量的加和与目标调整速度相等为止。

9.一种伺服电机的控制电路，其特征在于，包括：

刹车命令处理单元，用于当接收到刹车命令后，生成并发送刹车信号给伺服驱动器的刹车信号输入端，提取刹车参数，启动速度脉冲序列生成器和刹车定时器，以及对刹车过程中发送给所述伺服驱动器的信号的启动/停止的控制；

所述速度脉冲序列生成器，用于根据输入的速度值产生一速度脉冲序列，并输出给所述伺服驱动器的速度信号输入端；

所述刹车定时器，与所述刹车命令处理单元连接，用于当所述刹车定时器溢出时，向所述刹车命令处理单元发送一操作指示；

检测计算模块，用于检测编码器输出的A相脉冲、B相脉冲和Z相脉冲，并计算在所述Z相脉冲的有效电平内所述A相脉冲的个数；

存储单元，用于存储与所述刹车命令中包含的刹车参数相对应的映射表，所述映射表包含与所述刹车参数对应的刹车速度值与第一定时参数，所述第一定时参数与所述刹车定时器的计数周期相对应。

10.根据权利要求9所述的伺服电机的控制电路，其特征在于，所述伺服电机的控制电路设置在FPGA或CPLD上。

11.一种伺服电机的控制电路，其特征在于，包括：

速度调整命令处理单元，用于当接收到速度调整命令后，提取速度调整参数，并启动速度脉冲序列生成器和速度调整定时器，以及在速度调整过程中根据所述速度调整定时器的溢出指示，执行重启所述速度调整定时器和调整所述速度脉冲序列生成器的操作；

所述速度脉冲序列生成器，用于根据输入的速度值产生一速度脉冲序列，并输出给所述伺服驱动器的速度信号输入端；

所述速度调整定时器，与所述速度调整命令处理单元连接，用于当所述速度调整定时器溢出时，向所述速度调整命令处理单元发送一操作指示；

存储单元，用于存储与所述速度调整命令中包含的速度调整参数对应的映射表，所述映射表包含与所述速度调整参数对应的速度增量、第二定时参数及目标调整速度，所述第二定时参数与所述速度调整定时器的计数周期相对应。

12.根据权利要求11所述的伺服电机的控制电路，其特征在于，所述伺服电机的控制电路设置在FPGA或CPLD上。

Images