CN101944512A - 集成电路封装的转接基板 - Google Patents

集成电路封装的转接基板 Download PDF

Info

Publication number
CN101944512A
CN101944512A CN 201010298288 CN201010298288A CN101944512A CN 101944512 A CN101944512 A CN 101944512A CN 201010298288 CN201010298288 CN 201010298288 CN 201010298288 A CN201010298288 A CN 201010298288A CN 101944512 A CN101944512 A CN 101944512A
Authority
CN
China
Prior art keywords
layer pad
chip
internal layer
shell
installation area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201010298288
Other languages
English (en)
Inventor
高辉
吴刚
黄强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Zhongwei High-tech Electronics Co., Ltd.
CETC 58 Research Institute
Original Assignee
WUXI ZHONGWEI HIGH-TECH ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI HIGH-TECH ELECTRONICS Co Ltd filed Critical WUXI ZHONGWEI HIGH-TECH ELECTRONICS Co Ltd
Priority to CN 201010298288 priority Critical patent/CN101944512A/zh
Publication of CN101944512A publication Critical patent/CN101944512A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种集成电路封装的转接基板，其包括基板本体；基板本体上设有芯片安装区；基板本体上设有第一内层焊盘及外层焊盘，外层焊盘与第一内层焊盘间电连接。本发明基板本体上设有芯片安装区；基板本体上设有多个第一内层焊盘，第一内层焊盘与位于基板本体端部边缘的外层焊盘电连接；基板本体安装在外壳内时，通过第二键合丝将芯片的I/O端口与第一内层焊盘电连接，再通过第二键合丝将第一内层焊盘与键合区上的键合指连接端电连接，从而使芯片的I/O端口与键合区上相应的键合指连接端相连，达到芯片与外壳的电连接，能够适应不同芯片与外壳间的连接，安装使用方便，缩短了电路的研发及封装周期，降低了封装成本，提高了芯片与外壳连接的可靠性，安全可靠。

Description

集成电路封装的转接基板
技术领域
 本发明涉及一种转接基板，尤其是一种集成电路封装的转接基板，具体地说是一种通过转接基板实现芯片与外壳间的电连接，属于集成电路封装的技术领域。
背景技术
在集成电路封装中，传统的IC引线键合是在芯片的每个I/O端与其相对应的封装引脚之间键合上一根细金属丝，实现芯片与外壳的电学连接。随着集成电路设计和工艺技术水平的迅速提高，芯片面积越做越小，集成度越来越高，芯片的I/O端口数越来越多，而且芯片I/O（输入/输出）端口与外壳的外引脚对应关系也越复杂。对陶瓷封装的集成电路而言，陶瓷外壳上的焊盘与芯片焊盘的对应位置、间距等均有非常严格的要求，因而高密度封装用陶瓷外壳的专用性比较强，通用性比较差，一种外壳只能适应很少的几种芯片。
目前，陶瓷外壳与芯片间的配合关系主要有如下问题：一类是陶瓷外壳外形和引脚数满足要求，但外壳腔体过大、芯片过小，导致键合引线过长（易导致塌陷变形），影响产品的可靠性；另一类是芯片上的PAD（焊盘）位置与外壳的键合指存在引线交叉，不能实现键合；第三类是芯片的对应要求与外壳的对应关系不一致而不能使用等问题。
解决上述状况的基本方案：一是芯片设计不变，根据产品的外形尺寸要求及芯片尺寸、PAD位置等特征，设计外壳、开模具并定制外壳；二是利用现有外壳，改动芯片设计中的布局布线部分，包括芯片的尺寸大小及I/O端口分布。但是这两种方案都存在下列问题：研制周期及生产加工周期长，芯片更改设计、制版、流片等至少需要三个月。设计外壳、开模具并定制外壳需要四个月；投入成本费用高，无论是重新设计加工芯片还是外壳的费用至少在十几万至几十万元；某些可靠性方面的问题，封装过程中往往还无法直接暴露（需经过后续的筛选、考核确认），因而无法避免，影响了芯片封装使用的安全。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种集成电路封装的转接基板，其结构简单紧凑，安装使用方便，缩短封装生产周期，提高封装的可靠性，降低封装成本，安全可靠。
按照本发明提供的技术方案，所述集成电路封装的转接基板，包括基板本体；所述基板本体的中心区设有芯片安装区；基板本体对应于设置芯片安装区的外圈设有第一内层焊盘，所述第一内层焊盘的外圈设有外层焊盘，所述第一内层焊盘与外层焊盘间相匹配；外层焊盘位于基板本体的端部边缘，第一内层焊盘邻近所述芯片安装区；外层焊盘与第一内层焊盘间电连接。
所述基板本体对应于设置芯片安装区的外圈设置第二内层焊盘，所述第二内层焊盘邻近所述芯片安装区，所述第二内层焊盘与外层焊盘电连接。
所述第一内层焊盘与外层焊盘间通过第一连接线和/或第二连接线电连接。所述第二内层焊盘与外层焊盘间通过第一连接线和/或第二连接线电连接。所述基板本体上对应于芯片安装区与第一内层焊盘间设有内层电源环。所述相邻外层焊盘间设有上拉/下拉电阻。所述相邻外层焊盘间设有二极管。
所述基板本体外设有外壳，所述外壳的中心部分设有安装区，外壳对应于安装区的四周设有相应连接的键合用的键合指；基板本体对应于设置芯片安装区的另一侧面固定在外壳的安装区；芯片安装区上安装有芯片，所述芯片与芯片安装区的形状相吻合，所述芯片上相应的I/O端口通过第二键合丝与基板本体上的第一内层焊盘电连接，基板本体上与所述第一内层焊盘相对应的外层焊盘通过第一键合丝与连接的相应的键合区的键合指电连接，使外壳上相应的键合指连接端与芯片上相应的I/O端口电连接。
所述基板本体通过第一粘结胶固定在外壳安装区的表面；芯片通过第二粘结胶固定于基板本体的芯片安装区上。所述基板本体上设有芯片定位块。
本发明的优点：基板本体上设有芯片安装区，用于安装固定芯片；基板本体上对应于芯片安装区的外圈设有多个第一内层焊盘，第一内层焊盘与位于基板本体端部边缘的外层焊盘电连接；当基板本体安装在外壳内时，通过第二键合丝将芯片的I/O端口与第一内层焊盘电连接，再通过第二键合丝将第一内层焊盘与键合区上的键合指连接端电连接，从而使芯片的I/O端口与键合区上相应的键合指连接端相连，能够适应不同芯片与外壳间的连接，安装使用方便，缩短了电路的研发及封装周期，降低了封装成本，提高了芯片与外壳连接的可靠性，安全可靠。
附图说明
图1为本发明的结构示意图。
图2为本发明的使用状态图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1~图2所示：本发明包括外层焊盘1、第一连接线2、第二连接线3、上拉/下拉电阻4、二极管5、第一内层焊盘6、第二内层焊盘7、内层电源环8、基板上芯片安装区9、芯片定位块10、外壳11、第一键合丝12、第二键合丝13、芯片14、转接基板15、第二粘结胶16、外壳键合区17、第一粘结胶18、外壳上芯片/基板安装区19及基板本体20。
如图1所示：所述转接基板15包括基板本体20，所述基板本体20的中心区设置芯片安装区9，所述芯片安装区9的形状与所要安装的芯片14的尺寸相吻合；芯片14通过第二粘结胶16能够安装固定在芯片安装区9上。基板本体20对应于芯片安装区9的外圈设有第一内层焊盘6，所述第一内层焊盘6可以环绕在芯片安装区9的外圈；第一内层焊盘6的形状和数量可以根据芯片14的I/O端口分布及数量进行相应设置，能够确保芯片14的I/O端口能够与外壳11上的连接端相对应连接。基板本体20上对应于第一内层焊盘6的外圈设有外层焊盘1，所述外层焊盘1与第一内层焊盘6相匹配，外层焊盘1与第一内层焊盘6相一一对应相连。第一内层焊盘6邻近芯片安装区9，外层焊盘1位于基板本体20的端部边缘，外层焊盘1与第一内层焊盘6间电连接。基板本体20上设有芯片定位块10，所述芯片定位块20位于芯片安装区9的外侧，能够对芯片14安装在芯片安装区9的位置进行有效定位。
基板本体20上还可以设置第二内层焊盘7，所述第二内层焊盘7用于内层多键合点的连接；基板本体20上根据需要可以同时设置第一内层焊盘6与第二内层焊盘7。第二内层焊盘7也邻近芯片安装区9。当外层焊盘1与第一内层焊盘6、第二内层焊盘7的正好对应时，基板本体20上只布设一层线路板时，外层焊盘1与第一内层焊盘6通过第一连接线2电连接。当外层焊盘1与第一内层焊盘6的不对应时，基板本体20上布设两层线路板时，外层焊盘1与第一内层焊盘6、还需要通过第二连接线3电连接；两层线路板通过隔离层相隔离，第二连接线3能够避免引线的交叉。当基板本体20上设置第二内层焊盘7时，第二内层焊盘7与第一连接线2、第二连接线3间的连接关系与第一内层焊盘6相类似。在相邻外层焊盘1间设有上拉/下拉电阻4或二极管5，上拉/下拉电阻4或二极管5根据芯片14连接的需要进行设置，可以用于改变电路的功能。为了更方便的连接，在芯片安装区9与第一内层焊盘6或第二内层焊盘7间设有内层电源环8，所述内层电源环8环绕在芯片安装区9的外圈，芯片14上相应的I/O端口可以通过内层电压环8与外壳11上相应的连接端电连接。
如图2所示：为采用转接基板15后，芯片14与外壳11间的封装结构示意图。外壳11采用陶瓷材料制成，外壳11的中心区设有芯片/基板安装区19，外壳11对应于安装区19的四周设有连接用键合区17，所述连接键合区17相设有相应键合指的连接端，所述连接端能够与芯片14上相应的I/O端口电连接，从而将芯片14与外壳11的电连接。转接基板15对应于设置芯片安装区9的另一端面通过第一粘结胶18固定在外壳的芯片/基板安装区19的表面；转接基板15安装固定后，芯片14通过第二粘结胶16安装固定在芯片安装区9；由于芯片14与芯片安装区9的尺寸相吻合，因此芯片14能够安全可靠的安装在芯片安装区9上。当芯片14上相应的I/O端口需要连接到连键合区17上的键合指连接端时，芯片14上相应的I/O端口通过第二键合丝13与基板本体20上的第一内层焊盘6或第二内层焊盘7电连接，也可以与内层电源环8电连接。当芯片14上相应的I/O端口连接后，与第一内层焊盘6或第二内层焊盘7相对应的外层焊盘1通过第一键合丝12与连接键合区17上的键合指连接端电连接，即芯片14上相应的I/O端口通过第二键合丝13及第二键合丝12与连接键合区17上的键合指连接端电连接，达到了芯片14与外壳11间的电连接。当第二键合丝13与内层电源环8相连时，第一键合丝12与内层电源环8相连，另一端与键合区17上相应的键合指连接端电连接。第一键合丝12与第二键合丝13均采用裸金丝制成；当第一键合丝12或第二键合丝13的长度较长时，第一键合丝12或第二键合丝13容易塌陷变形，导致封装结构的短路。第一键合丝12的两端与外层焊盘1及键合区17上的键合指连接端相连时，第一键合丝12呈曲线状，具有一个向上的弧度；第二键合丝13与第一内层焊盘6、第二内层焊盘7或内层电源环8相连时，第二键合丝13也需要具有一个向上的弧度，保证了连接的可靠性。芯片14与外壳11的电连接时，通过基板本体20的第一内层焊盘6或第二内层焊盘7与外层焊盘1的过渡后，能够减少芯片14与外壳11间相应键合丝的长度，避免了芯片14与外壳11间相应键合丝的塌陷变形，保证了芯片14与外壳11间电连接的可靠性；同样，芯片14与外壳11间的电连接通过内层电源环8过渡时，也能够减少第一键合丝12及第二键合丝13的长度。
转接基板15的结构是利用现有的成熟半导体晶圆制造工艺（5μm至亚微米工艺，深亚微米工艺最好少用，因其加工成本相对较高），在集成电路的设计技术上，以硅圆片加工工艺方法，在基板本体20上得到相应的第一内层焊盘6、第二内层焊盘7、外层焊盘1、第一连接线2及第二连接线3；同时上拉/下拉电阻4与二极管5可以同时制造形成；基板本体20上的外层焊盘1及第一内层焊盘6（或第二内层焊盘7）分别与外壳11上相应的连接端及所需安装的芯片14的I/O端口相对应，确保芯片14与外壳11间连接的匹配。
根据需封装芯片14上的I/O端口的顺序以及与外壳11的外引线对应关系及要求，首先设计转接基板15的版图。基板本体20上的第一内层焊盘6及第二内层焊盘7与芯片14的I/O端口相对应，基板本体20上的外层焊盘1与封装要求的外壳11外引线对应。其次，通过芯片14加工工艺，实现转接基板15的加工；通过掩膜制版，工艺流片制成转接基板15的圆片，以供封装使用。最后通过封装工艺的加工，实现转接基板15的应用。
在封装过程中，通过减薄、划片，把转接基板15的圆片分割成一片片，成为可以放在外壳11内的独立片。再经过装片固化，把转接基板15固化到外壳11的安装槽19内，然后把所需封装的芯片14固化在转接基板15的芯片安装区9上，通过第一键合丝12与第二键合丝13与转接基板15上的相应配合，实现芯片14与外壳11的电连接。
制造转接基板15的过程包括如下步骤：
（a）、选定符合外形尺寸要求的外壳11，使外壳11能够将芯片14进行相应的封装；
（b）、根据选定外壳11的内腔体尺寸、芯片14的面积，确定基板本体20的尺寸和芯片14的安装区域；
（c）、根据外壳键合指的排列方式和位置，设计转接基板15上外层焊盘1的位置和尺寸；根据芯片14的I/O端口的排列方式、位置和尺寸，设计转接基板15上第一内层焊盘6及第二内层焊盘7的位置和尺寸；当转接基板15上外层焊盘1与第一内层焊盘6、第二内层焊盘7的位置正好对应时，通过单层铝布线（第一连接线2）实现第一内层焊盘6、第二内层焊盘7与外层焊盘1的有效导通；当转接基板15上外层焊盘1与第一内层焊盘6、第二内层焊盘7的位置不对应时，通过设计多层布线进行转换，实现外层焊盘1与外壳键合指（连接端）的对应；第一内层焊盘6、第二内层焊盘7与芯片14的I/O端口的对应；当设置多层布线时，需要通过第二连接线3将第一内层焊盘6、第二内层焊盘7与外层焊盘1电连接；
（d）、对设计完成的转接基板15进行设计验证，包括寄生电容、上拉/下拉电阻4、电感效应，二极管5的特性、第一内层焊盘6、第二内层焊盘7、内层电源环8；
（e）、芯片安装区9左上方设置安装定位块，形成安装定位标志；
（f）、对通过晶圆流片的转接基板15进行电性能测试；
（g）、对转接基板15的圆片按叠层芯片的封装允许高度要求，进行圆片厚度的减薄；
（h）、转接基板15测试完成后，将转接基板15安装在外壳11内，然后将芯片14安装在芯片安装区9。
通过上述步骤后，再通过第一键合丝12与第二键合丝13将芯片14与外壳11电连接。
本发明具有如下优点：
1）、降低了成本；设计定制外壳11需要几十万费用，更改集成电路设计、流片费用也需要几十万元，而设计转接基板15及加工流片费用只需几万元，成本降低80％以上。
2）、解决了通用外壳11对芯片14的I/O端口数量多，芯片14的面积小的封装问题；解决了芯片14的I/O与外壳11的连接端不对应的封装问题。
3）、提高了封装可靠性；通过第一键合丝12与第二键合丝13的作用，缩短了单一键合引线的长度，从而提高了键合的可靠性和封装成品率。
4）、缩短了电路的研发及封装周期，实现快速封装；转接基板15的设计和生产，只需25天左右，相对重新设计、定制外壳11的四个月，封装周期缩短约80％，从而实现快速封装的目的。
5）、实现外壳11的通用性；通过转接基板15，实现几种芯片14共用一个转接基板15，实现外壳11和转接基板15的通用性。
6）、实现电路引出端功能的转换，为电路的设计优化提供一种参考方案。
本发明转接基板15是加在集成电路封装时芯片14与外壳11之间，实现芯片14与外壳11的电学连接。通过芯片14与转接基板15的键合、转接基板15与外壳11的键合，实现芯片14与外壳11的电学连接。通过转接基板15中的上拉/下拉电阻4、二极管5实现电路功能的转换，能够适应不同芯片14与外壳11间的连接，安装使用方便，缩短了电路的研发及封装周期，降低了封装成本，提高了芯片14与外壳11连接的可靠性，安全可靠。

Claims (10)

1. 一种集成电路封装的转接基板，包括基板本体（20）；其特征是：所述基板本体（20）的中心区设有芯片安装区（9）；基板本体（20）对应于设置芯片安装区（9）的外圈设有第一内层焊盘（6），所述第一内层焊盘（6）的外圈设有外层焊盘（1），所述第一内层焊盘（6）与外层焊盘（1）间相匹配；外层焊盘（1）位于基板本体（20）的端部边缘，第一内层焊盘（6）邻近所述芯片安装区（9）；外层焊盘（1）与第一内层焊盘（6）间电连接。
2.根据权利要求1所述的集成电路封装的转接基板，其特征是：所述基板本体（20）对应于设置芯片安装区（9）的外圈设置第二内层焊盘（7），所述第二内层焊盘（7）邻近所述芯片安装区（9），所述第二内层焊盘（7）与外层焊盘（1）电连接。
3.根据权利要求1所述的集成电路封装的转接基板，其特征是：所述第一内层焊盘（6）与外层焊盘（1）间通过第一连接线（2）和/或第二连接线（3）电连接。
4.根据权利要求2所述的集成电路封装的转接基板，其特征是：所述第二内层焊盘（7）与外层焊盘（1）间通过第一连接线（2）和/或第二连接线（3）电连接。
5.根据权利要求1所述的集成电路封装的转接基板，其特征是：所述基板本体（20）上对应于芯片安装区（9）与第一内层焊盘（6）间设有内层电源环（8）。
6.根据权利要求1所述的集成电路封装的转接基板，其特征是：所述相邻外层焊盘（1）间设有上拉/下拉电阻（4）。
7.根据权利要求1所述的集成电路封装的转接基板，其特征是：所述相邻外层焊盘（1）间设有二极管（5）。
8.根据权利要求1所述的集成电路封装的转接基板，其特征是：所述基板本体（20）上设有外壳（11），所述外壳（11）的中心区设有芯片/基板的安装区（19），外壳（11）对应于安装区（19）的四周设有键合区（17），所述键合区（17）设有相应的键合指连接端；基板本体（20）对应于设置芯片安装区（9）的另一侧面固定在安装区（19）的表面；芯片安装区（9）上安装有芯片（14），所述芯片（14）与芯片安装区（9）的形状相吻合，所述芯片（14）上相应的I/O端口通过第二键合丝（13）与基板本体（20）上的第一内层焊盘（6）电连接，基板本体（20）上与所述第一内层焊盘（6）相对应的外层焊盘（1）通过第一键合丝（12）与键合区（17）上相应的键合指连接端电连接，使键合区（17）上相应的键合指连接端与芯片（14）上相应的I/O端口电连接。
9.根据权利要求8所述的集成电路封装的转接基板，其特征是：所述基板本体（20）通过第一粘结胶（18）固定在安装槽（19）的槽底；芯片（14）通过第二粘结胶（16）固定于基板本体（20）的芯片安装区（9）上。
10.根据权利要求1所述的集成电路封装的转接基板，其特征是：所述基板本体（20）上设有芯片定位块（10）。
CN 201010298288 2010-09-30 2010-09-30 集成电路封装的转接基板 Pending CN101944512A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010298288 CN101944512A (zh) 2010-09-30 2010-09-30 集成电路封装的转接基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010298288 CN101944512A (zh) 2010-09-30 2010-09-30 集成电路封装的转接基板

Publications (1)

Publication Number Publication Date
CN101944512A true CN101944512A (zh) 2011-01-12

Family

ID=43436428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010298288 Pending CN101944512A (zh) 2010-09-30 2010-09-30 集成电路封装的转接基板

Country Status (1)

Country Link
CN (1) CN101944512A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903996A (zh) * 2014-04-14 2014-07-02 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法
CN109560026A (zh) * 2018-12-03 2019-04-02 北京遥感设备研究所 一种真空电子组件力学环境适应性装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466198A (zh) * 2002-06-18 2004-01-07 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 用以缩短打线长度的半导体封装件
CN1591805A (zh) * 2003-09-04 2005-03-09 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1466198A (zh) * 2002-06-18 2004-01-07 ��Ʒ���ܹ�ҵ�ɷ����޹�˾ 用以缩短打线长度的半导体封装件
CN1591805A (zh) * 2003-09-04 2005-03-09 美龙翔微电子科技（深圳）有限公司 热增强型球栅阵列集成电路封装基板制造方法及封装基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103903996A (zh) * 2014-04-14 2014-07-02 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法
CN103903996B (zh) * 2014-04-14 2016-06-29 中国兵器工业集团第二一四研究所苏州研发中心 一种适应多种不同封装要求的芯片焊盘版图设计方法
CN109560026A (zh) * 2018-12-03 2019-04-02 北京遥感设备研究所 一种真空电子组件力学环境适应性装置

Similar Documents

Publication Publication Date Title
TW510034B (en) Ball grid array semiconductor package
TW459361B (en) Three-dimensional multiple stacked-die packaging structure
CN101540308B (zh) 半导体芯片封装
US7888808B2 (en) System in package integrating a plurality of semiconductor chips
CN106816421B (zh) 集成有功率传输芯片的封装结构的封装方法
CN103824843A (zh) 通过桥接块的多芯片模块连接
CN103681371A (zh) 一种硅基圆片级扇出封装方法及其封装结构
KR20080031508A (ko) 마이크로일렉트로닉 장치 패키지, 적층 마이크로일렉트로닉장치 패키지, 및 마이크로일렉트로닉 장치 제조 방법
JP2011142264A (ja) 半導体装置の製造方法
CN105977220B (zh) 半导体封装组件
TW201113998A (en) Semiconductor package with sectioned bonding wire scheme
KR101123804B1 (ko) 반도체 칩 및 이를 갖는 적층 반도체 패키지
CN201812817U (zh) 集成电路封装的转接基板
CN101944512A (zh) 集成电路封装的转接基板
CN204011396U (zh) 一种新型PoP堆叠封装结构
TW472372B (en) Memory module with direct chip attach and the manufacturing process thereof
CN201000885Y (zh) 一种无引线集成电路芯片封装
CN101211794A (zh) 封装半导体元件方法、制作引线框架方法及半导体封装产品
CN112234035B (zh) 半导体封装结构及其形成方法
CN105390477B (zh) 一种多芯片3d二次封装半导体器件及其封装方法
TW200601533A (en) Leadframe with a chip pad for double side stacking and method for manufacturing the same
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN209880595U (zh) 一种含空腔的多芯片扇出封装结构
CN106298709A (zh) 低成本扇出式封装结构
CN102176448A (zh) 扇出***级封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHINA ELECTRONICS TECHNOLOGY GROUP CORPORATION NO.

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 214028 TOWER 1A-5, BUILDING B, INTERNATIONAL TECHNOLOGY COOPERATION PARK, NO. 2, TAISHAN ROAD, WUXI ECONOMIC DEVELOPMENT ZONE, WUXI NEW DISTRICT, JIANGSU PROVINCE TO: 214028 TOWER 1A-5, BUILDING B, INTERNATIONAL TECHNOLOGY COOPERATION PARK, NO. 2, TAISHAN ROAD, WUXI NEW DISTRICT, JIANGSU PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20110711

Address after: 214028 B building, international science and technology cooperation Park, 2 Taishan Road, New District, Wuxi, Jiangsu,

Applicant after: Wuxi Zhongwei High-tech Electronics Co., Ltd.

Co-applicant after: China Electronics Technology Group Corporation No.58 Research Institute

Address before: 214028 B building, international science and technology cooperation Park, 2 Taishan Road, Wuxi Economic Development Zone, Wuxi New District, Jiangsu,, China

Applicant before: Wuxi Zhongwei High-tech Electronics Co., Ltd.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20110112