CN101938267A - 一种准确迟滞的比较器和制备方法 - Google Patents

Abstract

一种带有迟滞窗V_hys的迟滞比较器，用于比较输入信号，并产生输出信号VOT。迟滞比较器包括一个带有电流输出的差分输入级(DICO)，带有跨导Gm_tnx的输入晶体管，将带有输入级跨导Gm_in的输入信号转换成中间信号电流。一个由转向控制信号驱动的可转向偏移电流产生器，控制偏移电流源IOS转向可选偏移电流。一个电流-至-电压总和转换器(IVSC)计算中间信号电流和偏移电流的总和，将结果转换成VOT加转向控制电流，导致V_hys＝IOS/Gm_in。一个反馈电阻R_NF连接输入晶体管，形成负反馈回路。R_NF的尺寸与输入晶体管有关，以至于Gm_in以及V_hys仅由反馈跨导G_NF＝1/R_NF决定，而与Gm_tnx在晶体管制备过程中和器件工作环境中巨大的变化无关。

Description

一种准确迟滞的比较器和制备方法

技术领域

本发明涉及电路领域，更确切地说，本发明涉及用于设计一种模拟信号的比较器和制备方法。

背景技术

模拟信号的比较器是各种模拟电路中常见的功能性构造块。迟滞信号比较器在其参考信号附近具有一个迟滞回线，通常可用于反馈电子控制电路中，以避免没有这种迟滞回线时控制信号在其目标值附近不必要的过度振荡。

图1表示Ricon-Mora等人发明的名称为“准确、快速以及用户可编程的迟滞比较器”的原有技术的专利号为6,229,350的美国专利(下文称作美国6,229,350)。图1表示原有技术的迟滞比较器1，图2表示其信号输入/输出(I/O)特性2。图2适用于任何迟滞比较器。原有技术的迟滞比较器1的关键I/O信号，为一对输入信号VIN_A和VIN_B以及一个2-电平输出信号VOT。对于本领域的技术人员，参照输入信号VIN_B，图2所示的VOT与VIN_A的关系图的特点表示，在VIN_A＝VIN_B附近，有一个迟滞窗V_hys＝2＊ΔV的电平跃迁。

原有技术的迟滞比较器1的以下主要功能块互相耦合在一起：

一个差分输入级，用于将输入信号对VIN_A和VIN_B差分转换成中间电流信号。

一个总和节点和一个输出增益级，用于将中间电流信号转换并放大成末级2-电平输出信号VOT。

一个可转向偏移电流产生器，用于通过其电流转向开关，产生偏移电流并将偏移电流注入到差分输入级，从而在VOT与VIN_A特性关系中，产生V_hys的迟滞窗。还含有一个信号转换器，将VOT转换成可转向偏移电流产生器内部所需要的差分控制信号。注意：通过可转向偏移电流产生器所使用的一个“V_控制”信号，V_hys还可以允许用户编程。

电流镜，来自于电流源“I_BIAS”，用于为差分输入级和可转向偏移电流产生器提供所需的多个偏移电流。

本领域的技术人员已知，原有技术的迟滞比较器1的迟滞窗V_hys由以下的方程式决定：

V_hys＝2ΔV＝I_(偏移)/G_m(输入)＝V_控制    (1)

其中

I_(偏移)＝G_m(输入)＊V_控制               (2)

K_np＝电子/空穴的迁移率＊C_ox            (4)

在上述方程式中，G_m(输入)指在差分输入级内部的差分晶体管对Q2和Q5的跨导。G_m(偏移)指在可转向偏移电流产生器内部的差分晶体管Q16、Q17、Q26和Q27的跨导。G_m指一般的晶体管的跨导。V_GS和V_th分别指一般的晶体管的栅极-源极电压和阈值电压。K_np指晶体管中易受各种制备过程的偏差影响的器件参数。C_ox为单位面积上的栅极氧化物电容。

确切地说，迟滞比较器应按照紧密度容差来制备，并对温度等外界环境的变化表现出低敏感度。从上述方程式(1)-(4)可以看出，V_hys的百分比变化遵循G_m(输入)和G_m(偏移)的百分比变化。此外，晶体管对(例如在Q2和Q5之间)中，G_m的任何不匹配都会另外引起V_hys的变化。尽管双极晶体管和MOS晶体管都存在这种现象，但是在CMOS晶体管中V_hys的变化程度尤为明显。与双极晶体管不同，CMOS晶体管的G_m很小，而且并不匹配。在原有技术中，要获得良好的匹配以及很大的跨导，每个差分CMOS晶体管Q16、Q17、Q26、Q27的尺寸，必须与每个输入CMOS晶体管Q2、Q5的尺寸类似。这意味着，为了实现一个简单的比较器功能，就需要消耗很大的集成电路(IC)晶片面积，此方法不仅昂贵而且难以实施。因此，必须制备一种不需要消耗很大的集成电路晶片面积，带有准确的迟滞窗V_hys的简单的迟滞比较器。

发明内容

为了解决上述技术问题，本发明提出了一种迟滞比较器(HYSCP)，用于比较两个输入信号电压VIN_A、VIN_B，并产生一个2-电平输出信号VOT，通过一个准确的迟滞窗V_hys反映VIN_A和VIN_B之间的相对幅度。HYSCP包括：

一个带有输出电流的差分输入级(DICO)，具有多个差分连接的输入晶体管，晶体管跨导为Gm_tnx，将带有输入级跨导Gm_in的VIN_A和VIN_B，转换成相应的中间信号电流IIN_A和IIN_B。

一个可转向偏移电流产生器(SOCG)，具有内置偏移电流源IOS、两个输出偏移电流IOS_A、IOS_B以及一个由转向控制信号驱动的电流转向开关，并耦合到IOS上，根据转向控制信号的逻辑态，通过IOS_A或IOS_B操纵IOS的方向。

一个电流-至电压的总和转换器(IVSC)，连接到IIN_A、IOS_A、IIN_B和IOS_B上，分别计算电流(IIN_A、IOS_A)以及电流(IIN_B、IOS_B)的总和，并将总电流转换成2-电平输出信号VOT加上逻辑态对应VOT电平的转向控制信号，从而产生V_hys＝IOS/Gm_in。连接输入晶体管，在DICO中产生负反馈回路，这在很大程度上从输入级跨导Gm_in上略去了晶体管跨导Gm_tnx的影响。DICO还包括一个连接到输入晶体管上的反馈电阻R_NF，R_NF的尺寸选取与输入晶体管有关，以使得Gm_in仅由反馈跨导决定，并基本等于反馈跨导G_NF＝1/R_NF，与Gm_tnx无关，否则Gm_tnx在晶体管制备过程中和器件工作环境中巨大的变化，将引起V_hys的不确定性。

在一个典型实施例中，多个差分连接的输入晶体管还包括：

差分连接的一对输入开关晶体管TNX_SA和TNX_SB，它们的晶体管跨导和输出电阻分别等于Gm_SA、R_SA和Gm_SB、R_SB。

输入负载晶体管TNX_LA和TNX_LB的一个差分对，在一个交错结构中分别耦合到TNX_SA和TNX_SB上，产生负反馈回路，它们的晶体管跨导和输出电阻分别等于Gm_LA、R_LA和Gm_LB、R_LB。因此，R_NF的尺寸遵循以下标准：

$\frac{1}{R_{\mathrm{NF}}}>>\frac{{\mathrm{Gm}}_{\mathrm{SA}}}{{\mathrm{Gm}}_{\mathrm{LA}}{R}_{\mathrm{SA}}}+\frac{{\mathrm{Gm}}_{\mathrm{SB}}}{{\mathrm{Gm}}_{\mathrm{LB}}{R}_{\mathrm{SB}}}$

之所以设计输入开关晶体管对TNX_SA和TNX_SB和输入负载晶体管对TNX_LA和TNX_LB，是为了使它们的晶体管跨导在很大程度上可以相互抵消。这可以通过制备相同尺寸和参数的晶体管，来轻松实现。

为了将VIN_A和VIN_B转换成中间信号电流IIN_A，DICO还包括多个

参考电流源，以及连接到TNX_SA和TNX_SB上的电流镜。为了将VIN_A和VIN_B转换成中间信号电流IIN_B，DICO还包括多个

参考电流源，以及连接到TNX_SB和TNX_SB上的电流镜。

在一个典型实施例中，所述电流转向开关具有一对差分连接的控向晶体管，交替连接到IOS上，分别提供IOSA和IOSB。所述转向控制信号具有一对差分转向信号，分别耦合到控向晶体管的控制端上。

在一个典型实施例中，所述IVSC包括：

一个总和晶体管TNX_SUMA，连接到电流IIN_A、IOS_A上，将其相加，并将总和电流转换成中间差分输出信号Vio_A。

一个总和晶体管TNX_SUMB，连接到电流IIN_B、IOS_B上，将其相加，并将总和电流转换成中间差分输出信号Vio_B。

一个输出增益级(OGS)，耦合到中间差分输出信号(Vio_A、Vio_B)上，以便将它们放大成VOT，并产生转向控制信号。

对于本领域的技术人员，本发明的这些方面及其多个实施例，在本说明书的以下内容中，将作进一步说明。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1表示美国专利号6,229,350的一种原有技术的迟滞比较器。

图2表示迟滞比较器的信号输入/输出特性。

图3A表示本发明的迟滞比较器。

图3B表示本发明的迟滞比较器的另一实施例。

图3C表示本发明的迟滞比较器的另一实施例。

具体实施方式

根据本发明的权利要求和发明内容所公开的内容，本发明的技术方案具体如下所述：

本说明书以及所含附图仅用于说明本发明的一个或多个现有的较佳实施例，以及多个典型的附加设备和/或可选实施例。说明书和附图用于解释说明，并不作为本发明的局限。因此，本领域的技术人员应掌握其他变化、修正和替代。这些变化、修正和替代都应认为仍属本发明的范围。

图3A表示本发明的迟滞比较器(HYSCP)10。本发明的HYSCP10的功能是，比较两个输入信号电压VIN_A、VIN_B，并产生2-电平输出信号VOT，通过一个准确的迟滞窗V_hys反映VIN_A和VIN_B之间的相对幅度。图表显示图2中的迟滞窗V_hys(＝2ΔV)也适用本发明。HYSCP包括：

一个带有输出电流的差分输入级(DICO)12，具有多个晶体管跨导为Gm_tnx差分连接的输入晶体管，将VIN_A和VIN_B，以输入级跨导Gm_in转换成相应的中间信号电流IIN_A和IIN_B。

一个可转向偏移电流产生器(SOCG)14，具有内置偏移电流源IOS14a、两个输出偏移电流IOS_A、IOS_B以及一个由转向控制信号驱动的电流转向开关14b，并耦合到IOS14a上，根据转向控制信号SCS的逻辑态，通过IOS_A或IOS_B操纵IOS14a的方向。电流转向开关14b具有两个源极耦合的控向晶体管14c和14d。

一个电流-至电压的总和转换器(IVSC)40，连接到IIN_A、IOS_A、IIN_B和IOS_B上，分别通过总和晶体管TNX_SUMA40a计算电流IIN_A和IOS_A总和，以及通过总和晶体管TNX_SUMB40b计算电流IIN_B和IOS_B，的总和，并将所述总和电流转换成2-电平输出信号VOT和逻辑态对应VOT电平的转向控制信号SCS，从而产生V_hys＝IOS/Gm_in。

本发明的一个关键要素在于，DICO12还包括一个连接到输入晶体管上的反馈电阻R_NF12m。另外R_NF12m的大小根据输入晶体管选定，以使得Gm_in由反馈跨导决定，并基本等于反馈跨导G_NF＝1/R_NF，而与Gm_tnx无关，因Gm_tnx在晶体管制备过程中和器件工作环境中会有很大的变化，将引起V_hys的不确定性。

在一个典型实施例中，多个差分连接的输入晶体管还包括：

差分连接的一对输入开关晶体管TNX_SA12a和TNX_SB12b，TNX_SA12a的晶体管跨导和输出电阻分别等于Gm_SA和R_SA，TNX_SB12b的晶体管跨导和输出电阻分别等于Gm_SB和R_SB。

输入负载晶体管TNX_LA12c和TNX_LB12d的一个差分对，在一个交错结构中分别耦合到TNX_SA12a和TNX_SB12b上，产生负反馈回路，TNX_LA12c的晶体管跨导和输出电阻分别等于Gm_LA和R_LA，TNX_LB12d的晶体管跨导和输出电阻分别等于Gm_LB和R_LB。12c的栅极可以耦合到12a的漏极上，12c的漏极可以耦合到12a的源极上。同样地，12d的栅极可以耦合到12b的漏极上，12d的漏极可以耦合到12b的源极上。

了解了R_NF12m之后，本发明的迟滞窗V_hys的控制方程为：

$V_{\mathrm{hys}}=2\mathrm{\ΔV}=\frac{\mathrm{IOS}}{{\mathrm{Gm}}_{\mathrm{in}}}---\left(5\right)$

${\mathrm{Gm}}_{\mathrm{in}}=\frac{{\mathrm{Gm}}_{\mathrm{SA}}}{{\mathrm{Gm}}_{\mathrm{LA}}{R}_{\mathrm{sa}}}+\frac{1}{R_{\mathrm{NF}}}+\frac{{\mathrm{Gm}}_{\mathrm{SB}}}{{\mathrm{Gm}}_{\mathrm{LB}}{R}_{\mathrm{sB}}}---\left(6\right)$

SOCG14可以通过不同的方式实现，但都应包含输出偏置电流IOS_A和IOS_B。方程(5)通常写为：

$V_{\mathrm{hys}}=2\mathrm{\ΔV}=\frac{0.5*(\mathrm{IO}{S}_A+{\mathrm{IOS}}_B)}{{\mathrm{Gm}}_{\mathrm{in}}}---\left(5A\right)$

因此，根据本发明，当R_NF12m的尺寸符合以下标准时：

$\frac{1}{R_{\mathrm{NF}}}>>\frac{{\mathrm{Gm}}_{\mathrm{SA}}}{{\mathrm{Gm}}_{\mathrm{LA}}{R}_{\mathrm{SA}}}+\frac{{\mathrm{Gm}}_{\mathrm{SB}}}{{\mathrm{Gm}}_{\mathrm{LB}}{R}_{\mathrm{SB}}}---\left(7\right)$

本发明的迟滞窗V_hys的控制方程基本上不依赖于各种晶体管器件的参数，即：

V_hys≈IOS*R_NF    (8)

此外，之所以设计晶体管，是为了使它们的晶体管跨导Gm_SA和Gm_LA大致相等(跨导Gm_SB和Gm_LB也类似)，并且在很大程度上可以相互抵消，方程(6)变为：

${\mathrm{Gm}}_{\mathrm{in}}\≈\frac{1}{R_{\mathrm{SA}}}+\frac{1}{R_{\mathrm{NF}}}+\frac{1}{R_{\mathrm{SB}}}$

因此，从方程式中消除了晶体管的跨导。方程(7)所示的标准变为：

$\frac{1}{R_{\mathrm{NF}}}>>\frac{1}{R_{\mathrm{SA}}}+\frac{1}{R_{\mathrm{SB}}}$

由于晶体管的阻抗都很大，例如大约在1MΩ左右，因此上式很容易实现。Gm_in的表达式简化为：

${\mathrm{Gm}}_{\mathrm{in}}\≈\frac{1}{R_{\mathrm{NF}}}$

由于，与上述输入开关晶体管和输入负载晶体管的晶体管跨导和输出阻抗相比，IC的电阻值对于生产过程变化和器件工作环境等因素较不敏感，因此本发明无需消耗很大的IC晶片尺寸，就获得了一种带有准确的迟滞窗V_hys的简单的迟滞比较器。例如，通过IC过程制备的多晶硅电阻，可以将准确度控制在5％左右或者更好，反之相应的晶体管跨导在20％以上的范围变化。

为了将VIN_A和VIN_B转换成中间信号电流IIN_A，DICO12还包括多个

参考电流源12e、12f，以及连接到TNX_SA12a和TNX_LA12c上的电流镜(通过晶体管M6和TNX_LA12c形成)。电流源12e连接到TNX_LA12c的栅极上，应小于连接到TNX_SA12a源极上的电流源12f(例如小一半)。为了将VIN_A和VIN_B转换成中间信号电流IIN_B，DICO还包括多个

参考电流源12g、12h，以及连接到TNX_SB12b和TNX_LB12d上的电流镜(通过晶体管M3和TNX_LA12d形成)。电流源12g连接到TNX_LB的栅极上，应小于连接到TNX_SB12b源极上的电流源12h。

作为另一个详细说明的可选实施例，总和晶体管TNX_SUMA40a连接电流IIN_A、IOS_A，并将电流的总和转换成中间差分输出信号Vio_A。同样地，总和晶体管TNX_SUMB40b连接电流IIN_B、IOS_B，并将电流的总和转换成中间差分输出信号Vio_B。然后，输出增益级(OGS)42，耦合到中间差分输出信号Vio_A、Vio_B上，以便将它们放大成VOT，与此同时产生转向控制信号(SCS)。作为示例，OGS42可以利用两个串联的转换器，产生SCS。

在图3A的HYSCP10中，晶体管12a、12b为p-沟道晶体管，晶体管12c、12d为n-沟道晶体管。但是，作为本发明的一个可选实施例，晶体管的类型也可以改变，如图3B的HYSCP70所示，除了晶体管类型、电流和电压的方向与HYSCP10相反以为，其他都与HYSCP10类似。在HYSCP70中，晶体管72a、72b为n-沟道晶体管，分别代替晶体管12a、12b。同样地，晶体管72c、72d为n-沟道晶体管，分别代替晶体管12c、12d。其他晶体管100a、100b、74c、74d、M63、M66也改变沟道类型，分别代替晶体管40a、40b、14c、14d、M3、M6，同时电流源72e、72f、72g、72h、74a代替并改变如图3A所示的HYSCP10的电流源12e、12f、12g、12h、14a的方向。注意，尽管DICO12最靠近电流源72f和72g的一边的电压，高于DICO12最靠近IVSC40的一边的电压，但是为了说明本发明，DICO12最靠近电流源72f和72g的一边仍然作为接地端。

作为本发明另外的可选实施例，负反馈回路可以使用不同的方法制成。图3C表示另一种HYSCP90，除了图3A所示的DICO12部分现在标记为92以外，其他所有电路元件都与图3A所示的HYSCP10相同。在DICO92中，晶体管12a、12b、12c、12d并不交叉，而是12c与12a串联，12d与12b串联。每个晶体管12c和12d都具有栅极至漏极短接，分别同晶体管M6和M3形成电流镜。图3C中没有图3A所示的电流源12e和12g。相反，DICO92包括运算放大器OpAmp_A12i和OpAmp_B12j，它们的输出端分别连接到晶体管12a和12b的栅极。运算放大器12i、12j的一个输入端分别连接到VIN_A、VIN_B，其他输入端分别连接到晶体管12a、12b的源极。运算放大器12i、12j为输入晶体管12a、12b提供负反馈回路，将晶体管跨导Gm_tnx对输入级跨导Gm_in的贡献降至最小，因此迟滞窗V_hys可以表示为：

输入级跨导Gm_in为：

在上述内容中，Gm_12a和Gm_12b分别为晶体管12a和12b的跨导，[运算放大器环路增益]_12i和[运算放大器环路增益]_12j分别为运算放大器12i和12j的环路增益。运算放大器环路增益的定义为：

运算放大器环路增益＝1+(A＊B)

其中A为放大器的开路环路增益，B为反馈系数。在如图所示的结构中，反馈系数等于1，因此方程(9)变为：

${\mathrm{Gm}}_{\mathrm{in}}=\frac{{\mathrm{Gm}}_{12a}}{1+A}+\frac{1}{R_{\mathrm{NF}}}+\frac{{\mathrm{Gm}}_{12b}}{1+B}$

由于根据定义运算放大器的开路环路增益事实上一个很大的值，因此，输入晶体管跨导Gm_12a和Gm_12b根本对输入级跨导Gm_in不起任何作用，因此方程简化为：

${\mathrm{Gm}}_{\mathrm{in}}\≈\frac{1}{R_{\mathrm{NF}}}$

这与图3A所示的HYSCP10的结论相同。

通过说明和附图，给出了多个特定结构的典型实施例。本领域的技术人员应掌握，本发明具有多种其他特殊形式，无需过多实验，就能将本发明应用于这些实施例。例如，本发明是以MOS晶体管为例说明，根据同样的发明理念，本发明也可应用于双极晶体管电路。因此，鉴于本专利文件，本发明的范围不应仅由上述典型实施例的说明限定，而应由以下权利要求书限定。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (20)

1.一种迟滞比较器，其特征在于，用于比较两个输入信号电压VIN_A和VIN_B，通过一个迟滞窗V_hys产生一个2-电平输出信号VOT反映VIN_A和VIN_B之间的相对幅度，所述迟滞比较器包括：

一个带有输出电流的差分输入级，所述的差分输入级具有数个晶体管跨导为Gm_tnx的差分连接的输入晶体管，将所述的VIN_A和VIN_B，以输入级跨导Gm_in转换成相应的中间信号电流IIN_A和IIN_B；

一个可转向偏移电流产生器，由逻辑转向控制信号控制，通过其两个输出偏移电流IOS_A或IOS_B的任一个，产生并控制一个偏移电流IOS的方向；以及

一个电流-至电压的总和转换器，连接到IIN_A、IOS_A、IIN_B和IOS_B上；

其中，所述的总和转换器分别将电流IIN_A和IOS_A以及电流IIN_B和IOS_B相加，并转换成所述的2-电平输出信号VOT加上逻辑态对应VOT电平的转向控制信号，从而使得V_hys＝IOS/Gm_in；并且

其中所述的输入晶体管连接形成负反馈回路用于从输入级跨导Gm_in上略去晶体管跨导Gm_tnx的影响。

2.如权利要求1所述的迟滞比较器，其特征在于，所述差分输入级还包括一个连接到输入晶体管上的反馈电阻R_NF，其中Gm_in由反馈跨导决定，并等于反馈跨导G_NF＝1/R_NF，与Gm_tnx无关。

3.如权利要求1所述的迟滞比较器，其特征在于，所述可转向偏移电流产生器还包括一个耦合到IOS上由逻辑转向控制信号驱动的电流转向开关，所述的的电流转向开关根据转向控制信号的逻辑态，通过IOS_A或IOS_B的任一个，控制IOS的方向。

4.如权利要求2所述的迟滞比较器，其特征在于，所述的多个差分连接的输入晶体管还包括：

差分连接的一对输入开关晶体管TNX_SA和TNX_SB，其中TNX_SA和TNX_SB的晶体管跨导、输出电阻分别等于Gm_SA、R_SA和Gm_SB、R_SB；以及

输入负载晶体管TNX_LA和TNX_LB的一个差分对，在一个交错结构中分别耦合到TNX_SA和TNX_SB上，产生负反馈回路，其中TNX_LA和TNX_LB的晶体管跨导、输出电阻分别等于Gm_LA、R_LA和Gm_LB、R_LB；

并且R_NF的尺寸遵循以下标准：

$\frac{1}{R_{\mathrm{NF}}}>>\frac{{\mathrm{Gm}}_{\mathrm{SA}}}{{\mathrm{Gm}}_{\mathrm{LA}}{R}_{\mathrm{SA}}}+\frac{{\mathrm{Gm}}_{\mathrm{SB}}}{{\mathrm{Gm}}_{\mathrm{LB}}{R}_{\mathrm{SB}}}.$

5.如权利要求4所述的迟滞比较器，其特征在于，VIN_A连接到TNX_SA的栅极，VIN_B连接到TNX_SB的栅极。

6.如权利要求5所述的迟滞比较器，其特征在于，为了将VIN_A和VIN_B转换成对应的IIN_A和IIN_B，所述的差分输入级还包括：

第一和第二

参考电流源，桥接位于总和转换器和地之间的TNX_SA和TNX_LA，加上一个由TNX_LA和一个桥接总和转换器和地的晶体管形成的电流镜；以及

第一和第二

参考电流源，桥接位于总和转换器和地之间的TNX_SB和TNX_LB，加上一个由TNX_LB和一个桥接总和转换器和地的晶体管形成的电流镜。

7.如权利要求6所述的迟滞比较器，其特征在于，TNX_LA的栅极耦合到TNX_SA的漏极，TNX_LB的栅极耦合到TNX_SB的漏极，TNX_LA的漏极耦合到TNX_SA的源极，TNX_LB的漏极耦合到TNX_SB的源极。

8.如权利要求7所述的迟滞比较器，其特征在于，第一

参考电流源连接在TNX_LA的栅极和地之间，第二

参考电流源连接在TNX_SA和总和转换器之间，第一

参考电流源连接在TNX_LB的栅极和地之间，第二

参考电流源连接在TNX_SB和总和转换器之间。

9.如权利要求8所述的迟滞比较器，其特征在于，第一

参考电流源小于第二

参考电流源，第一

参考电流源小于第二

参考电流源。

10.如权利要求9所述的迟滞比较器，其特征在于，第一

参考电流源和第一

参考电流源，分别是第二

参考电流源和第二

参考电流源的尺寸的一半。

11.如权利要求2所述的迟滞比较器，其特征在于，所述的多个差分连接的输入晶体管还包括：

差分连接的一对输入开关晶体管TNX_SA和TNX_SB，其中TNX_SA和TNX_SB的晶体管跨导、输出电阻分别等于Gm_SA、R_SA和Gm_SB、R_SB；以及

输入负载晶体管TNX_LA和TNX_LB的一个差分对，在一个交错结构中分别耦合到TNX_SA和TNX_SB上，产生负反馈回路，其中TNX_LA和TNX_LB的晶体管跨导、输出电阻分别等于Gm_LA、R_LA和Gm_LB、R_LB；

所述的差分输入级还包括两个分别由VIN_A和VIN_B驱动的运算放大器OpAmp_A和OpAmp_B，每个都带有分别靠近TNX_SA和TNX_SB的负反馈回路，用于缓冲VIN_A和VIN_B；并且，

R_NF的尺寸遵循以下标准：

$\frac{1}{R_{\mathrm{NF}}}>>\frac{{\mathrm{Gm}}_{\mathrm{SA}}}{{\mathrm{Gm}}_{\mathrm{LA}}{R}_{\mathrm{SA}}}+\frac{{\mathrm{Gm}}_{\mathrm{SB}}}{{\mathrm{Gm}}_{\mathrm{LB}}{R}_{\mathrm{SB}}}.$

12.如权利要求11所述的迟滞比较器，其特征在于，为了将VIN_A和VIN_B转换成相应的IIN_A和IIN_B，所述的差分输入级还包括：

一个

参考电流源，桥接TNX_SA和总和转换器，加上一个由TNX_LA和一个桥接总和转换器和地的晶体管形成的电流镜；以及

一个

参考电流源，桥接TNX_SB和总和转换器，加上一个由TNX_LB和一个桥接总和转换器和地的晶体管形成的电流镜。

13.如权利要求4所述的迟滞比较器，其特征在于，由于负反馈，使得输入开关晶体管的跨导被抵消，所述R_NF的标准变为：

$\frac{1}{R_{\mathrm{NF}}}>>\frac{1}{R_{\mathrm{SA}}}+\frac{1}{R_{\mathrm{SB}}}.$

14.如权利要求4所述的迟滞比较器，其特征在于，差分输入级还包括多个

参考电流源，加上连接TNX_SA和TNX_LA的电流镜，以将所述的VIN_A和VIN_B转换成中间信号电流IIN_A。

15.如权利要求4所述的迟滞比较器，其特征在于，差分输入级还包括多个

参考电流源，加上连接TNX_SB和TNX_LB的电流镜，以将所述的VIN_A和VIN_B转换成中间信号电流IIN_B。

16.如权利要求3所述的迟滞比较器，其特征在于，所述的电流转向开关还包括一对差分连接的控向晶体管，交替连接到IOS上，分别提供IOS_A和IOS_B，所述的转向控制信号具有一对差分转向信号，分别耦合到控向晶体管的控制端上。

17.如权利要求1所述的迟滞比较器，其特征在于，所述的总和转换器包括：

一个总和晶体管TNX_SUMA，连接到电流IIN_A、IOS_A上，并将电流总和转换成中间差分输出信号Vio_A；

一个总和晶体管TNX_SUMB，连接到电流IIN_B、IOS_B上，并将电流总和转换成中间差分输出信号Vio_B；

一个输出增益级，耦合到中间差分输出信号(Vio_A、Vio_B)上，用于将它们放大成VOT，并产生转向控制信号。

18.一种制备带有迟滞窗V_hys的迟滞比较器的方法，其特征在于，用于比较两个输入信号电压VIN_A和VIN_B，并产生一个2-电平输出信号VOT，所述方法包括：

制备一个带有电流输出的差分输入级，所述差分输入级具有多个差分连接的输入晶体管，所述的晶体管跨导为Gm_tnx，将所述的VIN_A和VIN_B，以输入级跨导Gm_in转换成相应的中间信号电流IIN_A和IIN_B；

制备一个可转向偏移电流产生器，所述的可转向偏移电流产生器由一个逻辑转向控制信号控制，并通过两个输出偏置电流IOS_A和IOS_B中的任一个产生和控制内置偏移电流源IOS的方向；

制备一个电流-至电压的总和转换器，连接到IIN_A、IOS_A、IIN_B和IOS_B上，分别计算电流IIN_A、IOS_A以及电流IIN_B、IOS_B的总和并转换成2-电平输出信号VOT加上逻辑态对应VOT电平的转向控制信号，从而产生V_hys＝IOS/Gm_in；并且

连接输入晶体管，形成负反馈回路，从而用于从输入级跨导Gm_in上略去晶体管跨导Gm_tnx的影响。

19.如权利要求18所述的制备带有迟滞窗V_hys的迟滞比较器的方法，其特征在于，连接一个反馈电阻R_NF到输入晶体管上，以至于Gm_in由反馈跨导决定，并等于反馈跨导G_NF＝1/R_NF，与Gm_tnx无关。

20.如权利要求19所述的制备带有迟滞窗V_hys的迟滞比较器的方法，其特征在于，其中制备差分输入级还包括：

制备差分连接的一对输入开关晶体管TNX_SA和TNX_SB，其中TNX_SA和TNX_SB的晶体管跨导、输出电阻分别等于Gm_SA、R_SA和Gm_SB、R_SB；并且

制备输入负载晶体管TNX_LA和TNX_LB的一个差分对，在一个交错结构中分别耦合到TNX_SA和TNX_SB上，产生负反馈回路，其中TNX_SA和TNX_SB的晶体管跨导、输出电阻分别等于Gm_LA、R_LA和Gm_LB、R_LB；

其中该方法还包括，选取R_NF的尺寸遵循以下标准：

$\frac{1}{R_{\mathrm{NF}}}>>\frac{{\mathrm{Gm}}_{\mathrm{SA}}}{{\mathrm{Gm}}_{\mathrm{LA}}{R}_{\mathrm{SA}}}+\frac{{\mathrm{Gm}}_{\mathrm{SB}}}{{\mathrm{Gm}}_{\mathrm{LB}}{R}_{\mathrm{SB}}}.$

Images