CN101937423B - 一种流水式fft/ifft的处理*** - Google Patents

Abstract

本发明公开了一种流水式FFT/IFFT的处理***，控制装置，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将该输入参数发送至流水线FFT/IFFT处理装置；流水线FFT/IFFT处理装置，用于接收输入数据，并根据所述蝶形运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，并将得到的FFT/IFFT运算结果发送至输出缓冲装置；输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的FFT/IFFT运算结果，并输出所述FFT/IFFT运算结果。应用本发明实施例所提供的装置可实现流水式FFT/IFFT的处理，并且进行FFT/IFFT运算的数据的点数可以进行配置。

Description

一种流水式FFT/IFFT的处理***

技术领域

本发明涉及无线通信领域及集成电路设计领域，尤其涉及一种流水式FFT/IFFT的处理***。

背景技术

基于正交频分复用(OFDM)的LTE相对于目前的通信技术，能够达到更高的数据传输速率，更高的频谱利用率、更高的用户吞吐量、更优化的信令流程、更短的时延、更简单的基于IP承载的网络结构，更完善的QoS管理机制等，成为下一代通信***的主要竞争标准之一。

OFDM调制/解调制需要快速的FFT/IFFT处理能力，现有技术中为了实现这一目的一般采用流水的实现方式(数据可以连续不断的送往FFT/IFFT处理模块，经过一定的延迟后，从输出端口连续不断地输出)，流水FFT/IFFT需要将各级蝶形运算进行展开，具体实现快速的FFT/IFFT的装置可以是基2处理单元，一个12级基2处理单元的结构如图1所示。

在LTE的***带宽有1.4MHz，3MHz，5MHz，10MHz，15MHz，20MHz，当载波频率为15KHz时，与之对应的FFT/IFFT的点数分别为128，256，512，1024，1536，2048；当载波频率为7.5KHz时，与之对应的FFT/IFFT的点数分别为256，512，1024，2048，3072，4096。可见，需要实现2ⁿ(n＝7～12)以及1536和3072点的FFT/IFFT。应用基2处理单元可以实现2ⁿ(n＝7～12)点的FFT/IFFT计算，但是并不能实现1536和3072点的FFT/IFFT计算。

另外，现有技术中的FFT/IFFT处理装置，通常在设计完成之后只能实现一个固定点数的FFT/IFFT处理，但是在具体的应用环境中可能需要计算多种点数的FFT/IFFT，所以现有技术中的FFT/IFFT处理装置存在灵活性低的问题。

发明内容

本发明实施例提供一种流水式FFT/IFFT的处理***，可以实现点数可配置的流水式FFT/IFFT的处理。

一种流水式FFT/IFFT的处理***，包括控制装置、流水线FFT/IFFT处理装置和输出缓冲装置，其中，

控制装置，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将该输入参数发送至流水线FFT/IFFT处理装置；

流水线FFT/IFFT处理装置，包括多级串联的FFT/IFFT基2处理模块，根据所述蝶形运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，其中每一级FFT/IFFT基2处理模块对输入数据进行一次基2蝶形运算，第一级FFT/IFFT基2处理模块还用于接收输入数据，最后一级FFT/IFFT基2处理模块将得到的FFT/IFFT运算结果发送至输出缓冲装置；

输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的FFT/IFFT运算结果，并输出所述FFT/IFFT运算结果。

一种流水式FFT/IFFT处理***，包括控制装置、流水线FFT/IFFT处理装置、输出缓冲装置、基3处理装置和多选装置：

控制装置，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将所述输入参数发送至流水线FFT/IFFT处理装置和基3处理装置；

流水线FFT/IFFT处理装置，包括多级串联的FFT/IFFT基2处理模块，用于根据所述蝶形运算的级数，对不同点数的输入数据进行多级的基2蝶形运算，其中，第一级FFT/IFFT基2处理模块还用于接收不同点数的输入数据，最后一级FFT/IFFT基2处理模块将得到的运算结果发送至输出缓冲装置；

输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的运算结果，并将该运算结果发送至多选装置，和/或，存储基3处理装置的输入数据和基3处理装置进行FFT或IFFT运算时所需的旋转因子，并将所述基3处理装置的输入数据发送至基3处理装置；

基3处理装置，用于接收输出缓冲装置发送来的输入数据，并根据控制装置的输入参数，从所述输出缓冲装置中读出旋转因子对所述输入数据进行基3蝶形运算，将基3蝶形运算的运算结果发送至多选装置；

多选装置，用于根据控制装置的输入参数，从所述输出缓冲装置和基3处理装置输出的数据中选择一个作为输出结果输出。

在本发明实施例中控制单元控制流水线FFT/IFFT处理装置对不同点数的输入数据进行FFT/IFFT运算，并且可以实现FFT和IFFT两种运算。

附图说明

图1为现有技术中实现快速的FFT/IFFT的装置可以是基2处理单元的结构图；

图2为本发明实施例一种流水式FFT/IFFT的处理***的结构图；

图2A为本发明实施例实现快速的FFT/IFFT的装置可以是基2处理单元的结构图；

图3为本发明实施例流水线FFT/IFFT基2处理模块的结构图；

图4为本发明实施例基2延迟处理器的结构图；

图5为本发明实施例输出缓冲装置结构图；

图6为本发明实施例1一种流水式FFT/IFFT处理***的结构图；

图7为本发明实施例1流水线FFT/IFFT处理装置的结构图；

图8为本发明实施例1中FFT/IFFT基3处理模块的结构图；

图9为本发明实施例2一种流水式FFT/IFFT处理***的结构图；

图9A为本发明实施例2一种流水式FFT/IFFT处理***中流水线FFT/IFFT处理装置的结构图；

图10为本发明实施例2的输出缓冲装置的结构图；

图11为本发明实施例2的基3处理装置的结构图。

具体实施方式

本发明实施例一种流水式FFT/IFFT的处理***，包括控制装置，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将该输入参数发送至流水线FFT/IFFT处理装置；流水线FFT/IFFT处理装置，用于接收输入数据，并根据所述蝶形运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，并将得到的FFT/IFFT运算结果发送至输出缓冲装置；输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的FFT/IFFT运算结果，并输出所述FFT/IFFT运算结果。

下面结合说明书附图对本发明的具体实施方式进行详细说明。

在以下的说明书中，为说明起见而不是为了进行限制，说明了特定的细节，注入特定的实施例、技术、硬件电路、装置等，以便能对本发明加以全面的理解。但是，这些实施例和结构仅是示例性的，本技术的专家可以看出，可用不脱离这些特定细节的其他实施例来实现本发明。在其他情况下，略去了对周知DFT/FFT方法、装置和技术的详细说明，以避免因不必要的详节妨碍了对本发明的说明。

其中，DIF推导公式如下(因为原始公式前面的1/N不会影响性能，在下述的公式中都不予考虑)：

$X\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{\mathrm{kn}}$

$=\underset{n=0}{\overset{(N/2)-1}{\mathrm{\Σ}}}[x\left(n\right)+x(n+N/2)W_N^{\mathrm{kN}/2}]W_N^{\mathrm{kn}}---\left(1\right)$

当k＝2m时，

$X\left(2m\right)=\underset{n=0}{\overset{(N/2)-1}{\mathrm{\Σ}}}[x\left(n\right)+x(n+\frac{N}{2})]W_{N/2}^{\mathrm{mn}}---\left(2\right)$

当k＝2m+1时，

$X(2m+1)=\underset{n=0}{\overset{(N/2)-1}{\mathrm{\Σ}}}\left\{\right[x\left(n\right)-x(n+\frac{N}{2})\left]W_N^n\right\}{W}_{N/2}^{\mathrm{mn}}---\left(3\right)$

其中 $W_N=\left\{\begin{array}{c}{e}^{-j\frac{2\mathrm{\π}}{N}}\left(\mathrm{FFT}\right)\\ e^{j\frac{2\mathrm{\π}}{N}}\left(\mathrm{IFFT}\right)\end{array}\right.,$ $m=\mathrm{0,1},...,\frac{N}{2}-1.$ 可见FFT和IFFT的DIF基2蝶形，除旋转因子外其它皆相同。

如图2所示，本发明实施例一种流水式FFT/IFFT处理***包括：控制装置201、流水线FFT/IFFT处理装置202和输出缓冲装置203：

控制装置201，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将该输入参数发送至流水线FFT/IFFT处理装置；

该控制装置201还用于输出描述所述流水线FFT/IFFT处理装置202的处理结果的结果参数，其中该结果参数包括：输出数据索引，输出数据开始，输出数据有效等。

其中，所述输入参数包括：FFT/IFFT配置参数，FFT/IFFT点数配置参数，截位控制参数，scaling参数等。

流水线FFT/IFFT处理装置202，，用于接收输入数据，并根据所述蝶形运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，并将得到的FFT/IFFT运算结果发送至输出缓冲装置；

其中，该流水线FFT/IFFT处理装置202包括多级串联的FFT/IFFT基2处理模块，每一级的FFT/IFFT基2处理模块对输入数据进行一次基2蝶形运算，第一级FFT/IFFT基2处理模块接收不同点数的输入数据，最后一级FFT/IFFT基2处理模块将得到的所述FFT/IFFT运算结果发送至输出缓冲装置203。

则所述控制装置201还用于根据所述蝶形运算的级数，发送多个并行的控制信号分别控制所述多级的FFT/IFFT基2处理模块对输入数据进行基2蝶形运算，得到输入数据的FFT/IFFT运算结果。

可用于本发明实施例的流水线FFT/IFFT基2处理模块有多种，针对不同基数分别有单步延迟和多步延迟两种，基2多步延迟处理器(R2MDC)和基2单步延迟处理器(R2SDF)最为常用，基2单步延迟处理器(R2SDF)，如图2A所示。

输出缓冲装置203，用于存储流水线FFT/IFFT处理装置202输出的FFT/IFFT运算结果，并输出所述FFT/IFFT运算结果。

如图3所示，所述每一级FFT/IFFT基2处理模块包括：基2延迟处理器301、旋转因子获取单元302、乘法器303和多选单元304：

基2延迟处理器301，用于执行一次输入数据的FFT/IFFT蝶形运算。

旋转因子获取单元302，用于从存储旋转因子的ROM中获取输入数据进行FFT/IFFT蝶形运算所需的旋转因子。

其中，因为FFT或IFFT运算的旋转因子可以通过共轭得到，所以在存储旋转因子时，只存储其中一种，另一种的旋转因子通过共轭得到；

在R2SDF中除了最后两级FFT/IFFT基2处理模块不需要进行旋转因子的乘法运算外，其它各级都需要。R2SDF的后一级蝶形运算的旋转因子数目为前一级的一半。为了节省ROM资源，可以根据旋转因子的对称性，将ROM中存储的旋转因子的数目缩减为原来的1/4。这样，对于12级的R2SDF结构，第1级只需要存储4096/8＝512旋转因子，第2级需要存储256个旋转因子，依次减半，第11级和第12级不需要保存旋转因子。

乘法器303，两个输入端分别连接基2延迟处理器的输出端和旋转因子获取单元302的输出端，用于将基2延迟处理器的输出结果乘上旋转因子获取单元302获取到的旋转因子，并将得到的乘积发送至多选单元304。

多选单元304，输入端与所述基2延迟处理器301和乘法器303相连，用于将上一级FFT/IFFT基2基处理模块发送来的输入数据不进行FFT/IFFT蝶形运算直接发送到下一级FFT/IFFT基2处理模块，或者将基2延迟处理器301的输出数据直接发送到下一级FFT/IFFT基2处理模块。

另外，在本发明实施例中，所述多选单元304可以选用多选器，该多选器的两个输入端分别连接基2延迟处理器301和乘法器303的输出端，该选择器的输出端连接下一级FFT/IFFT基2处理模块的输入端。

如图4所示、所述基2延迟处理器301包括存储器401、1/3多选器402、1/2多选器403、加法器404和减法器405：

减法器405，一个输入端用于接收待计算的初始数据，另一输入端连接存储器401的输出端，输出端连接1/2多选器403的输入端，用于将所述初始数据与存储器401输出的数据进行减法运算，并将运算结果输入1/2多选器403；

加法器404，一个输入端用于接收待计算的初始数据，另一输入端连接存储器401的输出端，输出端连接1/3多选器402的输入端，用于将所述初始数据与存储器401输出的数据进行加法运算，并将运算结果输入1/3多选器402；

1/3多选器402，一个输入端用于接收待计算的初始数据，另外两个输入端分别连接存储器401和加法器404的输出端，用于从存储器401和加法器404的输出数据以及初始数据中选择一个数据作为输出数据输出；

1/2多选器403，一个输入端用于接收待计算的初始数据，另一个输入端连接减法器405的输出端，用于从初始数据和减法器405输出数据中选择一个作为输出数据发送至存储器；

存储器401，用于存储1/2多选器403发送来的数据。

如图5所示，在本发明实施例中，所述输出缓冲装置203包括：存储控制单元501、至少一个存储单元502和输出选择器503：

存储控制单元501，用于根据控制装置201的输入数据，将流水线FFT/IFFT处理装置202输出的多组数据以自然序和位反序交替的方式(前一组为自然序则后一组为位反序)写入存储单元中；

其中，在向存储单元中写入数据时，同时还从存储单元中读出数据，具体的读写方式为：

数据分组写入存储单元中，连续两组数据分别使用自然序和逆序的形式写入存储单元中，在读出第一组数据的同时写入第二组数据，读第一组数据的顺序和写第二组数据的读写形式相同，同为自然序或同为逆序。

至少一个存储单元502，用于存储流水线FFT/IFFT处理装置202输出的数据。

所述至少一个存储单元502中的存储单元可以是RAM，其中所述存储控制单元501还用于从多个RAM中选择至少一个RAM存储流水线FFT/IFFT处理装置202输出的数据，则该输出缓冲装置203还包括：

输出选择器503，用于从所述多个RAM中选择RAM读取数据并输出。

在本发明实施例中对2ⁿ(n＝7～12)点的计算，则存储单元502最优的实施例是由4片深度为1024的RAM组成，并将4片RAM统一编址，向RAM中读写数据时，每一组数据写入和读出RAM的顺序是相同的，但是前一组结果的读写顺序和后一组结果的读写顺序不同，采用自然序和位反序交替的形式，保证数据以自然序形式输出。

实施例1、以1024点FFT运算为例来说明本发明装置的工作过程，因为1024＝2¹⁰，所以需要10级基2蝶形运算即可，具体包括：

在控制装置201中的输入参数包括：FFT运算，1024点，截位设置，scaling等；

其中，输入数据为1024点，则应用10级的FFT/IFFT基2处理模块，则所述控制装置可以输出10个并行的控制信号控制10级的FFT/IFFT基2处理模块对输入数据进行FFT或IFFT运算。

数据连续输入流水线FFT/IFFT处理装置202，输入数据利用多选单元304通过第1级和第2级FFT/IFFT基2处理模块，从第3级开始进行FFT运算，在第12级输出结果，其输出数据为逆序输出，第n(n＝k₁k₂...k₁₀)个输出数据的索引为m(m＝k₁₀k₉...k₁)。

输出数据进入输出缓冲装置203，1024点的输出结果保存在RAM1024_1中，开始以逆序的形式写入，即写地址为m，1024个输出数据写完以后，读取的时候按照自然序进行读取，即地址递增的方式；当下一组1024个输出数据到来时，按自然序写入，写完成后，再按照逆序读取当前组的输出结果。这样自然序和逆序交替读写，从而能够保证最终输出结果为自然序。

在LTE的***带宽有1.4MHz，3MHz，5MHz，10MHz，15MHz，20MHz，当载波频率为15KHz时，与之对应的FFT/IFFT的点数分别为128，256，512，1024，1536，2048；当载波频率为7.5KHz时，与之对应的FFT/IFFT的点数分别为256，512，1024，2048，3072，4096。可见，需要实现2ⁿ(n＝7～12)以及1536和3072点的FFT/IFFT。所以本发明实施例还提供可以同时实现256，512，1024，2048，3072，4096、1536和3072的一种流水式FFT/IFFT处理***，具体包括两种实现方式：

实施例1，基3运算采用DIF，设需要进行FFT/IFFT计算的点数为N(N＝1536或3072)，推导公式如下：

$X\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{\mathrm{kn}}$

$=\underset{n=0}{\overset{N/3-1}{\mathrm{\Σ}}}[x\left(n\right)+x(n+N/3)W_N^{\mathrm{kN}/3}+x(n+2N/3)W_N^{2\mathrm{kN}/3}]W_N^{\mathrm{kn}}---\left(4\right)$

当k＝3m时，

$X\left(3m\right)=\underset{n=0}{\overset{N/3-1}{\mathrm{\Σ}}}[x\left(n\right)+x(n+N/3)+x(n+2N/3)]W_{N/3}^{\mathrm{mn}}---\left(5\right)$

当k＝3m+1时，

当k＝3m+2时，

$X(3m+2)=\underset{n=0}{\overset{N/3-1}{\mathrm{\Σ}}}\left\{\right[x\left(n\right)-\frac{1}{2}(x(n+N/3)+x(n+2N/3))\±\frac{\sqrt{3}}{2}j(x(n+N/3)-x(n+2N/3))\left]W_N^{2n}\right\}{W}_{N/3}^{\mathrm{mn}}$

......(7)

其中 $W_N=\left\{\begin{array}{c}{e}^{-j\frac{2\mathrm{\π}}{N}}\left(\mathrm{FFT}\right)\\ e^{j\frac{2\mathrm{\π}}{N}}\left(\mathrm{IFFT}\right)\end{array}\right.,$ $m=\mathrm{0,1},...,\frac{N}{3}-1,$ 可见FFT和IFFT的DIF基3蝶形运算除旋转因子不同外，蝶形结构也有差别。

如图6所示，DIF的基3运算放在基2运算前面进行，一种流水式FFT/IFFT处理***，包括：控制装置601、流水线FFT/IFFT处理装置602和输出缓冲装置603：

控制装置601，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将该输入参数发送至流水线FFT/IFFT处理装置；

该控制装置601还用于输出描述所述FFT/IFFT运算结果的结果参数，其中该结果参数包括：输出数据索引，输出数据开始，输出数据有效等。

其中，所述输入参数包括：FFT/IFFT配置参数，FFT/IFFT点数配置参数，截位控制参数，scaling参数等。

流水线FFT/IFFT处理装置602，用于接收输入数据，并根据所述蝶形运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，并将得到的FFT/IFFT运算结果发送至输出缓冲装置；

如图7所示，该流水线FFT/IFFT处理装置602包括一个FFT/IFFT基3处理模块701和多级串联的FFT/IFFT基2处理模块702，该FFT/IFFT基3处理模块701和多级的FFT/IFFT基2处理模块702串联；

其中，每一级的FFT/IFFT基2处理模块702对输入数据进行一次基2蝶形运算，

FFT/IFFT基3处理模块701用于对不同点数的输入数据进行基3蝶形运算；

则所述控制装置601还用于根据所述蝶形运算的级数发送多个并行的控制信号控制FFT/IFFT基3处理模块和/或至少一级的FFT/IFFT基2处理模块对输入数据进行基3蝶形运算和/或基2蝶形运算，得到输入数据的FFT或IFFT运算结果。

输出缓冲装置603，用于存储流水线FFT/IFFT处理装置输出的FFT/IFFT运算结果，并输出所述FFT/IFFT运算结果。

如图8所示，所述FFT/IFFT基3处理模块701包括第一存储器801、第二存储器802、1/4多选器803、第一1/2多选器804、第二1/2多选器805、交换开关806、第一加法器807、第一减法器808、第二加法器809、第二减法器810、第三加法器811、第三减法器812，第一乘法器813和第二乘法器814：

第一加法器807的一输入端用于接收待计算的初始数据，另一输入端连接第一存储器801，输出端连接第一乘法器813；该第一加法器807用于将待计算的初始数据与第一存储器801输出的数据进行加法运算，并将运算结果输入第一乘法器813；

第一减法器808的一输入端用于接收待计算的初始数据，另一输入端连接第一存储器801，输出端连接第二乘法器814和第二加法器809，该第一减法器808用于将待计算的初始数据与第一存储器801输出的数据进行减法运算，并将运算结果输入第二乘法器814和第二加法器；

第一乘法器813，用于将第一加法器807的运算结果乘上常系数1/2，并将运算结果输入第二减法器810；

第二乘法器814，用于将第一减法器808的运算结果乘上常系数

并将运算结果输入第三加法器811；

第二加法器809，两个输入端分别连接第一加法器807和第二存储器802，输出端连接1/4多选器803，用于将第二存储器802的输出数据和第一加法器807的运算结果进行加法运算，并将运算结果输入1/4多选器803；

第二减法器810，两个输入端分别连接第二存储器802和第一乘法器813，输出端连接第三加法器811和第三减法器812，用于将第二存储器802的输出数据与第一乘法器813的运算结果进行减法运算，并将运算结果输入第三加法器811和第三减法器812；

第三加法器811，两个输入端分别连接第二减法器810和第二乘法器814，输出端连接交换开关806，用于将第二减法器810的输出数据与第二乘法器814的输出数据进行加法运算，并将运算结果输入交换开关806；

第三减法器812，两个输入端分别连接第二减法器810和第二乘法器814，输出端连接交换开关806，用于将第二减法器810的输出数据与第二乘法器814的输出数据进行减法运算，并将运算结果输入交换开关806；

交换开关806，用于根据FFT或IFFT运算的需要将第三加法器811和第三减法器812的运算结果对应的输入第一1/2多选器804和第二1/2多选器805；

第一1/2多选器804，一输入端用于接收待计算的初始数据，另一输入端连接交换开关806的一个输出端，用于从初始数据和交换开关806的输出数据中选择一个存储到第二存储器802；

第二1/2多选器805，一输入端用于接收待计算的初始数据，另一输入端连接交换开关806的一个输出端，用于从初始数据和交换开关806的输出数据中选择一个存储到第一存储器801中；

第一存储器801，用于存储第一1/2多选器804发送来的数据；

第二存储器802，用于存储第二1/2多选器805发送来的数据；

1/4多选器803，用于从第一存储器801、第二存储器802和第二加法器809发送来的数据以及初始数据中选择一个作为输出结果输出。

实施例2、基3运算采用DIT，设需要进行FFT/IFFT计算的点数为N(N＝1536或3072)，推导公式如下：

$X\left(k\right)=\underset{n=0}{\overset{N-1}{\mathrm{\Σ}}}x\left(n\right)W_N^{\mathrm{kn}}$

$=\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x\left(3m\right)W_N^{k\left(3m\right)}+\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x(3m+1)W_N^{k(3m+1)}+\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x(3m+2)W_N^{k(3m+2)}$

$=\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x\left(3m\right)W_{N/3}^{\mathrm{km}}{+W}_N^k\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x(3m+1)W_{N/3}^{\mathrm{km}}+W_N^{2k}\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x(3m+2)W_{N/3}^{\mathrm{km}}---\left(8\right)$

令

$U\left(k\right)=\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x\left(3m\right)W_{N/3}^{\mathrm{km}}$

$V\left(k\right)=\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x(3m+1)W_{N/3}^{\mathrm{km}}$

$Z\left(k\right)=\underset{m=0}{\overset{(N/3)-1}{\mathrm{\Σ}}}x(3m+2)W_{N/3}^{\mathrm{km}}---\left(9\right)$

则

$X\left(k\right)=U\left(k\right)+W_N^{k}V\left(k\right)+W_N^{2k}Z\left(k\right)$

$=U\left(k\right)+W_N^k\{V\left(k\right)+W_N^{k}Z\left(k\right)\}---\left(10\right)$

其中 $W_N=\left\{\begin{array}{c}{e}^{-j\frac{2\mathrm{\π}}{N}}\left(\mathrm{FFT}\right)\\ e^{j\frac{2\mathrm{\π}}{N}}\left(\mathrm{IFFT}\right)\end{array}\right.,$ $m=\mathrm{0,1},...,\frac{N}{3}-1.$ 为基3运算所需的旋转因子，U(k)，V(k)和Z(k)为512或1024点的FFT/IFFT，通过前面的R2SDF单元计算得到。采用公式(10)，FFT和IFFT的DIT基3运算除旋转因子外，其它皆相同。

如图9所示，基3运算放在基2运算后面，一种流水式FFT/IFFT处理***，包括：控制装置901、流水线FFT/IFFT处理装置902、输出缓冲装置903、基3处理装置904和多选装置905：

控制装置901，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将所述输入参数发送至流水线FFT/IFFT处理装置902和基3处理装置904；

该控制装置901还用于输出描述所述流水线FFT/IFFT处理装置902和基3处理装置904的处理结果的结果参数，其中该结果参数包括：输出数据索引，输出数据开始，输出数据有效等。

其中，所述输入参数包括：FFT/IFFT配置参数，FFT/IFFT点数配置参数，截位控制参数，scaling参数等。

流水线FFT/IFFT处理装置902，用于根据所述蝶形运算的级数，对不同点数的输入数据进行多级的基2蝶形运算，并将得到的运算结果发送至输出缓冲装置903；

输出缓冲装置903，用于存储流水线FFT/IFFT处理装置902输出的运算结果，并将该运算结果发送至多选装置，和/或，存储基3处理装置904的输入数据和基3处理装置904进行FFT或IFFT运算所需的旋转因子，并将所述输入数据发送至基3处理装置904。

基3处理装置904，用于接收输出缓冲装置903发送来的输入数据，根据控制装置901的控制参数，从所述输出缓冲装置903中读出旋转因子对所述输入数据进行基3蝶形运算，将基3蝶形运算的运算结果发送至多选装置905；

多选装置905，用于根据控制装置的输入参数，从所述输出缓冲装置903和基3处理装置904发送来的数据中选择一个作为输出结果输出。

如图9A所示，所述流水线FFT/IFFT处理装置902包括多级串联的FFT/IFFT基2处理模块，并且根据控制装置901的输入参数中包含的输入数据的点数，选择至少一级的FFT/IFFT基2处理模块对输入数据进行FFT/IFFT运算，得到输出数据，并将得到的输出数据发送至输出缓冲装置903。

其中，第一级FFT/IFFT基2处理模块9A01，还用于接收不同点数的输入数据；

最后一级FFT/IFFT基2处理模块，还用于将得到的所述FFT/IFFT运算结果发送至输出缓冲装置。

另外，当需要进行基3运算时，所述第一级FFT/IFFT基2处理模块和第二级FFT/IFFT基2处理模块9A02中的存储单元还用于利用乒乓的形式存储进行基3运算的输入数据。

如图10所示，所述输出缓冲装置903包括，存储控制单元1001、第一缓存器1002、第二缓存器1003、第三缓存器1004、第四缓存器1005、第五缓存器1006、第六缓存器1007、旋转因子单元1008、1/4多选器1009、第一1/2多选器1010、第二1/2多选器1011、第三1/2多选器1012和旋转因子产生单元1013：

存储控制单元1001，用于根据控制装置901的输入参数将流水线FFT/IFFT处理装置902输出的数据存入第一缓存器1002、第二缓存器1003、第三缓存器1004和第四缓存器1005中的一个或者多个中，另外，还将基3处理装置904的输入数据存入第五缓存器1006和第六缓存器1007中；

第一缓存器1002、第二缓存器1003、第三缓存器1004和第四缓存器1005，用于存储流水线FFT/IFFT处理装置902输出的数据或基3处理装置904的输入数据；

第五缓存器1006和第六缓存器1007，用于存储基3处理装置904的输入数据；

1/4多选器1009，用于从第一缓存器1002、第二缓存器1003、第三缓存器1004和第四缓存器1005的输出数据中选择一个数据作为流水线FFT/IFFT处理装置902的处理结果输出。

第一1/2多选器1010，用于从第一缓存器1002和第二缓存器1003中选择一个数据作为基3处理装置904的基3操作数A，输入基3处理装置904；

第二1/2多选器1011，用于从第三缓存器1004和第四缓存器1005中选择一个数据作为基3处理装置904的基3操作数B，输入基3处理装置904；

第三1/2多选器1012，用于从第五缓存器1006和第六缓存器1007中选择一个数据作为基3处理装置904的基3操作数C，输入基3处理装置904；

旋转因子产生单元1013，用于存储基3运算所需的旋转因子，并根据存储控制单元的输出参数将旋转因子发送至基3处理装置904。

如图11所示，所述基3处理装置904包括第一复数乘法器1101、第一复数加法器1102、第二复数乘法器1103、第二复数加法器1104，第一延迟单元1105、第二延迟单元1106和第三延迟单元1107：

第一复数乘法器1101，用于将旋转因子

和基3操作数A【Z(K)】进行复数乘法，并将计算结果输入第一复数加法器1102；

第二延迟单元1106，用于将输入的基3操作数B【V(K)】进行一定的延迟后，输入第一复数加法器1102；

第一复数加法器1102，用于将第一复数乘法器1101和第二延迟单元1106发送来的数据进行复数加法运算，并将运算结果发送至第二复数乘法器1103；

第一延迟单元1105，用于将输入的旋转因子进行一定的延迟后，输入第二复数乘法器1103；

第二复数乘法器1103，用于将第一复数加法器1102和第一延迟单元1105发送来的数据进行复数乘法运算，并将运算得到的数据发送至第二复数加法器1104；

第三延迟单元1107，用于将输入的基3操作数C【U(K)】进行一定的延迟后，输入第二复数加法器1104；

第二复数加法器1104，用于将第二复数乘法器1103和第三延迟单元1107发送来的数据进行复数加法运算，并将运算结果发送至多选装置905。

本发明所述的方法并不限于具体实施方式中所述的实施例，本领域技术人员根据本发明的技术方案得出其它的实施方式，同样属于本发明的技术创新范围。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种流水式FFT/IFFT的处理***，其特征在于，包括控制装置、流水线FFT/IFFT处理装置和输出缓冲装置，其中，

控制装置，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将该输入参数发送至流水线FFT/IFFT处理装置；

流水线FFT/IFFT处理装置，包括多级串联的FFT/IFFT基2处理模块，根据所述蝶形运算的级数，对不同点数的输入数据进行多级的蝶形运算得到输入数据的FFT/IFFT运算结果，其中每一级FFT/IFFT基2处理模块对输入数据进行一次基2蝶形运算，第一级FFT/IFFT基2处理模块还用于接收输入数据，最后一级FFT/IFFT基2处理模块将得到的FFT/IFFT运算结果发送至输出缓冲装置；

输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的FFT/IFFT运算结果，并输出所述FFT/IFFT运算结果。

2.如权利要求1所述的***，其特征在于，所述输入参数包括FFT/IFFT配置参数，FFT/IFFT点数配置参数，截位控制参数和scaling参数。

3.如权利要求1所述的***，其特征在于，所述控制装置还用于输出描述所述FFT/IFFT运算结果的结果参数，所述结果参数包括输出数据索引，输出数据开始和输出数据有效的信息。

4.如权利要求1所述的***，其特征在于，所述输出缓冲装置包括存储控制单元、至少一个存储单元输出选择器：

存储控制单元，用于根据控制装置的输入数据，将流水线FFT/IFFT处理装置输出的多组数据以自然序和位反序交替的方式写入至少一个存储单元中；

至少一个存储单元，用于存储流水线FFT/IFFT处理装置输出的数据；

输出选择器，用于从所述至少一个存储单元中读取数据输出。

5.如权利要求1～4任一权项所述的***，其特征在于，所述控制装置还用于根据所述蝶形运算的级数，发送多个并行的控制信号分别控制所述FFT/IFFT基2处理模块对输入数据进行基2蝶形运算，得到输入数据的FFT/IFFT运算结果。

6.如权利要求5所述的***，其特征在于，所述FFT/IFFT基2处理模块包括基2延迟处理器、旋转因子获取单元、乘法器和多选单元：

基2延迟处理器，用于对输入数据进行一次FFT/IFFT蝶形运算；

旋转因子获取单元，用于从存储旋转因子的存储单元中获取输入数据进行FFT/IFFT蝶形运算所需的旋转因子；

乘法器，两个输入端分别连接基2延迟处理器的输出端和旋转因子获取单元的输出端，用于将基2延迟处理器的输出结果乘上旋转因子获取单元获取到的旋转因子，并将得到的乘积发送至多选单元；

多选单元，输入端与所述基2延迟处理器和乘法器相连，用于从上一级FFT/IFFT基2基处理模块发送来的数据或乘法器发送的数据中选择一个作为输出数据输出。

7.如权利要求6所述的***，其特征在于，所述基2延迟处理器包括存储器、1/3多选器、1/2多选器、加法器和减法器：

减法器，一个输入端用于接收待计算的初始数据，另一输入端连接存储器的输出端，输出端连接1/2多选器的输入端，用于将所述初始数据与存储器输出的数据进行减法运算，并将运算结果输入1/2多选器；

加法器，一个输入端用于接收待计算的初始数据，另一输入端连接存储器的输出端，输出端连接1/3多选器的输入端，用于将所述初始数据与存储器输出的数据进行加法运算，并将运算结果输入1/3多选器；

1/3多选器，一个输入端用于接收待计算的初始数据，另外两个输入端分别连接存储器和加法器的输出端，用于从存储器和加法器的输出数据以及初始数据中选择一个数据作为输出数据输出；

1/2多选器，一个输入端用于接收待计算的初始数据，另一个输入端连接减法器的输出端，用于从初始数据和减法器输出数据中选择一个作为输出数据发送至存储器；

存储器，用于存储1/2多选器输出的数据。

8.如权利要求5所述的***，其特征在于，所述流水线FFT/IFFT处理装置还包括与多级的FFT/IFFT基2处理模块串联的FFT/IFFT基3处理模块，该FFT/IFFT基3处理模块用于对不同点数的输入数据进行基3蝶形运算；

则所述控制装置还用于根据所述蝶形运算的级数发送多个并行的控制信号控制FFT/IFFT基3处理模块和/或至少一级的FFT/IFFT基2处理模块对输入数据进行基3蝶形运算和/或基2蝶形运算，得到输入数据的FFT或IFFT运算结果。

9.如权利要求8所述的***，其特征在于，所述FFT/IFFT基3处理模块包括第一存储器、第二存储器、1/4多选器、第一1/2多选器、第二1/2多选器、交换开关、第一加法器、第一减法器、第二加法器、第二减法器、第三加法器、第三减法器，第一乘法器和第二乘法器：

第一加法器，一个输入端用于接收待计算的初始数据，另一输入端连接第一存储器，输出端连接第一乘法器；该第一加法器用于将待计算的初始数据与第一存储器输出的数据进行加法运算，并将运算结果输入第一乘法器；

第一减法器，一个输入端用于接收待计算的初始数据，另一输入端连接第一存储器，输出端连接第二乘法器和第二加法器，该第一减法器用于将待计算的初始数据与第一存储器输出的数据进行减法运算，并将运算结果输入第二乘法器和第二加法器；

第一乘法器，用于将第一加法器的运算结果乘上常系数1/2，并将运算结果输入第二减法器；

第二乘法器，用于将第一减法器的运算结果乘上常系数

并将运算结果输入第三加法器；

第二加法器，两个输入端分别连接第一加法器和第二存储器，输出端连接1/4多选器，用于将第二存储器的输出数据和第一加法器的运算结果进行加法运算，并将运算结果输入1/4多选器；

第二减法器，两个输入端分别连接第二存储器和第一乘法器，输出端连接第三加法器和第三减法器，用于将第二存储器的输出数据与第一乘法器的运算结果进行减法运算，并将运算结果输入第三加法器和第三减法器；

第三加法器，两个输入端分别连接第二减法器和第二乘法器，输出端连接交换开关，用于将第二减法器的输出数据与第二乘法器的输出数据进行加法运算，并将运算结果输入交换开关；

第三减法器，两个输入端分别连接第二减法器和第二乘法器，输出端连接交换开关，用于将第二减法器的输出数据与第二乘法器的输出数据进行减法运算，并将运算结果输入交换开关；

交换开关，用于根据FFT或IFFT运算的需要将第三加法器和第三减法器的运算结果对应的输入第一1/2多选器和第二1/2多选器；

第一1/2多选器，一个输入端用于接收待计算的初始数据，另一输入端连接交换开关的一个输出端，用于从初始数据和交换开关的输出数据中选择一个存储到第二存储器；

第二1/2多选器，一个输入端用于接收待计算的初始数据，另一输入端连接交换开关的一个输出端，用于从初始数据和交换开关的输出数据中选择一个存储到第一存储器中；

第一存储器，用于存储第一1/2多选器发送来的数据；

第二存储器，用于存储第二1/2多选器发送来的数据；

1/4多选器，用于从第一存储器、第二存储器和第二加法器发送来的数据以及初始数据中选择一个作为输出结果输出。

10.一种流水式FFT/IFFT处理***，其特征在于，包括控制装置、流水线FFT/IFFT处理装置、输出缓冲装置、基3处理装置和多选装置：

控制装置，用于接收输入参数，该输入参数中包括对输入数据进行FFT或IFFT运算所需的蝶形运算的级数，并将所述输入参数发送至流水线FFT/IFFT处理装置和基3处理装置；

流水线FFT/IFFT处理装置，包括多级串联的FFT/IFFT基2处理模块，用于根据所述蝶形运算的级数，对不同点数的输入数据进行多级的基2蝶形运算，其中，第一级FFT/IFFT基2处理模块还用于接收不同点数的输入数据，最后一级FFT/IFFT基2处理模块将得到的运算结果发送至输出缓冲装置；

输出缓冲装置，用于存储流水线FFT/IFFT处理装置输出的运算结果，并将该运算结果发送至多选装置，和/或，存储基3处理装置的输入数据和基3处理装置进行FFT或IFFT运算时所需的旋转因子，并将所述基3处理装置的输入数据发送至基3处理装置；

基3处理装置，用于接收输出缓冲装置发送来的输入数据，并根据控制装置的输入参数，从所述输出缓冲装置中读出旋转因子对所述输入数据进行基3蝶形运算，将基3蝶形运算的运算结果发送至多选装置；

多选装置，用于根据控制装置的输入参数，从所述输出缓冲装置和基3处理装置输出的数据中选择一个作为输出结果输出。

11.如权利要求10所述的***，其特征在于，所述输出缓冲装置包括控制单元、第一缓存器、第二缓存器、第三缓存器、第四缓存器、第五缓存器、第六缓存器、旋转因子单元、1/4多选器、第一1/2多选器、第二1/2多选器、第三1/2多选器和旋转因子产生单元：

存储控制单元，用于根据控制装置的输入参数将流水线FFT/IFFT处理装置输出的数据存入第一缓存器、第二缓存器、第三缓存器和第四缓存器中的一个或者多个中，另外，还将基3处理装置的输入数据存入第五缓存器和第六缓存器中；

第一缓存器、第二缓存器、第三缓存器和第四缓存器，用于存储流水线FFT/IFFT处理装置输出的数据或基3处理装置的输入数据；

第五缓存器和第六缓存器，用于存储基3处理装置的输入数据；

1/4多选器，用于从第一缓存器、第二缓存器、第三缓存器和第四缓存器的输出数据中选择一个数据作为流水线FFT/IFFT处理装置的处理结果输出；

第一1/2多选器，用于从第一缓存器和第二缓存器中选择一个数据作为基3处理装置的基3操作数A，输入基3处理装置；

第二1/2多选器，用于从第三缓存器和第四缓存器中选择一个数据作为基3处理装置的基3操作数B，输入基3处理装置；

第三1/2多选器，用于从第五缓存器和第六缓存器中选择一个数据作为基3处理装置的基3操作数C，输入基3处理装置；

旋转因子产生单元，用于存储基3运算所需的旋转因子，并根据存储控制单元的输出参数将旋转因子发送至基3处理装置。

12.如权利要求10所述的***，其特征在于，所述基3处理装置包括第一复数乘法器、第一复数加法器、第二复数乘法器、第二复数加法器，第一延迟单元、第二延迟单元和第三延迟单元：

第一复数乘法器，用于将旋转因子和基3操作数A进行复数乘法，并将计算结果输入第一复数加法器；

第二延迟单元，用于将输入的基3操作数B进行延迟后，输入第一复数加法器；

第一复数加法器，用于将第一复数乘法器和第二延迟单元发送来的数据进行复数加法运算，并将运算结果发送至第二复数乘法器；

第一延迟单元，用于将输入的旋转因子进行延迟后，输入第二复数乘法器；

第二复数乘法器，用于将第一复数加法器和第一延迟单元发送来的数据进行复数乘法运算，并将运算得到的数据发送至第二复数加法器；

第三延迟单元，用于将输入的基3操作数C进行延迟后，输入第二复数加法器；

第二复数加法器，用于将第二复数乘法器和第三延迟单元发送来的数据进行复数加法运算，并将运算结果发送至多选装置。

Images