CN101931594B - 一种基站的基带接收机的信号处理方法及基带接收机 - Google Patents

Abstract

本发明所要解决的技术问题是提供一种基于TDMA技术和相移键控调制技术的数字移动通信***中基站的基带接收机的信号处理方法，能够克服平方法位同步和汉明距离计算法帧同步的不足，保证基带接收机稳定和精确地接收信号。它包括滤波、转换采样信号流、对采样信号流进行解调得到解调码序列、将解调码序列按顺存储等步骤；所述信号处理方法对信号进行代价函数计算和同步判决。本发明利用解调之前的数据的相位信息进行代价函数计算，并在此基础上进行同步的判决，避免了由于位同步错误造成的数据丢失，也降低了帧同步的同步丢失概率，使得判决位同步和帧同步的方法更易于实现，性能更好。

Description

一种基站的基带接收机的信号处理方法及基带接收机

技术领域

本发明涉及数字无线通信技术领域，特别是一种数字移动通信***中基站的基带接收机及其信号处理方法。 

背景技术

数字通信的基带接收机，其目的是完成所接收的基带信号的处理，从中获取解调后的数据信号。无论射频前端采用何种方案，通常来说，基带部分的信号处理包括四个基本步骤：成形滤波、位同步、解调、帧同步。 

典型的基于TDMA技术和相移键控调制技术的数字移动通信***是TETRA数字无线集群***。TETRA***采用pi/4 DQPSK的调制方式，采用TDMA/FDMA的多址方式。现有技术下，TETRA基站的基带信号处理方式如图1所示为：多倍过采样的信号经过平方根升余弦滤波器101后；由位同步装置102来提取成单倍的同步信号；再经过pi/4 DQPSK解调器103来还原成数据码序列；最后由帧同步模块104来恢复数据的帧结构。 

基站位同步的主要功能是从过采样的信号中选择码间干扰最小的一路用作数据解调。帧同步的主要功能，是从前端解调得到的码序列中，识别出上行链路的训练序列，并根据此训练序列来确定对应帧的数据格式。 

现有技术下，在TDMA***中，帧同步相对比较容易，一般采用根据接收解调码序列和训练序列之间的汉明距离来进行判决的方法。而位同步往往采用平方法。 

在信噪比较高和衰落不明显的条件下，平方法有很好的性能。然而，在无线集群通信的环境中，有时会有信噪比不高或者衰落较深的情况发生。在信噪比不高和深衰落的条件下，平方法的性能下降将导致定时错误的概率增加，进而直接导致虚假同步和同步 丢失的概率大大增加。平方法性能下降的主要原因是平方法需要较长的时间进行累积才能达到较好性能，但是深衰落的环境使得长时间累积达不到预想的效果，甚至会带来错误，从而造成基站接收性能的降低。 

采用汉明距离计算的帧同步方法，也存在缺陷。由于信号的解调过程存在信息的损伤，会丢失信号的部分信息，因此不是最佳的同步判决方法。 

发明内容

本发明所要解决的技术问题是提供一种基于TDMA技术和相移键控调制技术的数字移动通信***中基站的基带接收机的信号处理方法，能够克服平方法位同步和汉明距离计算法帧同步的不足，保证基带接收机稳定和精确地接收信号。为此，本发明采用以下技术方案：它包括以下步骤： 

1-1)、对多倍过采样的信号流进行滤波； 

1-2)、将滤波后的多倍过采样信号流转换为多路并行的单倍采样信号流； 

1-3)、对每一路单倍采样信号流进行解调，得到各路解调码序列； 

1-4)、将各路解调码序列按照顺序进行存储； 

所述信号处理方法对信号进行代价函数计算和同步判决，包括以下步骤： 

1-5-1)、对于多路并行的单倍采样信号流，计算每一路单倍采样信号流中每个未解调符号的相位值； 

1-5-2)、计算每一路单倍采样信号流中每两个相邻的未解调符号的相位差值，并将相位差值存储到相应路的相位差存储器中； 

1-5-3)、将每一路相位差存储器中的数据进行代价函数计算； 

1-5-4)、对多路并行的所有所述代价函数计算值进行同步判决，获得帧同步标志和位同步标志。 

所述信号处理方法根据同步判决的输出，在所存储的各路解调码序列中选择一路，并恢复帧结构。 

所述未解调符号，是指发射机端的调制符号，调制到载频进行传播后，经接收机射 频前端处理，尚未由解调器进行解调的解调前符号。 

本发明提供了一种以采用每一路单倍采样信号流的解调前数据向量与训练序列向量之间的距离作为代价函数，判决代价函数最小的一路为位同步的标志，对应的解调前符号为帧同步的标志，并根据判决来完成解调码序列的最终选择和帧结构恢复的基带信号处理的实现方法。由于分别在多路单倍采样信号流上直接进行代价函数计算和同步判决，避免了由于位同步错误造成的数据丢失，降低了帧同步的同步丢失概率，同时避免了解调后受损信号进行汉明距离计算而产生的虚假同步，从而显著地提高了基带接收机的性能。 

本发明所提供的信号处理方法还可同时采用以下进一步的技术方案： 

采用了以下方法进行代价函数计算： 

2-1)、将每一路相位差存储器中的数据与训练序列相邻符号的相位差值数据逐个进行差分计算； 

2-2)、将差分计算值进行平方； 

2-3)、将连续的差分及平方计算的结果进行累加，累加的次数为训练序列符号的个数，累加的结果作为代价函数的计算值。 

所述同步判决是按以下方法完成的： 

3-1)、对于多路并行的每一路单倍采样信号流的代价函数计算值，与设定的帧同步判决阈值进行比较； 

3-2)、当检测到代价函数计算值小于帧同步判决阈值时，选取此时的未解调符号为帧同步标志； 

3-3)、在多路并行的代价函数计算值小于帧同步判决阈值的所有单倍采样信号流中，选取代价函数计算值最小的一路，作为位同步标志。 

所述的代价函数计算和同步判决，可以在帧同步窗口信号的控制下进行。 

帧同步窗口信号由帧同步窗口定时器提供。帧同步窗口定时器在一个时隙时钟信号的控制下，用计数定时的方法来获得帧同步时间窗口的起始时刻和结束时刻，并将此帧同步时间窗口用信号的方式输出。 

所述的代价函数计算和同步判决，如果在帧同步时间窗口内未能来得及完成，则不进行同步判决，回到空闲状态，等待下一个帧同步窗口信号。 

本发明另一个所要解决的技术方案是提供一种利用上述方法的基带接收机。为此，本发明采用以下技术方案：基带接收机包括成形滤波器、解调器，所述基带接收机还包括： 

1)、过采样串并转换装置，所述过采样串并转换装置将经过所述成形滤波器之后的串行多倍过采样信号流，转换成并行的多路单倍采样信号流，并将这些单倍采样信号流，按照顺序对应地送交给后续的各路所述解调器，及各路未解调符号相位计算器； 

所述基带接收机设有多路的所述解调器以分别处理所述多路单倍采样信号流； 

2)、解调码序列存储器，所述解调码序列存储器用来按照顺序存储所有各路所述解调器输出的多路解调码序列，交由多路选择器去选择最终的一路输出； 

3)、多路的未解调符号相位计算器，所述多路未解调符号相位计算器，用来计算多路并行的每一路单倍采样信号流中每个未解调符号的相位值； 

4)、多路的相邻符号相位差分装置，所述多路相邻符号相位差分装置，用来计算多路并行的每一路单倍采样信号流中每两个相邻未解调符号的相位差值； 

5)、多路的相位差存储器，所述多路相位差存储器，用来存储所述多路相邻符号相位差分装置所计算的相邻未解调符号的相位差值； 

6)、多路的代价函数计算装置，所述多路代价函数计算装置，用来计算所述多路相位差存储器中存储的每一路相位差数据的代价函数； 

7)、同步判决装置，所述同步判决装置基于所述各路代价函数计算装置的计算值来进行帧同步和位同步的判决，输出帧同步和位同步标志； 

8)、多路选择器，所述多路选择器根据所述同步判决装置输出的位同步标志，来选择所述解调码序列存储器中的多路解调码序列之中的一路，并根据帧同步标志来恢复帧结构，作为整个基带接收机的数据输出。 

所述的基带接收机，还可以包括： 

帧同步窗口定时器，所述帧同步窗口定时器用来根据TDMA突发结构，估算出上行TDMA突发到达的时间窗口，并据此提供帧同步窗口信号给所述各路代价函数计算装置、同步判决装置；以及提供复位信号给所述解调码序列存储器。 

所述的帧同步时间窗口，其起始时刻，指的是发射距离离基站最近的移动台，在信号处理时延最小的情况下，所发送的突发序列中包含的正常训练序列完整到达基站的时刻；其结束时刻，指的是发射距离离基站最远的移动台，所发送的突发序列中包含的训练序列完整到达基站，并经历最大时延的信号处理的时刻。 

由于采用本发明的上述技术方案，本发明能够利用上述方法进行信号处理。按照本发明的阐述，经过成形滤波器滤波之后的多倍过采样信号流，不是经过位同步来选定为单独的一个单倍采样信号流进行解调和帧同步；而是由过采样串并转换装置转换成多路的单倍采样信号流，每一路的单倍采样信号流都经历一个解调的过程。每一路的单倍采样信号流的解调前数据向量与训练序列向量之间的距离作为代价函数，其代价函数计算值，交由所述同步判决装置来判决获取最终的位同步标志和帧同步标志，再由所述多路选择器根据这个最终的位同步标志来选择所述解调码序列存储器内所有按照顺序的各路解调码序列中的一路，并根据帧同步标志来恢复其帧结构，作为整个基带接收机的输出数据。由此，本发明利用解调之前的数据的相位信息进行代价函数计算，并在此基础上进行同步的判决，避免了由于位同步错误造成的数据丢失，也降低了帧同步的同步丢失概率，使得判决位同步和帧同步的方法更易于实现，性能更好。此外，通过帧同步窗口定时器的采用，可以进一步降低帧同步的虚假同步概率。采用本发明，可以提高同步的精度，特别是克服了低信噪比和深衰落条件下位同步的不稳定性，从而保障接收机稳定和精确地接收信号。 

在本发明中，由于帧同步窗口定时器的采用，不仅降低了帧同步的虚假同步概率，同时代价函数的计算被限制在帧同步时间窗口内进行，这也很大程度上减少了代价函数计算、判决的运算量。 

本发明所述基带接收机，包括构成基带接收机的成形滤波器、解调器、过采样串并转换装置、解调码序列存储器、未解调符号相位计算器、相邻符号相位差分装置、相位 差存储器、代价函数计算装置、帧同步窗口定时器、同步判决装置和多路选择器，都可以使用FPGA、DSP等不同数字信号处理器件实现，并可以与采用不同实现方法的射频前端电路配合使用。 

附图说明

图1为现有技术下基带接收机的原理框图。 

图2为本发明所述基带接收机的结构框图。 

图3为本发明基带信号处理方法的流程图。 

图4为计算代价函数并通过代价函数判决获得同步输出的流程图。 

图5为代价函数的具体计算步骤流程图。 

图6为对代价函数进行同步判决的流程图。 

具体实施方式

参照图2。以应用于TETRA集群基站的基带接收机为例，本发明所提供的基带接收机其组成包括平方根升余弦滤波器201、过采样串并转换装置202、差分解调器203、解调码序列存储器204、符号相位计算器205、相邻符号相位差分装置206、相位差存储器207、代价函数计算装置208、帧同步窗口定时器209、同步判决装置210以及多路选择器211。 

所述平方根升余弦滤波器201负责将输入的多倍过采样信号流进行成形滤波，其后连接过采样串并转换装置202。所述过采样串并转换装置将串行的多倍过采样信号流转换成多路并行的单倍采样信号流，其后连接多路的差分解调器203和多路的符号相位计算器205。每个差分解调器设有连接解调码序列存储器204的接口。各个符号相位计算器与对应的相邻符号相位差分装置206相连接。各个相邻符号相位差分装置与对应的相位差存储器207相连接。各个相位差存储器与对应的代价函数计算装置208相连接。所述帧同步窗口定时器209在时隙时钟触发下工作，并设有与各路代价函数计算装置、同步判决装置210的接口，以提供帧同步窗口信号；以及设有与解调码序列存储器的接口， 以提供复位信号。所述同步判决装置设有分别连接帧同步窗口定时器、各路代价函数计算装置、以及多路选择器211的接口。所述多路选择器连接解调码序列存储器以及同步判决装置，负责选择并输出最终恢复帧结构的解调码序列。 

如图3所示，基带信号处理流程如下： 

上述基带接收机接收到多倍过采样信号流301。本实施例中为16倍过采样信号流。 

所接收信号流首先经过成形滤波302。本实施例中的成形滤波器为平方根升余弦滚降成形滤波器。 

然后由过采样串并转换装置进行串并转换303。在本实施例中，串行的16倍过采样信号流被转换成并行的16路单倍采样信号流，按顺序标记为第1路到第16路。 

这些多路信号流分别被送进后续的多个解调器进行多路并行解调304。本实施例中，这些解调器为pi/4DQPSK差分解调器。 

解调输出的第1路到第16路解调码序列，都存储到解调码序列存储器305。由于本发明所述的基带接收机的存储器存储的是解调码序列，相比于存储解调之前的信号流，所需要的存储空间更小。 

计算代价函数，并通过代价函数判决获得同步输出306，得到帧同步标志和位同步标志。 

多路选择器在接收到来自同步判决装置的输出后，根据位同步标志从存储在解调码序列存储器中的16路解调码序列中选择一路，并根据帧同步标志恢复帧结构307。 

如图4所示，计算代价函数并通过代价函数判决获得同步输出的方法包括以下步骤： 

步骤一，多路符号相位计算器对应地接收到多路并行的单倍采样信号流401后，计算出每一路单倍采样信号流中每个未解调符号的相位值402。本实施例中，单倍采样信号流为16路，因此符号相位计算器相应也有16路。本实施例中，所选用的符号相位计算器为坐标旋转数字计算机，即CORDIC计算机； 

步骤二，各路符号相位计算器输出的相位值在相邻符号相位差分装置中得到相邻未解调符号的相位差值403； 

步骤三，各路相位差存储器存储由相邻符号相位差分装置输出的相位差404。 

步骤四，在帧同步窗口定时器提供的帧同步窗口信号控制下，各路代价函数计算装置读取相位差存储器中的相邻符号相位差数值，与训练序列相邻符号相位差进行代价函数的计算405。 

步骤五，在帧同步窗口定时器提供的帧同步窗口信号控制下，同步判决装置对全部16路代价函数计算装置输出的代价函数计算值进行判决，获得帧同步标志和位同步标志406。 

如图5所示，代价函数的具体计算步骤如下： 

帧同步窗口信号到达之前，代价函数计算装置处于空闲状态501；当帧同步窗口信号到达502后，代价函数计算装置进入工作状态。 

在有新的相邻符号相位差送入相位差存储器中时503，代价函数计算装置首先将内部的累加器清零504，然后读取相位差存储器中存储的相邻未解调符号相位差值，与训练序列的相邻符号相位差值之间进行差分运算505。对差分运算的结果再进行平方运算，再将此差分平方运算值在累加器中累加506。 

再次读取相位差存储器中的下一个相邻未解调符号相位差值，与训练序列的下一个相邻符号相位差值之间进行差分运算505。对差分运算的结果平方后继续累加入累加器506。重复这个505、506过程直到整个训练序列的所有相邻符号相位差值都被用尽507。 

当训练序列的所有相邻符号相位差值都被用尽507，代价函数计算装置将累加器中的累加值作为代价函数的计算值输出508。 

如果此时帧同步时间窗口结束509，则代价函数计算装置回到空闲状态501；如果帧同步时间窗口还未结束，代价函数计算装置重新检查是否有新的相邻符号相位差送入相位差存储器503，开始计算下一个代价函数值。 

如图6所示，同步判决装置的工作流程为： 

帧同步窗口信号到达之前，同步判决装置处于空闲状态601；当帧同步窗口信号到达602后，同步判决装置进入工作状态。 

在输入全部16路代价函数计算值603后，检查是否有代价函数值小于设定的帧同步门限值604。若没有代价函数值符合条件，则判决装置返回等待下一组16路新的代价函数计算值；若有小于帧同步门限值的代价函数，则判决获取帧同步，选取此时的未解调符号为帧同步标志605。 

帧同步获取后，在所有小于帧同步门限值的代价函数值中，选取代价函数值最小的一路作为位同步标志606。 

向多路选择器提供同步判决输出607后，同步判决装置回到空闲状态601。 

应当理解的是，以上所述从具体实施例的角度对本发明的技术内容进一步地披露，其目的在于让大家更容易了解本发明的内容，但不代表本发明的实施方式和权利保护局限于此。本发明保护范围阐明于所附权利要求书中，凡是在本发明的宗旨之内的显而易见的修改，亦应归于本发明的保护之内。 

Claims (7)

1.一种基于TDMA技术和相移键控调制技术的数字移动通信***中基站的基带接收机的信号处理方法，其特征在于它包括以下步骤：

1-1)、对多倍过采样的信号流进行滤波；

1-2)、将滤波后的多倍过采样信号流转换为多路并行的单倍采样信号流；

1-3)、对每一路单倍采样信号流进行解调，得到各路解调码序列；

1-4)、将各路解调码序列按照顺序进行存储；

所述信号处理方法对信号进行代价函数计算和同步判决，包括以下步骤：

1-5-1)、对于多路并行的单倍采样信号流，计算每一路单倍采样信号流中每个未解调符号的相位值；

1-5-2)、计算每一路单倍采样信号流中每两个相邻的未解调符号的相位差值，并将相位差值存储到相应路的相位差存储器中；

1-5-3)、将每一路相位差存储器中的数据进行代价函数计算；

1-5-4)、对多路并行的所有所述代价函数计算值进行同步判决，获得帧同步标志和位同步标志；

所述信号处理方法根据同步判决的输出，在所存储的各路解调码序列中选择一路，并恢复帧结构；

所述同步判决，是按以下方法完成判决：

3-1)、对于多路并行的每一路单倍采样信号流的代价函数计算值，与设定的帧同步判决阈值进行比较；

3-2)、当检测到代价函数计算值小于帧同步判决阈值时，判决帧同步已获取，取此时的未解调符号为帧同步标志；

3-3)、在所有代价函数计算值小于帧同步判决阈值的单倍采样信号流中，选取代价函数计算值最小的一路，作为位同步标志。

2.如权利要求1所述的基于TDMA技术和相移键控调制技术的数字移动通信***中基站的基带接收机的信号处理方法，其特征在于它采用以下方法进行代价函数计算：

2-1)、将每一路相位差存储器中的数据与训练序列相邻符号的相位差值数据逐个进行差分计算；

2-2)、将差分计算值进行平方；

2-3)、将连续的差分及平方计算的结果进行累加，累加的次数为训练序列符号的个数，累加的结果作为代价函数的计算值。

3.如权利要求1或2所述的基于TDMA技术和相移键控调制技术的数字移动通信***中基站的基带接收机的信号处理方法，其特征在于，所述的代价函数计算和同步判决，在帧同步窗口信号的控制下进行。

4.如权利要求3所述的基于TDMA技术和相移键控调制技术的数字移动通信***中基站的基带接收机的信号处理方法，其特征在于帧同步窗口信号由帧同步窗口定时器提供；帧同步窗口定时器在一个时隙时钟信号的控制下，用计数定时的方法来获得帧同步时间窗口的起始时刻和结束时刻，并将此帧同步时间窗口用信号的方式输出。

5.如权利要求3所述的基于TDMA技术和相移键控调制技术的数字移动通信***中基站的基带接收机的信号处理方法，其特征在于，所述的代价函数计算和同步判决，如果在帧同步时间窗口内未能来得及完成，则不进行同步判决，回到空闲状态，等待下一个帧同步窗口信号。

6.利用权利要求1所述方法的基带接收机，包括成形滤波器、解调器，其特征在于所述基带接收机还包括：

1)、过采样串并转换装置，所述过采样串并转换装置将经过所述成形滤波器之后的串行多倍过采样信号流，转换成并行的多路单倍采样信号流，并将这些单倍采样信号流，按照顺序对应地送交给后续的各路所述解调器，及各路未解调符号相位计算器；

所述基带接收机设有多路的所述解调器以分别处理所述多路单倍采样信号流；

2)、解调码序列存储器，所述解调码序列存储器用来按照顺序存储所有各路所述解调器输出的多路解调码序列，交由多路选择器去选择最终的一路输出；

3)、多路的未解调符号相位计算器，所述多路未解调符号相位计算器，用来计算多路并行的每一路单倍采样信号流中每个未解调符号的相位值；

4)、多路的相邻符号相位差分装置，所述多路相邻符号相位差分装置，用来计算多路并行的每一路单倍采样信号流中每两个相邻未解调符号的相位差值；

5)、多路的相位差存储器，所述多路相位差存储器，用来存储所述多路相邻符号相位差分装置所计算的相邻未解调符号的相位差值；

6)、多路的代价函数计算装置，所述多路代价函数计算装置，用来计算所述多路相位差存储器中存储的每一路相位差数据的代价函数；

7)、同步判决装置，所述同步判决装置基于所述各路代价函数计算装置的计算值来进行帧同步和位同步的判决，输出帧同步和位同步标志；

8)、多路选择器，所述多路选择器根据所述同步判决装置输出的位同步标志，来选择所述解调码序列存储器中的多路解调码序列之中的一路，并根据帧同步标志来恢复帧结构，作为整个基带接收机的数据输出；

所述同步判决，是按以下方法完成判决：

3-1)、对于多路并行的每一路单倍采样信号流的代价函数计算值，与设定的帧同步判决阈值进行比较；

3-2)、当检测到代价函数计算值小于帧同步判决阈值时，判决帧同步已获取，取此时的未解调符号为帧同步标志；

3-3)、在所有代价函数计算值小于帧同步判决阈值的单倍采样信号流中，选取代价函数计算值最小的一路，作为位同步标志。

7.如权利要求6所述的基带接收机，其特征在于所述基带接收机还包括：帧同步窗口定时器，所述帧同步窗口定时器用来根据TDMA突发结构，估算出上行TDMA突发到达的时间窗口，并据此提供帧同步窗口信号给所述各路代价函数计算装置、同步判决装置；以及提供复位信号给所述解调码序列存储器。

Images