CN101908595A - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN101908595A
CN101908595A CN2010101450572A CN201010145057A CN101908595A CN 101908595 A CN101908595 A CN 101908595A CN 2010101450572 A CN2010101450572 A CN 2010101450572A CN 201010145057 A CN201010145057 A CN 201010145057A CN 101908595 A CN101908595 A CN 101908595A
Authority
CN
China
Prior art keywords
interarea
substrate
main electrode
emitting device
functional layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010101450572A
Other languages
English (en)
Inventor
松尾哲二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN101908595A publication Critical patent/CN101908595A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种能够实现小型化的发光装置及其制造方法。发光装置(1)具备：具有导电性的第一基板(11)和第二基板(12)；配设在它们之间的绝缘体(41)；配设在第一基板(11)的第一主面(11A)上的半导体发光功能层(2)；以及覆盖半导体发光功能层(2)的透明性密封体(7)。半导体发光功能层(2)的第一主电极(21)与第一基板(11)电连接，第二主电极(23)与第二基板(12)电连接。对第一基板(11)的第二主面(11B)和第二基板(12)的第四主面(12B)进行背面研磨处理，从而实现薄型化。

Description

发光装置及其制造方法
技术领域
本发明涉及一种发光装置及其制造方法，特别涉及发光二极管(LED：light emitting diode)、激光器(Laser：light amplification bystimulated emission of radiation)等，具有发光功能且适合于密封尺寸小型化的发光装置及其制造方法。
背景技术
笔记本型个人计算机、便携式终端设备、便携式电话机等移动设备正趋于广泛普及。这些移动设备中，显示电源的接通/断开状态、工作模式状态等的发光装置特别使用耗电较小的LED。
LED具有密封结构，该密封结构包括：基板；芯片接合(die bonding)在基板表面上的LED芯片；分别与LED芯片的阳极电极、阴极电极电连接的2根引线；以及覆盖LED芯片的透明树脂。LED芯片通过芯片接合搭载在基板的长方形表面的中央部。引线从基板表面的周边区域引出到该基板的侧面和背面。引线需要用于阳极电极和用于阴极电极的2根，该2根引线的一端侧在基板的表面上以LED芯片为中心配置于该LED芯片两侧。用于阳极电极的引线的一端通过导线与LED芯片的阳极电极连接。用于阴极电极的引线的一端与LED芯片的阴极电极连接。引出到基板背面的引线的另一端作为安装到印刷配线基板上时的端子使用。引线的另一端经由焊锡与印刷配线基板电连接，从而在印刷配线基板上安装LED。
当前，随着LED小型化的推进，正在进行例如平面尺寸为0.6mm×0.3mm的超细LED的开发。关于这类LED，在例如下述的专利文献1中已有公开。
专利文献1：日本特开2002-223001号公报
但是，在上述LED中，未考虑以下问题。在二代移动设备中，要求LED进一步小型化。要求例如平面尺寸为0.4mm×0.2mm的超细LED。但是，在基板表面芯片接合LED芯片时，为了用夹爪(collet)夹持LED芯片进行搬送，LED芯片需要具有一定的机械强度，导致LED芯片的尺寸缩小有限。例如，难以将LED芯片的平面尺寸缩小到0.2mm×0.2mm。并且，需要在基板表面上确保LED芯片的校准冗余尺寸，该校准冗余尺寸妨碍小型化。此外，需要在基板表面上至少确保芯片接合LED芯片所需的区域、用于阳极电极的引线的一端与导线的接合所需的区域、用于阴极电极的引线的一端与导线的接合所需的区域，基板的平面尺寸增大，这也妨碍小型化。
其结果，如果不从根本上改进密封结构，则难以实现LED的小型化。另外，Laser也具有与LED相同的密封结构，所以也存在相同的课题，难以适用于二代移动设备中。
发明内容
本发明是为了解决上述课题而提出的。因此，本发明的目的在于，提供一种能够实现小型化的发光装置及其制造方法。
为了解决上述课题，本发明的实施例涉及的第一特征在于，发光装置具备：第一基板，其具有导电性，且具有第一主面、与该第一主面对置的第二主面、以及从第一主面至第二主面的第一侧面；第二基板，其具有导电性，且具有第三主面、与该第三主面对置的第四主面、以及从第三主面至第四主面的第二侧面，该第二基板配设成，第二侧面与第一侧面隔开并与第一侧面对置；绝缘体，其配设在第一基板的第一侧面与第二基板的第二侧面之间；半导体发光功能层，其配设在第一基板的第一主面上，且具有与第一基板电连接的第一主电极、与第二基板的第三主面电连接的第二主电极、以及与第一主电极和第二主电极电连接的发光层；以及密封体，其覆盖半导体发光功能层而配设在第一基板的第一主面上和第二基板的第三主面上。
在第一特征涉及的发光装置中，优选通过与第一基板、半导体发光功能层的发光层以及第一主电极电绝缘的薄膜配线或导线中的任意一种配线对半导体发光功能层的第二主电极与第二基板的第三主面之间进行电连接。
在第一特征涉及的发光装置中，优选在第一基板的第一侧面以外的其他侧面的至少一部分和第二基板的第二侧面以外的其他侧面的至少一部分上配设有绝缘性保护膜。
在第一特征涉及的发光装置中，优选在第一基板的第二主面上配设有具有焊锡润湿性的第一端子，在第二基板的第四主面上配设有具有焊锡润湿性的第二端子。
本发明的实施例涉及的第二特征在于，发光装置的制造方法包括如下步骤：在具有第一主面、与该第一主面隔开的第三主面、与第一主面对置的第二主面、以及与第三主面对置的第四主面的基板上，在第一主面上形成半导体发光功能层，该半导体发光功能层具有与该第一主面电连接的第一主电极、与该第一主电极电连接的发光层、以及与该发光层电连接的第二主电极；在基板的第一主面与第三主面之间，形成从第一主面和第三主面起未到达第二主面和第四主面的分离槽；在分离槽内埋设绝缘体；形成将第二主电极与第三主面之间电连接的配线；在第一主面上和第二主面上形成覆盖半导体发光功能层的密封体；以及对基板的第二主面和第四主面进行去除，直到露出绝缘体，以分离槽为界，将基板分离成具有第一主面和第二主面的第一基板、以及具有第三主面和第四主面的第二基板。
在第二特征涉及的发光装置的制造方法中，优选还包括如下步骤：在互不相同的第一方向和第二方向上排列多个基板而形成一体化的晶片上，在基板的第一方向上的第一主面与第三主面之间形成分离槽，并且在基板的第二方向上彼此相邻的第一主面之间以及第三主面之间形成切断用槽；在分离槽内和切断用槽内埋设绝缘体；以及在将基板分离成第一基板和第二基板的步骤之后，沿第二方向对基板的第一基板和在第一方向上相邻的其他基板的第二基板之间进行切断，并且在切断用槽内，以小于该切断用槽的槽宽的切断宽度，沿第一方向进行切断，在其切断剖面上残留一部分绝缘体，作为绝缘性保护膜。
根据本发明，能够提供可实现小型化的发光装置及其制造方法。
附图说明
图1(A)是本发明的实施例1涉及的发光装置的剖面图、(B)是俯视图。
图2是用于说明实施例1涉及的发光装置的制造方法的第一步骤剖面图。
图3是第二步骤剖面图。
图4是第三步骤剖面图。
图5是第四步骤剖面图。
图6是第五步骤剖面图。
图7是第六步骤剖面图。
图8是第七步骤剖面图。
图9是第八步骤剖面图。
图10是第三步骤的主要部分俯视图。
图11是第八步骤之后的步骤的主要部分俯视图。
图12是本发明的实施例2涉及的发光装置的剖面图。
图13是用于说明实施例2涉及的发光装置的制造方法的第一步骤剖面图。
图14是第二步骤剖面图。
图15是第三步骤剖面图。
图16是第四步骤剖面图。
图17是第五步骤剖面图。
标号说明
1 发光装置；10 基板；11 第一基板；11A 第一主面；11B 第二主面；11S 第一侧面；12 第二基板；12A 第三主面；12B 第四主面；12S 第二侧面；2 半导体发光功能层；21 第一主电极；22 发光层；23 第二主电极；31 分离槽；32 切断用槽；33、34 切割线；41 绝缘体；42 绝缘性保护膜；6 配线；7 密封体；81 第一端子；82 第二端子
具体实施方式
接着，参照附图，说明本发明的实施例。在以下的附图记载中，对同一或类似的部分赋予同一或类似的符号。附图属于示意图，与实物有所差异。并且，附图之间，包含相互的尺寸关系或比率不同的部分。
而且，以下所示的实施例属于将本发明的技术思想具体化的装置或方法进行例示的例子，本发明的技术思想并不将各构成部件的配置等限定于下述内容。本发明的技术思想可以在权利要求范围内进行各种变更。
(实施例1)
本发明的实施例1说明在作为发光装置的LED中应用了本发明的例子。
[发光装置的器件结构]
如图1(A)和图1(B)所示，实施例1涉及的发光装置1具备：第一基板11，其具有导电性，且具有第一主面11A、与该第一主面11A对置的第二主面11B、以及从第一主面11A至第二主面11B的第一侧面11S；第二基板12，其具有导电性，且具有第三主面12A、与该第三主面12A对置的第四主面12B、以及从第三主面12A至第四主面12B的第二侧面12S，该第二基板12配设成第二侧面12S与第一侧面11S，隔开并与第一侧面11S对置；绝缘体41，其配设在第一基板11的第一侧面11S与第二基板12的第二侧面12S之间；半导体发光功能层2，其配设在第一基板11的第一主面11A上，具有与第一基板11电连接的第一主电极21、与第二基板12的第三主面12A电连接的第二主电极23、以及与第一主电极21和第二主电极23电连接的发光层22；以及密封体7，其覆盖半导体发光功能层2而配设在第一基板11的第一主面11A上和第二基板12的第三主面12A上。
在实施例1中，第一基板11和第二基板12是与同一基板(晶片)隔开的。包括第一基板11和第二基板12的、第一基板11和第二基板12相连的第一方向X(图1(A)和图1(B)中的横向)上，发光装置1具有例如0.4mm以下的尺寸。与第一方向X交差的(在此为正交)的第二方向Y(图1(A)中的从纸表面朝向背侧的方向，图1(B)中的纵向)上，发光装置1具有例如0.2mm以下的尺寸。在与第一方向X和第二方向Y交差(在此为正交)的第三方向Z(图1(A)中的纵向)上，发光装置1具有例如0.3mm以下的尺寸。
第一基板11和第二基板12例如使用了如上所述的、具有导电性且具有作为晶体生长基板的功能的单晶硅基板。该单晶贵基板的比电阻值例如设定为0.01Ωcm～0.02Ωcm。为了确保机械强度并实现薄型化，且将厚度方向的电阻抗值和热阻抗值降低到最小，第一基板11和第二基板12的厚度例如设定为50μm～100μm。另外，除单晶硅基板之外，第一基板11和第二基板12还可以使用例如多晶硅基板、化合物半导体基板、SiC基板等。化合物半导体基板至少包括CaAs基板、GaP基板、InP基板等。
第一基板11的第一侧面11S与第二基板12的第二侧面12S在整个区域上相对，并且第一基板11与第二基板12之间设置有将它们彼此完全隔开的分离槽31。绝缘体31埋设在该分离槽31内。分离槽31的槽宽例如设定为20μm～80μm。绝缘体41基本上用于第一基板11与第二基板12之间的电绝缘，该绝缘体41例如使用感光性聚酰亚胺树脂。
第一基板11的第一主面11A(图1(A)中的上侧表面)上配设有半导体发光功能层(LED元件部)2。在实施例1中，半导体发光功能层2具有：配设在第一基板11的第一主面11A上的第一主电极21；配设在该第一主电极21上的发光层(活化层)22；以及配设在该活化层22上的第二主电极23。
第一主电极21是n型覆盖层。该n型覆盖层具有比发光层22的带隙大的带隙(band gap)。第一主电极21例如使用n型GaN等氮化物类导体层。另外，n型覆盖层并不限于GaN层，还可以替换为除此之外的AlInGaN、AlGaN等其他氮化物半导体层。在实施例1中，第一主电极21的膜厚例如设定为3μm～5μm。
在此，第一主电极21还可以包含缓冲层，以提高n型覆盖层以及发光层22的结晶性。该缓冲层是例如由氮化物类半导体构成的n型缓冲层，例如由掺杂了n型杂质的AlN层和掺杂了n型杂质的GaN层交错反复层积的多层结构构成。反复层积的1层的AlN层的厚度例如设定为0.5nm～5.0nm。反复层积的1层的GaN层的厚度例如设定为5nm～5500nm。另外，缓冲层不限于AlN层与GaN层的多层结构，替代AlN层，可以使用例如选自AlInN、AlGaN以及AlInGaN中的任意一种的氮化物类半导体层。并且，替代缓冲层的GaN层，可以使用例如选自InGaN、AlInN、AlGaN以及AlInGaN中的任意一种的氮化物类半导体层。而且，缓冲层也可以通过AlN层的单层、GaN层的单层等、氮化物类半导体的单层结构构成。
发光层22配设在第一主电极(n型覆盖层)21与第二主电极(p型覆盖层)23之间，以便构成双异质接合LED。发光层22例如通过InGaN等氮化物类半导体层来构成。发光层22的膜厚例如设定为50nm～100nm。
另外，在图1(A)中，发光层22简略地用1个层表示，但实际上是通过多量子阱结构(MQW)构成。并且，发光层22可以通过单量子阱结构(SQW)或单一半导体层构成。此外，还可以使第一主电极21与第二主电极23直接接合，省略发光层22。
第二主电极23是p型覆盖层。该p型覆盖层具有比发光层22的带隙大的带隙。第二主电极23例如使用p型GaN等氮化物类半导体层。另外，p型覆盖层不限于GaN层，还可以替换成除此之外的AlInGaN、AlGaN等其他氮化物类半导体层。在实施例2中，第二主电极23的膜厚例如设定为0.15μm～0.60μm。
另外，半导体发光功能层2不限于氮化物类半导体层，也可以是ZnSe、ZnO等锌类半导体层或除此之外的半导体层。即，半导体发光功能层2只要具有能够将电能转换为光能的功能即可。
第二主电极23上配设有透光性导电膜24。透光性导电膜24以低阻抗(Ohmic)与第二主电极23连接。透光性导电膜24例如使用ITO层。并且，透光性导电膜24例如可以使用Ni-Au合金膜。该透光性导电膜24具有使流过半导体发光功能层2的电流分布均匀的功能。在不要求电流分布均匀的情况下，可以省略透光性导电膜24。
该半导体发光功能层2通过在第一基板11的第一主面11A上直接形成第一主电极21、发光层22以及第二主电极23，并使用半导体制造步骤，进行加工(蚀刻加工)而得到，所以能够使得半导体发光功能层2的平面尺寸超细。例如，能够将半导体发光功能层2的平面尺寸设定为120μm×120μm～180μm×180μm。
在包括半导体发光功能层2的表面和侧面的、第一基板11的主面11A上配设绝缘膜5，在该绝缘膜5的透光性导电膜24上配设连接孔5H。绝缘膜5是为了将半导体发光功能层2和配设在该半导体发光功能层2上的配线6电绝缘而配设的，该绝缘膜5例如使用膜厚为150nm～250nm的氧化硅膜。绝缘膜5不限于氧化硅膜，可以使用氮化硅膜、氧化硅膜与氮化硅膜层积的复合膜。
配线6配设在绝缘膜5上，配线6的一端(右侧一端)穿过连接孔5H，并经由透光性导电膜24，与第二主电极23电连接；配线6的另一端(左侧另一端)与第二基板12的第三主面12A(图1(A)中的上侧表面)电连接。在实施例1中，配线6可以使用例如膜厚为1μm～3μm的Au、即薄膜配线。另外，在实施例1中，第一基板11的第一主面11A的高度与第二基板12的第三主面12A的高度相同。并且，配线6使用在Ti膜上层积了Au膜的复合膜，尤其在第二基板12中高密度地扩散有杂质的情况下，无需热处理，能够减少配线6与第二基板12之间的接触电阻值。
密封体7覆盖半导体发光功能层7和配线6，配设在第一基板11的第一主面一11A上、第二基板12的第三主面12A上以及绝缘体41上。该密封体7具有透明性，以便将从半导体发光功能层7发出的光放射到外部。密封体7例如可以使用环氧树脂，密封体7的第三方向Z的厚度例如设定为100μm～300μm。
在第一基板11的第二主面11B(图1(A)中的下侧背面)配设有第一端子81，该第一端子81通过第一基板11与半导体发光功能层2的第一主电极21电连接。即，第一基板11具有导电性，所以半导体发光功能层2将其正下方的第一基板11用作电流路径，进一步与其正下方的第一端子81电连接。在第一基板11的第一主面11A上配设有半导体发光功能层2，在第二主面11B上配设有第一端子81，所以使得第一基板11中半导体发光功能层2的占有面积和第一端子81的占有面积重叠，能够减少用于配设双方的占有面积。第一端子81例如使用在衬底Ni层表面设置了Au层的复合膜，该复合膜的电传导性优异，且安装时的焊锡润湿性优异。
在第二基板12的第四主面12B(图1(A)中的下侧背面)上配设有第二端子82，该第二端子82通过第二基板12和配线6与半导体发光功能层2的第二主电极23电连接。同样地，第二基板12具有导电性，所以第二基板12用作电流路径。第二端子82与第一端子81结构相同，由同一材料构成。
在第一端子81与第二端子82之间，且在第一基板11的第二主面11B上、第二基板12的第四主面12B上以及绝缘体41上配设有绝缘体9。该绝缘体9在实际应用上可使用例如对焊锡的润湿性较差的防焊膜。
此外，在发光装置1中，如图1(B)所示，在第一基板11的第一侧面11S以外的其他侧面(具体为图中位于上侧和与上侧对置的下侧的侧面)、第二基板12的第二侧面12S以外的其他侧面(同样为图中位于上侧和与上侧对置的下侧的侧面)配设有绝缘性保护膜42。该绝缘性保护膜42是为了防止第一基板11与第二基板12之间的电短路、尤其因灰尘或异物而引起的短路而配设的，在实施例1中，该绝缘性保护膜42使用与埋设在分离槽31中的绝缘体41相同的材料，绝缘性保护膜42从侧面起的厚度例如设定为30μm～40μm。
[发光装置的制造方法]
上述实施例1涉及的发光装置1的制造方法如下。首先，先准备基板10。在此，基板10使用能够在第一方向X和第二方向Y上同时制造多个发光装置1的单晶硅晶片(半导体晶片)(参见图1(B)和图10。)。该基板10的厚度例如设定为500μm～1000μm。
如图2所示，在基板10的相当于第一主面11A的区域上形成半导体发光功能层2。该半导体发光功能层2如下形成，使用外延生长法，依次生长第一主电极21、发光层22、第二主电极23，对它们进行构图，从而形成半导体发光功能层2。构图例如可以使用通过光刻制作的掩模，通过反应离子蚀刻(RIE)等干蚀进行。
如图3所示，在半导体发光功能层2上形成透光性导电膜24。透光性导电膜24例如采用溅射法成膜，通过进行构图来形成。构图使用与上述相同的掩模，通过干蚀进行。并且，半导体发光功能层2也可以利用该透光性导电膜24的构图来进行构图。
如图4和图10所示，在多个发光装置1的各个形成区域中，在从相当于第一基板11和第二基板12之间的区域的表面起未到达背面的范围内，形成沿第二方向Y延伸的分离槽3。在实施例1中，使用切刀(diceblade)，机械地或物理地切削基板10的表面部分，从而形成分离槽31。分离槽31的宽度尺寸如上所述例如设定为20μm～80μm，深度例如设定为100μm～200μm。若形成分离槽31，则第一基板11的形成区域侧的分离槽31的内壁成为第一侧面11S，第二基板12的形成区域侧的分离槽31的内壁成为第二侧面12S。
在与形成该分离槽31的同一步骤中，如图10所示，在沿第二方向Y相邻的发光装置1的形成区域之间，形成沿第一方向X延伸的切断用槽32。该切断用槽32与分离槽31相同，使用切刀来形成，切断用槽32的宽度尺寸例如设定为80μm～120μm，深度与分离槽31相同地例如设定为100μm～200μm。
如图5所示，在分离槽31内埋设绝缘体41，虽未图示，且在与埋设绝缘体41的同一步骤中，在切断用槽32内埋设同一材料的绝缘性保护膜42。绝缘体41和绝缘性保护膜42例如通过如下方式形成，即，涂布感光性聚酰亚胺膜，在该感光性聚酰亚胺膜上进行构图，使分离槽31内和切断用槽32内残留感光性聚酰亚胺膜，从而形成绝缘体41和绝缘性保护膜42。构图包括曝光处理和显影处理。在此，绝缘体31的上表面无需与分离槽31的开口高度一致，当然，从提高机械强度的观点以及有效利用漏电路径长度的观点，优选绝缘体31的上部从分离槽31的开口突出。
之后，形成覆盖半导体发光功能层2和第一基板11的与第一主面11A相当的区域的绝缘膜5，在半导体发光功能层2上面的该绝缘膜5上形成连接孔5H(参见图6。)。如图6所示，在绝缘膜5上形成配线6，该配线6的一端穿过连接孔5H与半导体发光功能层2电连接，另一端与第二基板12的第三主面12A的形成区域电连接。
如图7所示，覆盖半导体发光功能层2和配线6的密封体7形成在基板10上。密封体7例如通过在成型模具内填充透明性环氧树脂，使该环氧树脂嵌入到基板10上来形成。并且，密封体7也可以通过利用旋涂仪涂布透明性环氧树脂并进行固化而形成。
如图8所示，在基板10的背面、即第一基板11的第二主面11B的区域和第二基板12的第四主面12B的区域进行背面研磨(back grinding)处理，沿厚度方向(第三方向Z)切削这些区域，形成薄型化的基板10A。背面研磨处理进行至到达埋设在分离槽31内的绝缘体41为止。最终的基板10A的厚度如上所述例如为50μm～100μm。若背面研磨处理结束，则在1个发光装置1的形成区域上，基板10A以分离槽31为界，分离成第一基板11和第二基板12。
如图9所示，在第一基板11的第二主面11B上形成第一端子81，并且在第二基板12的第四主面12B上形成第二端子82。第一端子81和第二端子82例如通过如下方式来形成，即，使用溅射法形成Ni膜，接着使用电镀法，形成A膜，对它们进行构图，从而形成第一端子81和第二端子82。构图使用通过光刻技术制作的掩模来进行蚀刻。并且，第一端子81和第二端子82也可以采用剥离法(lift-off)制作，即，预先制作掩模，然后形成Ni膜和Au膜，除去不必要区域的掩模及其上面的Ni膜和Au膜，从而形成第一端子81和第二端子82。接着，在第一基板11的第二主面11B上和第二基板12的第四主面12B上，且在第一端子81与第二端子82之间形成绝缘体9(参见图1(A)。)。
如图11所示，沿着虚拟示出的切割线(切断线，dicing line)33和34，对基板10A进行切割处理，制作出从基板10A分割出来的多个发光装置1。切割线33是在第二方向Y上相邻的发光装置1的第一基板11之间和第二基板区域之间，沿第一方向X延伸的导线。该切割线33刚好与切断用槽32一致，且宽度尺寸比该切断槽32的宽度尺寸小。因此，在切割线33中分离出的各个发光装置1的第一基板11的侧面和第二基板12的侧面上，埋设在切断用槽32中的绝缘性保护膜42的一部分以保持原有的形成状态残留。换言之，为了在第一基板11的侧面和第二基板12的侧面上形成绝缘性保护膜42，预先将切断用槽32的槽尺寸设定得比切割线33的槽尺寸大，在切断用槽32内超量地填充绝缘性保护膜42。切割线34是在发光装置1的第一基板11和在第一方向X上与该第一基板11相邻的其他发光装置1的第二基板12之间，沿第二方向Y延伸的导线。
若该切割处理结束，则完成多个发光装置1。
[发光装置的特征]
在这样构成的发光装置1中，在第一基板11的第一主面11A上配设半导体发光功能层2，将该第一基板11直接作为密封基板使用，所以无需考虑半导体发光功能层2本身的机械强度，能够缩小半导体发光功能层2的平面尺寸。并且，直接利用在第一基板11的第一主面11A上层积了半导体发光功能层2的结构，所以无需对第一基板1与半导体发光功能层2进行校准。并且，第一基板11具有导电性，在第一基板11的第一主面11A上层积半导体发光功能层2的第一主电极21并电连接，所以能够减少用于将双方电连接所需的区域。此外，在第一基板11的第一主面11A上配设半导体发光功能层2，在第一基板11的背面即第二主面11B上，与半导体发光功能层2的区域重叠地配设第一端子81，所以能够减少配置双方所需的区域。因此，能够实现二代移动设备中使用的发光装置1的小型化。
并且，在发光装置1的制造方法中，能够在切割处理之前的步骤中，制作一大半的密封结构，无需半导体发光功能层2的搬送、芯片接合等组装步骤，所以能够大幅度削减组装步骤数量。其结果，能够提高制造上的成品率，且削减制造成本。
(实施例2)
在本发明的实施例2中，说明在上述的实施例1涉及的发光装置1中，改变了半导体发光功能层2的第二主电极23与第二基板12的连接结构以及分离槽31内的绝缘体41的材料的例子
[发光装置的器件结构]
如图12所示，实施例2涉及的发光装置1基本上具有与上述实施例1涉及的发光装置1相同的结构，将半导体发光功能层2的第二主电极23与第二基板2的第三主面12A连接的配线6使用导线。对于导线的材料没有特别限定，可以使用例如Au导线。
并且，配线6使用导线，所以为了吸收接合时的冲击且提高接合率，在透光性导电膜24上配设焊盘电极25，在第二基板12的第三主面12A上配设焊盘电极26。焊盘电极25、26分别通过例如在Ni膜上层积了Au膜的复合膜形成。
并且，密封体7的一部分作为绝缘体41埋设在第一基板11与第二基板12之间的分离槽31中。
[发光装置的制造方法]
实施例2涉及的发光装置1的制造方法如下。在上述实施例1涉及的发光装置1的制造方法的图3所示的步骤之后，如图13所示，在半导体发光功能层2上且透光性导电膜24上形成焊盘电极25，并且在第二基板12的第三主面12A上形成焊盘电极26。
与如上所述的图4所示的步骤相同，如图14所示，在基板10上形成分离槽31(及切断用槽32)。
接着，焊盘电极25与焊盘电极26之间通过配线6电连接。配线6使用如上所述的导线，采用超声波振动并用热粘合的接合法，进行该导线的接合(参见图15。)。
与上述图7所示的步骤相同，如图15所示，形成密封体7。该密封体7的一部分埋设在分离槽31中，用作绝缘体41。虽未图示，切断用槽32中也埋设有密封体7的另一部分，该另一部分用作绝缘性保护膜42。
与上述图8所示的步骤相同，如图16所示，在基板10的背面进行背面研磨处理，将基板10薄型化，以形成基板10A，并且形成第一基板11和第二基板12。背面研磨处理同样进行至到达绝缘体41为止。
与上述图9所示的步骤相同，如图17所示，在第一基板11的第二主面11B上形成第一端子81，并且在第二基板12的第四主面12B上形成第二端子82。
而且，与上述实施例1涉及的发光装置1的制造方法相同，之后形成绝缘体9，进行切割处理，从而能够完成实施例2涉及的发光装置1。
[发光装置的特征]
在这样构成的实施例2涉及的发光装置1及其制造方法中，基本上能够实现与实施例1涉及的发光装置1及其制造方法得到的效果相同的效果。此外，在实施例2涉及的发光装置1中，配线6使用导线，所以无需像薄膜配线那样，设置作为衬底的绝缘膜5和连接孔5H，能够实现简易的连接结构。
而且，埋设在分离槽31的绝缘体41(及埋设在切断用槽32的绝缘性保护膜42)利用密封体7来构成，所以能够削减相当于绝缘体41(及绝缘性保护膜42)的部件数量，能够实现简易的结构。
并且，在实施例2涉及的发光装置1的制造方法中，尤其可以通过形成密封体7的步骤来形成埋设在分离槽31的绝缘体41(及埋设在切断用槽32的绝缘性保护膜42)，所以能够削减步骤数量。
(其他实施例)
如上所述，通过实施例1及其变形例、实施例2以及实施例3介绍了本发明，但本发明并不限于这些部分的论述及附图。本发明可以适用于各种替代实施方式、实施例及运用技术。例如，在上述实施例等中，发光装置1的半导体发光功能层2采用了分别依次层积第一主电极21、发光层22、第二主电极23的结构，但本发明还可以在发光层22上配设第一主电极21和第二主电极23，仅从半导体发光功能层2的表面侧引出配线6。在上述实施例等中，发光装置1以LED为例进行了说明，但本发明也可应用于具有Laser的发光装置。
产业上的可利用性
本发明可广泛适用于能够实现小型化的发光装置及其制造方法。

Claims (6)

1.一种发光装置，其特征在于，所述发光装置具备：
第一基板，其具有导电性，且具有第一主面、与该第一主面对置的第二主面、以及从所述第一主面至所述第二主面的第一侧面；
第二基板，其具有导电性，且具有第三主面、与该第三主面对置的第四主面、以及从所述第三主面至所述第四主面的第二侧面，并且，该第二基板配设成，使所述第二侧面与所述第一侧面隔开并与所述第一侧面对置；
绝缘体，其配设在所述第一基板的所述第一侧面与所述第二基板的第二侧面之间；
半导体发光功能层，其配设在所述第一基板的所述第一主面上，且具有与所述第一基板电连接的第一主电极、与所述第二基板的所述第三主面电连接的第二主电极、以及与所述第一主电极和所述第二主电极电连接的发光层；以及
密封体，其覆盖所述半导体发光功能层，配设在所述第一基板的所述第一主面上和所述第二基板的所述第三主面上。
2.根据权利要求1所述的发光装置，其特征在于，
通过与所述第一基板、所述半导体发光功能层的所述发光层以及所述第一主电极电绝缘的薄膜配线或导线中的任意一种配线对所述半导体发光功能层的所述第二主电极与所述第二基板的所述第三主面之间进行电连接。
3.根据权利要求1或2所述的发光装置，其特征在于，
在所述第一基板的所述第一侧面以外的其他侧面的一部分和所述第二基板的所述第二侧面以外的其他侧面的一部分上配设有绝缘性保护膜。
4.根据权利要求1～3中的任意一项所述的发光装置，其特征在于，
在所述第一基板的所述第二主面上配设有具有焊锡润湿性的第一端子，在所述第二基板的所述第四主面上配设有具有焊锡润湿性的第二端子。
5.一种发光装置的制造方法，其特征在于，
所述制造方法包括如下步骤：
在具有第一主面、与该第一主面隔开的第三主面、以及与所述第一主面对置的第二主面、与所述第三主面对置的第四主面的基板上，在所述第一主面上形成半导体发光功能层，其中，该半导体发光功能层具有与该第一主面电连接的第一主电极、与该第一主电极电连接的发光层、以及与该发光层电连接的第二主电极；
在所述基板的所述第一主面与所述第三主面之间，形成从所述第一主面和所述第三主面起未到达所述第二主面和所述第四主面的分离槽；
在所述分离槽内埋设绝缘体；
形成将所述第二主电极与所述第三主面之间电连接的配线；
在所述第一主面上和所述第二主面上形成覆盖所述半导体发光功能层的密封体；以及
对所述基板的所述第二主面和所述第四主面进行去除，直到露出所述绝缘体为止，以所述分离槽为界，将所述基板分离成具有所述第一主面和所述第二主面的第一基板、以及具有所述第三主面和所述第四主面的第二基板。
6.根据权利要求5所述的发光装置的制造方法，其特征在于，
所述制造方法还包括如下步骤：
在互不相同的第一方向和第二方向上排列多个所述基板形成一体化的晶片上，在所述基板的所述第一方向上的所述第一主面与所述第三主面之间形成分离槽，并且在所述基板的所述第二方向上彼此相邻的所述第一主面之间以及所述第三主面之间形成切断用槽；
在所述分离槽内和所述切断用槽内埋设所述绝缘体；以及
在将所述基板分离成所述第一基板和所述第二基板的步骤之后，沿所述第二方向对所述基板的所述第一基板和在所述第一方向上相邻的其他所述基板的所述第二基板之间进行切断，并且在所述切断用槽内，以小于该切断用槽的槽宽的切断宽度，沿所述第一方向进行切断，在该切断剖面上残留一部分所述绝缘体，作为绝缘性保护膜。
CN2010101450572A 2009-06-08 2010-03-26 发光装置及其制造方法 Pending CN101908595A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-137194 2009-06-08
JP2009137194A JP4930548B2 (ja) 2009-06-08 2009-06-08 発光装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN101908595A true CN101908595A (zh) 2010-12-08

Family

ID=43263985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101450572A Pending CN101908595A (zh) 2009-06-08 2010-03-26 发光装置及其制造方法

Country Status (3)

Country Link
JP (1) JP4930548B2 (zh)
KR (1) KR101138709B1 (zh)
CN (1) CN101908595A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103380502A (zh) * 2011-03-24 2013-10-30 株式会社村田制作所 发光元件用基座基板以及led器件
CN107112344A (zh) * 2014-12-30 2017-08-29 艾利迪公司 具有发光二极管的光电子设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5652252B2 (ja) 2011-02-24 2015-01-14 ソニー株式会社 発光装置、照明装置および表示装置
KR101336699B1 (ko) * 2012-03-06 2013-12-04 한국프린티드일렉트로닉스연구조합 인쇄전자기술을 이용한 발광다이오드의 제조 및 스마트 패키징 방법
KR101943448B1 (ko) * 2012-05-09 2019-01-29 엘지이노텍 주식회사 발광소자 패키지
CN105009314B (zh) 2013-02-27 2019-11-05 日亚化学工业株式会社 发光装置、发光元件安装方法以及发光元件用安装装置
DE102015107591B4 (de) * 2015-05-13 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399353A (zh) * 2001-07-25 2003-02-26 三洋电机株式会社 照明装置的制造方法
CN101106169A (zh) * 2006-03-22 2008-01-16 财团法人工业技术研究院 发光二极管封装结构及其制作方法
WO2008056813A1 (fr) * 2006-11-08 2008-05-15 C.I.Kasei Company, Limited Dispositif électroluminescent et son procédé de fabrication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3992301B2 (ja) * 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
JP4215306B2 (ja) * 1998-08-27 2009-01-28 シチズン電子株式会社 半導体のパッケージおよびその製造方法
JP3217322B2 (ja) * 1999-02-18 2001-10-09 日亜化学工業株式会社 チップ部品型発光素子
JP3540769B2 (ja) * 2000-06-09 2004-07-07 三洋電機株式会社 光照射装置とその製造方法及びその光照射装置を用いた照明装置
JP2003008069A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 発光装置
JP2003037296A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 照明装置とその製造方法
JP2003037287A (ja) * 2001-07-26 2003-02-07 Sanken Electric Co Ltd 発光素子
JP2005109283A (ja) * 2003-09-30 2005-04-21 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
JP2005217308A (ja) * 2004-01-30 2005-08-11 Sanken Electric Co Ltd 半導体発光装置及びその製法
KR20050096010A (ko) * 2004-03-29 2005-10-05 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100646155B1 (ko) * 2005-04-14 2006-11-14 주식회사 코스텍시스 발광다이오드 모듈
KR100714123B1 (ko) * 2005-12-08 2007-05-02 한국전자통신연구원 실리콘 발광소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1399353A (zh) * 2001-07-25 2003-02-26 三洋电机株式会社 照明装置的制造方法
CN101106169A (zh) * 2006-03-22 2008-01-16 财团法人工业技术研究院 发光二极管封装结构及其制作方法
WO2008056813A1 (fr) * 2006-11-08 2008-05-15 C.I.Kasei Company, Limited Dispositif électroluminescent et son procédé de fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103380502A (zh) * 2011-03-24 2013-10-30 株式会社村田制作所 发光元件用基座基板以及led器件
US9240535B2 (en) 2011-03-24 2016-01-19 Murata Manufacturing Co., Ltd. Light-emitting-element mount substrate and LED device
CN103380502B (zh) * 2011-03-24 2016-10-12 株式会社村田制作所 发光元件用基座基板以及led器件
CN107112344A (zh) * 2014-12-30 2017-08-29 艾利迪公司 具有发光二极管的光电子设备
CN107112344B (zh) * 2014-12-30 2021-02-09 艾利迪公司 具有发光二极管的光电子设备

Also Published As

Publication number Publication date
JP2010283267A (ja) 2010-12-16
KR101138709B1 (ko) 2012-04-24
JP4930548B2 (ja) 2012-05-16
KR20100131911A (ko) 2010-12-16

Similar Documents

Publication Publication Date Title
CN101908595A (zh) 发光装置及其制造方法
CN103682070B (zh) 发光器件
CN103378240B (zh) 发光器件和发光器件封装件
CN103140927B (zh) 发光二极管芯片
US8791548B2 (en) Optoelectronic semiconductor chip, optoelectronic component and a method for producing an optoelectronic component
CN102037575B (zh) 发光元件及其制造方法
US20120168805A1 (en) Light emitting device and light emitting device package
US8748200B2 (en) Method for manufacturing LED package
CN1953223B (zh) 基于氮化物的半导体发光二极管
US8450765B2 (en) Light emitting diode chip and method for manufacturing the same
CN104241483B (zh) 发光器件
JP2007103917A (ja) 固体素子デバイス
CN102280816B (zh) 发光器件、发光器件封装以及照明***
CN103633221A (zh) 发光器件
CN107994104A (zh) 半导体发光结构及半导体封装结构
CN105990487A (zh) 半导体发光元件
CN104241459B (zh) 发光器件及发光器件封装件
CN102110753B (zh) 发光器件、发光器件封装以及照明***
CN108040503A (zh) 发光元件和具有该发光元件的发光元件封装
CN103441212B (zh) Led芯片的制作工艺、led芯片结构及led封装结构
CN106409997A (zh) Led芯片及其形成方法
US8698125B2 (en) Light emitting device including second conductive type semiconductor layer and method of manufacturing the light emitting device
CN104051582A (zh) 半导体发光元件、发光装置及制造半导体发光元件的方法
CN113540311B (zh) 一种倒装发光二极管和发光装置
CN102479907B (zh) 发光二极管封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20101208