CN101908474B - 在晶圆上制造栅极的方法 - Google Patents
在晶圆上制造栅极的方法 Download PDFInfo
- Publication number
- CN101908474B CN101908474B CN2009100859974A CN200910085997A CN101908474B CN 101908474 B CN101908474 B CN 101908474B CN 2009100859974 A CN2009100859974 A CN 2009100859974A CN 200910085997 A CN200910085997 A CN 200910085997A CN 101908474 B CN101908474 B CN 101908474B
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- nonnitrogenous
- coating
- amorphous state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种在晶圆上制造栅极的方法，在晶圆衬底上依次沉积栅氧化层、多晶硅层、非晶态碳层、不含氮抗反射层及光刻胶层，图案化光刻胶层后，该方法还包括：按照光刻胶层的图形，刻蚀不含氮抗反射层，在不含氮抗反射层形成图形后，去除光刻胶层；按照不含氮抗反射层的图形，刻蚀非晶态碳层，在非晶态碳层形成图形；按照非晶态碳层的图形，依次刻蚀多晶硅层和栅氧化层后，进行灰化，在晶圆衬底上得到栅极。采用该方法制造的栅极能够符合预设的图形。
Description
技术领域
本发明涉及半导体制作技术，特别涉及一种在晶圆上制造栅极的方法。
背景技术
在最近十年的半导体工业发展中，光刻技术的发展起着决定性作用。在半导体工业的集成电路(IC，Intergrated Circuit)技术中，光刻技术的发展对每一片晶圆的成本节约起着大部分的作用。随着光刻技术的稳定提高，光刻中的曝光采用的光信号波长越来越短，在此基础上，IC的刻蚀技术的提高依赖于进行光刻的镜头和显影材料技术的发展。但是，随着IC的特征尺寸(CD)缩小为45纳米或更小，IC进入亚微米尺寸，在IC中实现光刻技术成为挑战，特别是采用光刻技术在IC的晶圆上制造栅极。
随着晶圆的CD缩小，晶圆衬底上的栅极线宽也变小，从而在光刻线宽变小的栅极时，所采用的光刻胶层(PR)的厚度也需要减小，否则PR在曝光过程以及后续的刻蚀过程中会出现倒坍，影响最终在晶圆上形成栅极的形状。但是，厚度减小的PR在刻蚀过程中，相对于作为栅极的多晶硅层，刻蚀选择比也会相应减小，而制造栅极时需要高刻蚀选择比才会形成预先规定形状的栅极。因此，厚度减小的PR会造成刻蚀栅极的效果不好，影响最终在晶圆上制造的栅极形状。
综上，为了解决上述矛盾，提出了在PR和晶圆衬底的多晶硅层之间，增加非晶态碳(AC，Amorphous Carbon)层，该AC层和PR相比，更坚硬，在曝光过程和后续过程中不会出现倒坍，且相对于作为栅极的多晶硅层，提高刻蚀选择比，在刻蚀过程中保证PR的厚度比较薄。
结合图1a～1d所示的现有技术在晶圆上制作栅极的剖面结构图，详细说明现有技术在晶圆上制作栅极的过程。
步骤一，在晶圆衬底100上沉积栅氧化层101和多晶硅层102后，再依次沉积AC层103、不含氮抗反射层(NFARL，Nitrogen Free Anti-ReflectiveLayer)104及PR105，如图1a所示。
在该步骤中，多晶硅层102的厚度为1900埃左右；AC层103在后续刻蚀过程中可以构造比PR105所构造的硬的图形，提高栅极的CD控制以及刻蚀性能，一般的厚度为2000埃左右；NFARL 104在曝光过程防止光反射，厚度为750埃左右；PR105的厚度为2500埃左右。
在该步骤中，AC层可以采用化学气相沉积(CVD)方法沉积得到，NFARL也可以采用CVD方法得到，或者采用等离子增强化学气相沉积(PECVD)方法得到。
步骤二，对图1a所示的结构进行曝光后，将图形转移到PR105上，如图1b所示。
在本步骤中，图形的形状就是最终在晶圆衬底100上形成的栅极形状。
步骤三，按照在PR105上的图形，依次对NFARL 104、AC层103、多晶硅层102和栅氧化层101进行刻蚀，在晶圆衬底100上得到栅极形状，如图1c所示。
在本步骤中，具体刻蚀NFARL 104、AC层103、多晶硅层102和栅氧化层101的过程可以采用业界标准进行，比如采用氟化氢HF进行刻蚀，这里不再累述。
该步骤采用了一次刻蚀技术对多层进行了刻蚀，其中对NFARL 104和AC层103进行刻蚀采用干法刻蚀，对多晶硅层102和栅氧化层101采用干法刻蚀，当然也可以采用湿法刻蚀。
步骤四，对图1c所示的结构进行灰化步骤，去除PR105、NFARL 104和AC层103，在晶圆衬底100上形成栅极，如图1d所示。
在灰化流程中，晶圆衬底100被加热，同时晶圆衬底100上的PR105和AC层103暴露在氧等离子体或臭氧中反应，被消除。这里需要注意的是，由于NFARL104为无机物，其主要成分为氧化硅，所以在灰化过程中不会被去除。
在进行步骤四之后，该方法还包括清洗步骤，可以采用湿法清洗，比如比如采用硫酸，过氧化氢和去离子水的混合液进行清洗等，去除灰化后所形成的栅极顶部及晶圆衬底100表面的的残留物。
采用这个过程可以在晶圆衬底100上制造栅极，但是所制造的栅极却存在缺陷。这是因为：由于NFARL 104是无机抗反射涂层，材料为无机物，在进行灰化的时候以及后续清洗步骤很难被清除掉，而AC层103和PR105分别为有机物层，所以在灰化过程过程中易被清除掉。这样，无法清除的NFARL 104就落在了晶圆衬底100所形成的栅极顶部，如图2所示的所制造的栅极剖面结构图。在图中可以看出，未被灰化的NFARL 104落在了栅极顶部上。这种制造得到的栅极会带来问题：一方面，由于无法清除的NFARL 104有很大可能不能垂直落在晶圆衬底100所形成的栅极顶部，导致在晶圆上所制造的栅极和栅极之间在顶部互连，最终会导致制造的半导体器件出现短路；另一方面，在晶圆上制造完栅极后，还要在上层制作金属互连层或/和介质层，但是由于无法清除的NFARL 104落在晶圆衬底100所形成的栅极顶部，导致栅极顶部不平，在制造上层的金属互连层或/和介质层时出现困难或无法制作。
综上，采用现有技术的方法，无法在晶圆上制造符合预设图形的栅极。
发明内容
有鉴于此，本发明提供一种在晶圆上制造栅极的方法，采用该方法制造的栅极能够符合预设的图形。
为达到上述目的，本发明实施例的技术方案具体是这样实现的：
一种在晶圆上制造栅极的方法，在晶圆衬底上依次沉积栅氧化层、多晶硅层、非晶态碳层、不含氮抗反射层及光刻胶层，图案化光刻胶层后，其特征在于，该方法还包括：
按照光刻胶层的图形，刻蚀不含氮抗反射层，在不含氮抗反射层形成图形后，去除光刻胶层；
按照不含氮抗反射层的图形，刻蚀非晶态碳层，在非晶态碳层形成图形；
按照非晶态碳层的图形，依次刻蚀多晶硅层和栅氧化层后，进行灰化，在晶圆衬底上得到栅极。
在刻蚀非晶态碳层之前，该方法还包括：
按照不含氮抗反射层的图形，继续刻蚀不含氮抗反射层，打开非晶态碳层。
所述刻蚀非晶态碳层为：刻蚀非晶态碳层到多晶硅层为止，打开多晶硅层。
所述刻蚀不含氮抗反射层采用干法刻蚀。
所述干法刻蚀采用的气体为氟化碳CF4，并与氧气和氮气混合使用；
或者为氟化氢HF。
所述刻蚀非晶态碳层采用干法刻蚀。
所述刻蚀多晶硅层和栅氧化层采用干法刻蚀。
所述灰化为：
晶圆衬底被加热，同时晶圆衬底上未被刻蚀掉AC层暴露在氧等离子体或臭氧中反应去除。
该方法还包括：采用湿法对所得到的栅极顶部及晶圆衬底表面进行清洗。
由上述技术方案可见，本发明在晶圆上制造栅极时，采用多次刻蚀方式将PR105图案化的图形转移到晶圆衬底100的栅氧化层101和多晶硅层102，形成栅极。在多次刻蚀过程中，其难以被灰化及在后续清洗步骤难以被去除的NFARL104层被刻蚀掉，最终被灰化的及清洗的仅是易被去除的剩余AC层103，这样，在最终形成的栅极顶部就不会出现任何物质，使制造的栅极符合预设的图形。
附图说明
图1a～1d为现有技术在晶圆上制作栅极的剖面结构图；
图2为现有技术所制造的栅极剖面结构图；
图3a～3f为本发明在晶圆上制作栅极的剖面结构图；
图4为在晶圆上制造栅极的方法流程图；
图5为本发明所制造的栅极剖面结构图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
从现有技术在晶圆上制作栅极的方法可以看出，造成在晶圆衬底100上所制造栅极顶部出现NFARL104的原因为：由于一次刻蚀形成栅极形状后，在后续灰化及清洗步骤时，NFARL104难以被去除干净。为了在晶圆制造的栅极能够符合预设的图形，本发明采用多次刻蚀方式将PR105图案化的图形转移到晶圆衬底100的栅氧化层101和多晶硅层102，形成栅极。在多次刻蚀过程中，其难以被灰化及清洗的NFARL104层被刻蚀掉，最终被灰化及清洗的仅是易被去除的剩余AC层103，这样，在最终形成的栅极顶部就不会出现任何物质，使制造的栅极符合预设的图形。
采用本发明在制造栅极后，栅极顶部不存在任何物质且平滑，栅极和栅极之间不会互连，因此不会导致最终制造的半导体器件出现短路的情况，在制造上层的金属互连层或/和介质层时也不会出现困难。
结合图3a～3f所示的本发明在晶圆上制作栅极的剖面结构图，采用图4所示的在晶圆上制造栅极的方法流程图，详细说明本发明提供的方法。图4所示的方法流程图的具体步骤为：
步骤401、在晶圆衬底100上沉积栅氧化层101和多晶硅层102后，再依次沉积AC层103、NFARL104及PR105，然后进行曝光，将图形转移到PR105上，得到如图3a所示的结构。
在该步骤中，多晶硅层102的厚度为1900埃左右；AC层103在后续刻蚀过程中可以构造比PR105所构造的硬的图形，提高栅极的CD控制以及刻蚀性能，一般的厚度为2000埃左右；NFARL104在曝光过程防止AC层103的光反射，厚度为750埃左右；PR105的厚度为2500埃左右。
在本步骤中，NFARL104采用CVD或PECVD沉积，AC层103采用CVD沉积，而PR105可以采用涂布的方式进行。
步骤402、按照在PR105上的图形，对NFARL 104进行刻蚀，得到图3b所示的结构。
在该步骤中，对NFARL104不刻蚀完全或完全，采用的刻蚀方法为干法刻蚀，刻蚀气体可以为氟化碳(CF4)，并与氧气和氮气混合使用，由于NFARL104中包括氧化硅材料，使用这些气体这样可以刻蚀掉该NFARL104。
在该步骤中，刻蚀气体也可以采用氟化氢(HF)进行，该氟化氢(HF)可以刻蚀掉NFARL104。
步骤403、去除PR105，得到图3c所示的结构。
在本步骤中，去除PR105的方法可以采用现有技术方法进行，比如采用湿法去除方法或采用干法等离子体去胶方法。
步骤404、按照3c所示的结构中NFARL104上的图形，继续刻蚀，直到AC层103，得到图3d所示的结构。
在本步骤中，在对NFARL104进行刻蚀的过程中，仍然采用步骤402的方式进行干法刻蚀，NTFARL104厚度也减小到530埃左右了，该步骤的目的就是打开NTFARL104层，按照NFARL104上的图形暴露AC层103。
当在步骤402对NFARL104刻蚀完全，已经打开了AC层时，该步骤也可以省略。
步骤405、按照3d所示的结构中AC层103上的图形，继续刻蚀，直到多晶硅层102，得到图3e所示的结构。
在本步骤中，采用干法刻蚀，刻蚀会继续减小NFARL的厚度，使其厚度减小到120埃左右，该步骤的目的就是打开AC层104，按照图形暴露多晶硅层103。
在本步骤中，刻蚀AC层103时，也可以更换刻蚀气体，比如将刻蚀气体更换为HF，使刻蚀气体和AC层103反应，刻蚀AC层。
步骤406、按照3d所示的结构中AC层103上的图形继续刻蚀多晶硅层102和栅氧化层101，得到图3f所示的结构。
在本步骤中，进行干法刻蚀，经过了多次的干法刻蚀，已经刻蚀掉NFARL104了，且刻蚀也会使AC层103的厚度减小，减小到1200埃。
在本步骤中，可以采用现有的三步工艺法对多晶硅层102和栅氧化层101进行干法刻蚀，即预刻蚀、刻蚀终点的主刻蚀及过刻蚀。刻蚀气体可以为CF4，并与氧气和氮气混合使用。
步骤407、对图3f所示的结构进行灰化处理，去除AC层103，最终在晶圆的衬底101上得到栅极。
在灰化流程中，晶圆衬底100被加热，同时晶圆衬底100上的AC层103暴露在氧等离子体或臭氧中反应，AC层103的碳为无机物，很容易被消除。
在图4之后，还可以包括清洗步骤，可以采用湿法清洗，比如采用硫酸，过氧化氢和去离子水的混合液进行清洗等，去除灰化后所形成的栅极顶部及晶圆衬底100表面的残留物。
图5为本发明所制造的栅极剖面结构图，可以看出，按照本发明图4提供的方法所形成的栅极顶部不存在未被清除的NFARL了。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种在晶圆上制造栅极的方法，在晶圆衬底上依次沉积栅氧化层、多晶硅层、非晶态碳层、不含氮抗反射层及光刻胶层，图案化光刻胶层后，其特征在于，该方法还包括：
按照光刻胶层的图形，刻蚀不含氮抗反射层，在不含氮抗反射层形成图形后，去除光刻胶层；
按照不含氮抗反射层的图形，继续刻蚀不含氮抗反射层，打开非晶态碳层；
按照不含氮抗反射层的图形，刻蚀非晶态碳层，在非晶态碳层形成图形；
按照非晶态碳层的图形，依次刻蚀多晶硅层和栅氧化层后，进行灰化，在晶圆衬底上得到栅极。
2.如权利要求1所述的方法，其特征在于，所述刻蚀非晶态碳层过程为：刻蚀非晶态碳层到多晶硅层为止，打开多晶硅层。
3.如权利要求1所述的方法，其特征在于，所述刻蚀不含氮抗反射层采用干法刻蚀。
4.如权利要求3所述的方法，其特征在于，所述干法刻蚀采用的气体为氟化碳CF4，并与氧气和氮气混合使用；
或者为氟化氢HF。
5.如权利要求1所述的方法，其特征在于，所述刻蚀非晶态碳层采用干法刻蚀。
6.如权利要求1所述的方法，其特征在于，所述刻蚀多晶硅层和栅氧化层采用干法刻蚀。
7.如权利要求1所述的方法，其特征在于，所述灰化为：
晶圆衬底被加热，同时晶圆衬底上未被刻蚀掉非晶态碳层暴露在氧等离子体或臭氧中反应去除。
8.如权利要求1所述的方法，其特征在于，该方法还包括：采用湿法对所得到的栅极顶部及晶圆衬底表面进行清洗。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100859974A CN101908474B (zh) | 2009-06-03 | 2009-06-03 | 在晶圆上制造栅极的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100859974A CN101908474B (zh) | 2009-06-03 | 2009-06-03 | 在晶圆上制造栅极的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101908474A CN101908474A (zh) | 2010-12-08 |
| CN101908474B true CN101908474B (zh) | 2012-02-01 |
Family
ID=43263896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100859974A Active CN101908474B (zh) | 2009-06-03 | 2009-06-03 | 在晶圆上制造栅极的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101908474B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993922B (zh) * | 2017-11-30 | 2020-12-01 | 上海华力微电子有限公司 | 避免控制栅形成中刻蚀返工导致无定型碳膜剥落的方法 |
| CN110391175A (zh) * | 2018-04-16 | 2019-10-29 | 武汉新芯集成电路制造有限公司 | 一种接触孔的制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1961429A (zh) * | 2004-06-02 | 2007-05-09 | 德州仪器公司 | 用于金属栅极集成的栅极堆叠及栅极堆叠蚀刻顺序 |
| CN101290481A (zh) * | 2007-04-16 | 2008-10-22 | 应用材料公司 | 控制特征尺寸收缩的蚀刻工艺 |
-
2009
- 2009-06-03 CN CN2009100859974A patent/CN101908474B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1961429A (zh) * | 2004-06-02 | 2007-05-09 | 德州仪器公司 | 用于金属栅极集成的栅极堆叠及栅极堆叠蚀刻顺序 |
| CN101290481A (zh) * | 2007-04-16 | 2008-10-22 | 应用材料公司 | 控制特征尺寸收缩的蚀刻工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101908474A (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9006106B2 (en) | Method of removing a metal hardmask | |
| US7977242B2 (en) | Double mask self-aligned double patterning technology (SADPT) process | |
| US6559049B2 (en) | All dual damascene oxide etch process steps in one confined plasma chamber | |
| US6924191B2 (en) | Method for fabricating a gate structure of a field effect transistor | |
| CN108321079B (zh) | 半导体结构及其形成方法 | |
| TWI479563B (zh) | 基板處理方法 | |
| US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
| CN100576509C (zh) | 自对准接触孔的制造方法 | |
| CN102931073B (zh) | 一种半导体器件的制作方法 | |
| CN101459116A (zh) | 浅沟槽隔离结构的制造方法 | |
| TW201543564A (zh) | 半導體製程 | |
| CN100517576C (zh) | 半导体器件的制造方法 | |
| CN101452879A (zh) | 开口蚀刻后的清洗方法 | |
| TW202236417A (zh) | 金屬光阻上的缺陷校正 | |
| CN102478763A (zh) | 光刻方法 | |
| CN101908474B (zh) | 在晶圆上制造栅极的方法 | |
| CN101567313A (zh) | 栅极制造方法 | |
| CN108074798A (zh) | 一种自对准曝光半导体结构的制作方法 | |
| TW202201484A (zh) | 在微電子工件的處理中euv逆圖案化的方法 | |
| CN101958245B (zh) | 刻蚀方法 | |
| KR100741921B1 (ko) | 반도체 소자의 금속 식각 방법 | |
| CN106298494B (zh) | 一种多晶硅刻蚀方法 | |
| US20230317508A1 (en) | Method for fabricating semiconductor device with pre-cleaning treatment | |
| US20230317514A1 (en) | Semiconductor device with composite barrier structure and method for fabricating the same | |
| Brun et al. | Plasma etch challenges at 14nm and beyond technology nodes in the BEOL |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |