CN101908376A - 非挥发性存储装置及其控制方法 - Google Patents

非挥发性存储装置及其控制方法 Download PDF

Info

Publication number
CN101908376A
CN101908376A CN2009100337974A CN200910033797A CN101908376A CN 101908376 A CN101908376 A CN 101908376A CN 2009100337974 A CN2009100337974 A CN 2009100337974A CN 200910033797 A CN200910033797 A CN 200910033797A CN 101908376 A CN101908376 A CN 101908376A
Authority
CN
China
Prior art keywords
correcting code
data
writes
bit
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100337974A
Other languages
English (en)
Other versions
CN101908376B (zh
Inventor
陈明达
林传生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
A Data Technology Suzhou Co Ltd
Original Assignee
A Data Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by A Data Technology Suzhou Co Ltd filed Critical A Data Technology Suzhou Co Ltd
Priority to CN200910033797.4A priority Critical patent/CN101908376B/zh
Priority to US12/790,786 priority patent/US8375275B2/en
Publication of CN101908376A publication Critical patent/CN101908376A/zh
Application granted granted Critical
Publication of CN101908376B publication Critical patent/CN101908376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种非挥发性存储装置及其控制方法。该非挥发性存储装置包括快闪存储器和控制器。控制器内设有错误修正单元，错误修正单元可根据控制器所接收的写入资料产生第一修正码和第二修正码，并由控制器分别储存该写入资料、第一修正码和第二修正码于快闪存储器的记忆区段内。其中，第一修正码用于检测写入资料是否含有错误位元，第二修正码用于检测及修正写入资料的错误位元。若第一修正码检测出写入资料不含错误位元，控制器则直接输出该写入资料，从而加快写入资料在非挥发性存储装置的读取速度。

Description

非挥发性存储装置及其控制方法
技术领域
本发明涉及一种存储装置及其控制方法，尤其涉及一种非挥发性存储装置及其控制方法。
背景技术
随着半导体制程的进步，快闪存储器的存储密度越来越高，单位记忆细胞可存储的位数越来越多，使得快闪存储器芯片存储资料的容量越来越大。然而，快闪存储器随着容量的加大，资料大小的管理单位也将有所不同。
习知一般快闪存储器的单位记忆页容量为2KB(Byte字节)加上冗余位元(spare areabit)，如图1A、1B所示。图1A中，记忆页中包括四个512字节的记忆区段(sector)S0、S1、S2、S3，各记忆区段中分别存储资料D0、D1、D2、D3，而冗余区域中为存有根据资料D0、D1、D2、D3所产生的ECC修复码E0、E1、E2、E3。而图1B中，记忆页中也是包括四个512字节的记忆区段(sector)S0、S1、S2、S3，各记忆区段中分别存储资料D0、D1、D2、D3，不同的是，根据资料D0、D1、D2、D3所产生的ECC修复码E0、E1、E2、E3为分别接着纪录在记忆区段(sector)S0、S1、S2、S3后面的位置。
在资料读取时，如读取D0，其同时也须将E0读取出来，以便进行资料D0的错误侦测与修复，以确保输出正确的资料。同理，D1、D2、D3的输出，亦须分别读取E1、E2、E3来侦测及修复错误位元，以确保输出资料正确性。也就是分别利用E0、E1、E2、E3来确保D0、D1、D2、D3输出的正确性。
大容量的快闪存储器单位记忆页容量为4KB加上冗余位(spare area bit)，如图2所示。每区段的大小变成1024字节，其中为包括两个512字节的资料。而每1024字节大小的区段资料为提供若干位的ECC码作资料侦错及修复。如图2，区段S0的资料，包括D0及D1，为由一ECC码E01来作保护，区段S1的资料，包括D2及D3，为由一ECC码E23来作保护。
然而，一般***上所定义的记忆区段大小并未如大容量快闪存储器变成1024字节，***上的一区段仍为512字节的大小。所以，当***要求于大容量快闪存储器中读取512字节的资料时，快闪存储器的控制器仍须由快闪存储器中读出1024字节及其ECC码，以检查1024字节的资料中是否有错误，若有则予以修复，藉此输出该笔512字节正确的资料。
如图2所示，当***欲读取资料D0时，须将S0(D0+D1)中的资料以及由D0与D1产生的ECC码E01由快闪存储器中读取出来，藉此检查D0有无错误资料，若有，则将错误位元予以修复，以输出正确的资料D0。
由上述可发现，若***欲读取512字节的D0时，为了执行ECC来确认资料的正确性，仍需读取整个1024字节S0的资料及其ECC码，无法直接读取D0的资料。由于欲输出D0仍须读取D1及D0和D1的ECC码E01来执行错误侦测修复，将造成错误位元侦测修复的时间加长，影响快闪存储器资料处理的效能。
发明内容
本发明所要解决的技术问题是提供一种加快资料读取时间的非挥发性存储装置及其控制方法。
本发明提供一种非挥发性存储器装置包含：快闪存储器和控制器，且快闪存储器由复数个记忆区段组成。控制器包括错误修正单元，错误修正单元可根据控制器所接收的写入资料产生第一修正码和第二修正码，并由控制器分别储存写入资料、第一修正码和第二修正码于快闪存储器的记忆区段。其中，第一修正码用于检测写入资料是否含有错误位元，第二修正码用于检测及修正写入资料的错误位元。
本发明还提供一种非挥发性存储器装置的控制方法，包括下列步骤：接收写入资料，依据所接收的写入资料产生第一修正码和第二修正码，及分别储存写入资料、第一修正码和第二修正码于非挥发性存储装置。其中，第一修正码用于检测写入资料是否含有错误位元，第二修正码用于检测及修正写入资料的错误位元。
采用本发明的非挥发性存储装置及其控制方法，当读取小于快闪存储器所定义的一个区段资料时，通过额外增加一修复码确定资料的正确性，从而提高资料的存取速度。
附图说明
图1A、图1B是表示现有技术小容量记忆体存储资料于记忆区段的示意图。
图2是表示现有技术大容量记忆体存储资料于记忆区段的示意图。
图3是表示本发明具体实施方式中存储***的架构示意图。
图4是表示本发明一较佳实施例存储资料于记忆区段的示意图。
图5是表示本发明具体实施方式中写入资料到存储器的流程图。
图6是表示本发明具体实施方式中从存储器读取小资料量的流程图。
图7是表示本发明具体实施方式中从存储器读取大资料量的流程图。
具体实施方式
如图3所示，非挥发性存储装置3包括：连接介面35，用以电连接主机1；控制器31及快闪存储器33。控制器31中包括错误修复单元311，可根据控制器31所接收的资料产生第一修正码及第二修正码。其中，第一修正码可为循环冗余检验码(CRC)，第二修正码可为错误检查和纠正码(ECC)。快闪存储器33包括存储器阵列331及缓冲器333。主机1传送资料存取命令给存储装置3，存储装置3的控制器31通过连接介面35接收命令，然后执行命令。
当控制器31接收到资料写入命令时，通过连接介面35由主机端接收写入资料，而错误修复单元311根据写入资料产生CRC码及ECC码，然后控制器31将写入资料及CRC码及ECC码传送到快闪存储器331上的缓冲器333，接着快闪存储器再将缓冲器333中的资料，以如图4所示的资料结构，写入存储器阵列331中。其中CRC码为根据每512字节资料所产生，而ECC码为根据每1024字节的区段资料产生，亦可更包括每512字节资料的CRC码来产生。
由图4中看到，本发明资料存储方式为每512字节后纪录一CRC码，而每1024字节的资料提供ECC码。例如，分别在512字节数据D0、D1后记录其CRC码C0、C1，并将数据D0、D1的修复码E01记录在D0、C0、D1、C1之后。藉此，当***读取512字节大小的资料时，控制器则可先检查该512字节资料与其CRC码，若无发现错误，则可直接输出该512字节的资料，而无须读取整个1024字节两个区段(sector)的资料与其ECC码，再以其ECC码检查1024字节资料是否含有错误。
而若检查该512字节资料的CRC码发现资料有错误，则控制器再读取该1024字节的资料区段(sector)中的另外512字节资料及其ECC码，作错误修复的动作。于修复完成后，再输出该512字节的正确资料。
而资料写入及读取的流程如图5、图6及图7所示。
接着参阅图4及图5，说明本发明资料写入方法流程。非挥发性存储装置3接收主机1传来的资料写入命令，其控制器31便准备接受主机1传来的写入资料Dn。控制器31将资料Dn暂存于资料缓冲器(步骤S101)并根据Dn产生一CRC码Cn(步骤S103)，而Cn为接着纪录在Dn后面(步骤S105)。然后接收下一笔资料D(n+1)，将Dn暂存于资料缓冲器中，纪录在Cn后，并根据D(n+1)产生一CRC码C(n+1)，再将C(n+1)接着纪录在D(n+1)后面。
此时，判断存储资料是否满足ECC码产生条件即包括数据Dn和D(n-1)的记忆区段是否需要ECC码保护(步骤S107)。当满足ECC码产生条件时，控制器可根据Dn及D(n-1)或Dn、Cn、D(n-1)及C(n-1)来产生一ECC码E(n-1，n)(步骤S109)，并将E(n-1，n)接着纪录在Cn后(步骤S111)，以保护Dn及D(n-1)或Dn、Cn、D(n-1)及C(n-1)的资料正确性。然后控制器31再继续接收下笔写入资料，并重复上述流程产生各笔资料相对应的CRC码及ECC码(如图4所示D0、C0、D1、C1、E01、D2、C2、D3、C3、E23…)。
当主机1传送来的资料都已接收并处理完后(步骤S113)，或资料尚未接收完，但控制器31的资料缓冲器333中的资料已达到快闪存储器33写入资料的单位时(步骤S123)，便将处理好的写入资料(已产生相对应的CRC及ECC码)传送到快闪存储器33的资料缓冲器333(步骤S115或步骤S125)，然后再将该些资料写入快闪存储器阵列331(步骤S117或步骤S127)(如图4所示)。若资料尚未接收完，则控制器31继续接收接下来的写入资料，并进行上述处理程序，以完成资料写入动作。
接着请参阅第4图及第6图，说明由非挥发性存储装置3中读取资料D0，小于ECC所保护的资料大小(D0+D1或D0+C0+D1+C1)的方法。非挥发性存储装置3收到主机1传来读取资料D0的指令后，控制器31于快闪存储器阵列331中读取含有资料D0的记忆页的资料到快闪存储器33的资料缓冲器333中(S201)。当然，承前述，该记忆页的资料也包括D0的CRC码C0及ECC码E01(如图4)。接着控制器31由快闪存储器33的资料缓冲器333读取D0及C0，并暂存于控制器的资料缓冲器中(S203)。然后藉由C0检查D0(步骤S205)是否存有错误位元(步骤S207)，若没有发现错误位元，则直接输出D0(步骤S125)，而不像现有技术(图2)须读取D0、D1及E01来侦测错误以输出正确的D0，有效加快了资料读取的速度。
若是CRC检测发现D0存有错误位元，此时再由快闪存储器33的资料缓冲器333中读取D1及E01至控制器的资料缓冲器(步骤S209)(或从快闪存储器33内缓冲器中读取D1，C1和E01到控制器内的缓冲器中(如果E01是通过计算D0，C0，D1，和C1产生))，以执行错误位元的侦测及修复并判断错误位元是否可修复(步骤S211)。若可修复，则执行ECC功能修复该错误位元(步骤S213)，且于修复后，输出正确的数据D0(步骤S215)；否则，报告读取错误(步骤S127)。
接着请参阅第4图及第7图，说明由非挥发性记忆装置3中读取资料D0+D1，等于ECC所保护的资料大小的方法。非挥发性记忆装置3收到主机1传来读取资料D0+D1的指令后，控制器于快闪存储器阵列中读取含有资料D0与D1的记忆页的资料到快闪存储器的资料缓冲器333中(步骤S301)。该记忆页的资料为包括D0、D1及E01(如图4)。接着控制器由快闪存储器的缓冲器读取D0、D1及E01，并暂存于控制器的资料缓冲器中(步骤S303)。然后根据E01针对D0及D1执行错误侦测及修复，执行ECC功能(步骤S305)，检测判断数据D0，D1是否含有错误位元(步骤S307)，然后判断资料中的错误位元是否可修复(步骤S309)。若可修复，则修复资料D0，D1的错误位元(步骤S311)并于修复后，输出D0及D1至主机1(步骤S313)；否则，报告读取错误。若数据D0，D1不含错误位元，则直接输出数据D0和D1(步骤S313)。
由于大容量的快闪存储器，单位存储密度较高，所需的ECC强度也较高。例如，每1024字节被要求需要24位的ECC修复能力。而若每512字节即提供一ECC码保护其资料的可靠度，由于不能保证错误位元将平均分散于两个512字节的区段(无法预设512字节内仅出现12位的错误，有可能发生12位以上的错误)，因此这样将造成每1024字节所需要的ECC码位数将增加许多。
假设每512字节提供16位的ECC修复能力(实际上采16位ECC仍有风险，亦即于该512位仍有可能发生16位以上的错误)，则每1024字节共需提供16*13*2＝416位给ECC码使用。这样的情形，ECC码将占用冗余空间的许多位元，甚至有可能快闪存储器的冗余空间不够存放这样大的ECC码。而本发明每512字节利用一CRC码检查错误位元，则每1024字节仅需提供4个组给CRC码使用，再加上1024字节所需的ECC码共24*13+8＝320位。
综上所述，本发明在使用每一组ECC码保护资料区段长度大于512字节的快闪存储器时，可在针对读写较小的读写单位，亦即读写512字节没有发生错误的情形下，藉由额外增加CRC检查码确定资料正确性，而提高存取速度，同时确保适足的错误侦测与修复的能力。
惟，以上所述，仅为本发明的具体实施例的详细说明及图式而已，并非用以限制本发明，本发明的所有范围应以下述的申请专利范围为准，任何熟悉该项技艺者在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在以下本案所界定的专利范围。例如，以上是以快闪存储器为例进行的说明，但本领域的普通技术人员可轻易想到的是，快闪存储器为非挥发性存储器的一种，事实上，本发明也可应用于其他类型的非挥发性存储器，如EPROM(ErasableProgrammable Read Only Memory，可抹除可编程只读存储器)、EEPROM(ElectricallyErasable Programmable Read Only Memory，电可抹除可编程只读存储器)、PRAM(Phase-change Random Access Memory，相变化随机存储器)、MRAM(Magnetic RandomAccess Memory，磁性随机存储器)、FRAM(Ferroelectric Random Access Memory，铁电随机存储器)等。

Claims (20)

1.一种非挥发性存储装置，包括有一快闪存储器和一控制器，该快闪存储器由复数个记忆区段组成，其特征在于：
该控制器包括一错误修正单元，所述错误修正单元根据控制器所接收的写入资料产生一第一修正码和一第二修正码，并由该控制器分别储存该写入资料、该第一修正码和该第二修正码于该快闪存储器的该记忆区段；
其中，该第一修正码用于检测该写入资料是否含有错误位元，该第二修正码用于检测及修正该写入资料的错误位元。
2.如权利要求1所述的非挥发性存储装置，其特征在于该第一修正码是依据每512字节的写入资料而产生。
3.如权利要求1所述的非挥发性存储装置，其特征在于该第二修正码是依据每1024字节的写入资料而产生。
4.如权利要求1所述的非挥发性存储装置，其特征在于该第二修正码是依据每1024字节的写入资料及对应的第一修正码而产生。
5.如权利要求1所述的非挥发性存储装置，其特征在于该第一修正码为循环冗余检验码(CRC)，该第二修正码为错误检查和纠正码(ECC)。
6.如权利要求1所述的非挥发性存储装置，其特征在于若读取的写入资料不大于512字节，该控制器仅需读取该写入资料及该第一修正码，并使用该第一修正码检测该写入资料是否含有错误位元。
7.如权利要求6所述的非挥发性存储装置，其特征在于若该第一修正码未检测出错误位元，该控制器直接输出该写入资料，若该第一修正码检测出错误位元，该控制器使用该第二修正码修复该错误位元。
8.如权利要求1所述的非挥发性存储装置，其特征在于若读取的写入资料大于512字节，该控制器需读取该写入资料、第一修正码及第二修正码，并使用该第二修正码检测该写入资料是否含有错误位元。
9.如权利要求8所述的非挥发性存储装置，其特征在于若第二修正码未检测出错误位元，该控制器直接输出该写入资料，若该第二修正码检测出错误位元，该控制器使用该第二修正码修复该错误位元。
10.权利要求7或9所述的非挥发性存储装置，其特征在于若该第二修正码不能修复该错误位元，该控制器输出读取错误讯息。
11.一种存取资料的控制方法，应用于非挥发性存储装置，其特征在于该控制方法包含下列步骤：
接收写入资料；
依据所接收的写入资料，产生一第一修正码和一第二修正码；及
分别储存该写入资料、该第一修正码和该第二修正码于该非挥发性存储装置；
其中，该第一修正码用于检测该写入资料是否含有错误位元，该第二修正码用于检测及修正该写入资料的错误位元。
12.如权利要求11所述的控制方法，其特征在于上述产生该第一修正码的步骤，还包含下列步骤：
依据每512字节的写入资料，产生该第一修正码。
13.如权利要求11所述的控制方法，其特征在于上述产生该第二修正码的步骤，还包含下列步骤：
依据每1024字节的写入资料，产生该第二修正码。
14.如权利要求11所述的控制方法，其特征在于上述产生该第二修正码的步骤，还包含下列步骤：
依据每1024字节的写入资料及对应的第一修正码，产生该第二修正码。
15.如权利要求11所述的控制方法，其特征在于该第一修正码为循环冗余检验码(CRC)，该第二修正码为错误检查和纠正码(ECC)。
16.如权利要求11所述的控制方法，其特征在于上述的控制方法还包含下列步骤：
当读取的写入资料不大于512字节时，读取该写入资料及该第一修正码；及
使用该第一修正码检测该写入资料是否含有错误位元。
17.如权利要求16所述的控制方法，其特征在于上述的控制方法还包含下列步骤：
当该第一修正码未检测出错误位元时，直接输出该写入资料；及
当该第一修正码检测出错误位元时，使用该第二修正码修复该错误位元。
18.如权利要求11所述的控制方法，其特征在于上述的控制方法还包含下列步骤：
当读取的写入资料大于512字节时，读取该写入资料、第一修正码及第二修正码；及
使用该第二修正码检测该写入资料是否含有错误位元。
19.如权利要求18所述的控制方法，其特征在于上述的控制方法还包含下列步骤：
当第二修正码未检测出错误位元时，直接输出该写入资料；及
当该第二修正码检测出错误位元时，使用该第二修正码修复该错误位元。
20.权利要求17或19所述的控制方法，其特征在于上述的控制方法还包含下列步骤：
当该第二修正码不能修复该错误位元时，输出读取错误讯息。
CN200910033797.4A 2009-06-04 2009-06-04 非挥发性存储装置及其控制方法 Active CN101908376B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200910033797.4A CN101908376B (zh) 2009-06-04 2009-06-04 非挥发性存储装置及其控制方法
US12/790,786 US8375275B2 (en) 2009-06-04 2010-05-28 Electronic storage device and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910033797.4A CN101908376B (zh) 2009-06-04 2009-06-04 非挥发性存储装置及其控制方法

Publications (2)

Publication Number Publication Date
CN101908376A true CN101908376A (zh) 2010-12-08
CN101908376B CN101908376B (zh) 2014-05-21

Family

ID=43263808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910033797.4A Active CN101908376B (zh) 2009-06-04 2009-06-04 非挥发性存储装置及其控制方法

Country Status (2)

Country Link
US (1) US8375275B2 (zh)
CN (1) CN101908376B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203740A (zh) * 2011-05-27 2011-09-28 华为技术有限公司 数据处理方法、装置及***
CN103456355A (zh) * 2012-05-31 2013-12-18 上海华虹集成电路有限责任公司 Eeprom接口电路
CN104756092A (zh) * 2012-10-19 2015-07-01 富士通株式会社 记录再生装置、错误订正方法以及控制装置
US9678831B2 (en) 2013-03-18 2017-06-13 Silicon Motion, Inc. Error correction method and memory device capable of reading pages continuously
CN112099985A (zh) * 2019-06-17 2020-12-18 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5651457B2 (ja) * 2010-12-15 2015-01-14 株式会社東芝 半導体記憶装置
JP6269253B2 (ja) * 2014-03-29 2018-01-31 富士通株式会社 分散ストレージシステム、記憶装置制御方法、および記憶装置制御プログラム
CN108132853A (zh) * 2017-11-24 2018-06-08 北京动力机械研究所 用于发动机控制器软件的上电校验双冗余引导加载方法
TWI740187B (zh) * 2019-02-20 2021-09-21 慧榮科技股份有限公司 存取方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492426A (zh) * 1995-04-03 2004-04-28 ���µ�����ҵ��ʽ���� 数据传输***、数据记录和再生成设备及记录介质
US7409623B2 (en) * 2004-11-04 2008-08-05 Sigmatel, Inc. System and method of reading non-volatile computer memory
US20080320214A1 (en) * 2003-12-02 2008-12-25 Super Talent Electronics Inc. Multi-Level Controller with Smart Storage Transfer Manager for Interleaving Multiple Single-Chip Flash Memory Devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027357A (en) * 1988-10-14 1991-06-25 Advanced Micro Devices, Inc. ECC/CRC error detection and correction system
TWI343001B (en) * 2007-11-13 2011-06-01 Ite Tech Inc Data preserving method and data accessing method for non-volatile memory

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1492426A (zh) * 1995-04-03 2004-04-28 ���µ�����ҵ��ʽ���� 数据传输***、数据记录和再生成设备及记录介质
US20080320214A1 (en) * 2003-12-02 2008-12-25 Super Talent Electronics Inc. Multi-Level Controller with Smart Storage Transfer Manager for Interleaving Multiple Single-Chip Flash Memory Devices
US7409623B2 (en) * 2004-11-04 2008-08-05 Sigmatel, Inc. System and method of reading non-volatile computer memory

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102203740A (zh) * 2011-05-27 2011-09-28 华为技术有限公司 数据处理方法、装置及***
CN102203740B (zh) * 2011-05-27 2013-06-05 华为技术有限公司 数据处理方法、装置及***
US8914700B2 (en) 2011-05-27 2014-12-16 Huawei Technologies Co., Ltd. Data processing method, apparatus and system
CN103456355A (zh) * 2012-05-31 2013-12-18 上海华虹集成电路有限责任公司 Eeprom接口电路
CN104756092A (zh) * 2012-10-19 2015-07-01 富士通株式会社 记录再生装置、错误订正方法以及控制装置
US9678831B2 (en) 2013-03-18 2017-06-13 Silicon Motion, Inc. Error correction method and memory device capable of reading pages continuously
CN112099985A (zh) * 2019-06-17 2020-12-18 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法
CN112099985B (zh) * 2019-06-17 2023-09-12 慧荣科技股份有限公司 数据储存装置以及非挥发式存储器控制方法

Also Published As

Publication number Publication date
US8375275B2 (en) 2013-02-12
CN101908376B (zh) 2014-05-21
US20100313102A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101908376B (zh) 非挥发性存储装置及其控制方法
US8977813B2 (en) Implementing RAID in solid state memory
TWI442407B (zh) 在固態儲存系統中之資料回復
CN101246738B (zh) 具有备份电路的存储***及编程方法
JP5100663B2 (ja) 試験装置および試験方法
US8756398B2 (en) Partitioning pages of an electronic memory
CN103578565B (zh) 一种NAND Flash存储芯片的校验方法及装置
CN103106143B (zh) 固态储存装置及其逻辑至实体对应表建立方法
CN101901169B (zh) 扫描装置及方法
CN102034552A (zh) 存储装置与其资料处理方法
CN104424040A (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
US10509697B2 (en) Data storage device and operating method therefor
CN103631670B (zh) 存储器储存装置、存储器控制器与数据处理方法
CN105808371A (zh) 数据备份与恢复方法、控制芯片及存储装置
CN104794063A (zh) 一种具备电阻式存储器的固态储存装置的控制方法
CN104425020A (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
WO2008027759A1 (en) Allowable bit errors per sector in memory devices
CN104425018A (zh) 存取快闪存储器中储存单元的方法以及使用该方法的装置
US8966344B2 (en) Data protecting method, memory controller and memory storage device
US11704196B2 (en) Reduced parity data management
US9990152B1 (en) Data writing method and storage controller
CN103678162A (zh) ***数据储存方法、存储器控制器与存储器储存装置
CN102591738B (zh) 数据管理方法、存储器控制器与嵌入式存储器储存装置
CN108108118B (zh) 数据写入方法以及存储控制器
TWI500036B (zh) 非揮發性儲存裝置及其控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant