CN101908029B - 用于处理来自多个断路器的并行数字输入信号的装置和方法 - Google Patents
用于处理来自多个断路器的并行数字输入信号的装置和方法 Download PDFInfo
- Publication number
- CN101908029B CN101908029B CN2010101932965A CN201010193296A CN101908029B CN 101908029 B CN101908029 B CN 101908029B CN 2010101932965 A CN2010101932965 A CN 2010101932965A CN 201010193296 A CN201010193296 A CN 201010193296A CN 101908029 B CN101908029 B CN 101908029B
- Authority
- CN
- China
- Prior art keywords
- digital input
- input signals
- serial
- parallel
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Emergency Protection Circuit Devices (AREA)
- Programmable Controllers (AREA)
- Remote Monitoring And Control Of Power-Distribution Networks (AREA)
- Keying Circuit Devices (AREA)
Abstract
本发明提供了一种用于处理传送自多个断路器的数字输入信号的装置，包括：多个信号输入端，其配置为并行地接收多个数字输入信号，所述多个数字输入信号是由多个断路器所产生的并指示多个断路器的开启/闭合状态；数字输入信号并行-串行转换单元，其配置为将来自多个信号输入端的并行数字输入信号转换为串行数字输入信号，并根据控制信号输出转换后的串行数字输入信号；以及控制器，其配置为接收和处理传送自数字输入信号并行-串行转换单元的串行数字输入信号，并将控制信号传输到数字输入信号并行-串行转换单元。
Description
技术领域
本发明涉及用于处理从多个断路器输入的并行数字信号的装置和方法，所述数字信号用以指示多个断路器的开启或者闭合状态。
背景技术
通常，断路器是一种电源开关设备，其用于提供待输入到工业负载设备的电源，或者根据由控制信号连接的电路的电流的状态或者大小切断电源供应。通常，安装在变电站或者大型用电器处的电源引入部分的配电板包括主断路器和多个分断路器，主断路器用于开关LED电源的主电路，分断路器用于开关多个配电线路，配电板执行管理断路器状态或者监控断路器的开关操作的状态的功能。
在配电板中，诸如数字继电器的监控设备接收从多个断路器传送的指示开启/闭合或者解扣状态的数字输入信号，因此需要对接收到的数字输入信号进行处理。
图1是根据现有技术的用于处理多个数字输入信号的装置的示意性框图。
如图1所示，根据现有技术的用于处理从多个断路器输出的多个数字输入信号的装置4包括多个数字输入信号输入端1、光电耦合器2和中央处理单元(下文中简称为CPU)3，数字输入信号输入端1并行地接收从断路器输出的信号，光电耦合器2隔离噪声以使噪声不被传送，而只传送数字输入信号，中央处理单元3并行地接收传送自多个光电耦合器2的多个数字数据，并对其进行处理。
有一种现有技术被配置为未设置光电耦合器，数字输入信号不通过光电耦合器2被直接输入CPU 3。
除了指示断路器的开启/闭合或者解扣状态的信号，多个数字输入信号可以包括传送自诸如电机、泵、阀门等工业设备的数字输入信号。数字输入信号提供了用户监控和管理相应的断路器或者工业设备所需的信息。
但是，用于处理数字输入信号的现有技术的装置和方法具有以下问题。
即，由于多个数字输入信号是并行地输入和处理的，需要光电耦合器的数量和数字输入信号的数量相等，CPU的输入端口和输出端口的数量和数字输入信号的数量相等，因此为此需要具有更大面积的印刷电路板(下文中简称为PCB)，从而造成了监控和管理装置的尺寸增大的问题。
另外，当CPU的输入端口被限制性地使用时或者当监控和管理装置基于数字输入信号以有限的PCB配置时，根据开发相应装置的开发者的意图，只有用户特别需要的信息或者只有多个接收到的数字输入信号中的一些限制性地由CPU处理，造成监控和管理装置的功能被限制的问题。
发明内容
因此，为了处理上述问题，构思了这里所描述的各种特征。
本发明的第一目的在于提供一种用于处理数字输入信号的装置，能够通过使得并行输入的限制最小化而使用最小数量的控制部分和输入端口，处理最大数量的数字输入信号，从而有效地构造用于处理数字输入信号的装置的PCB，并且减小PCB的尺寸。
本发明的第二目的在于提供一种用于处理数字输入信号的装置，能够使得与多个数字输入信号相比最小化用于隔离噪声信号的光电耦合器的构造。
本发明的第三目的在于提供一种用于通过配置最小硬件而有效地并行处理多个输入的数字输入信号的方法。
为了达到第一目的，提供了一种用于处理传送自多个断路器的数字输入信号的装置，包括：多个信号输入端，其配置为并行地接收多个数字输入信号，所述多个数字输入信号是由多个断路器所产生的并指示多个断路器的开启/闭合状态；数字输入信号并行-串行转换单元，其配置为将来自多个信号输入端的并行数字输入信号转换为串行数字输入信号，并根据控制信号输出转换后的串行数字输入信号；以及控制器，其配置为接收和处理传送自数字输入信号并行-串行转换单元的串行数字输入信号，并将控制信号传输给数字输入信号并行-串行转换单元。
为了达到第二目的，所述装置可以进一步包括：噪声隔离单元，其设置在数字输入信号并行-串行转换单元和控制器之间，除了传输和接收的数据和控制信号之外，移除输入噪声信号。
为了达到第三目的，提供了一种用于处理来自多个断路器的数字输入信号的方法，包括：输入信号接收步骤，并行地接收多个数字输入信号；和并行-串行转换步骤，根据在输入信号接收步骤中输入的并行数字输入信号将数据分为多组，将成组的并行数字输入信号转换为成组的串行数字输入信号，并将各组串行数字数据作为单个串行数字数据一起输出。
附图说明
图1是根据现有技术的用于处理多个数字输入信号的装置的示意性框图；
图2是根据本发明的最佳实施例的用于处理来自多个断路器的数字输入信号的装置的示意性框图；
图3是图2的主移位寄存器和分移位寄存器的详细框图；
图4是示出整个***的优选配置实施例的示意性框图，该***包括：多个断路器，用于处理来自多个断路器的数字输入信号的装置，以及监控***，该监视***用于根据来自用于处理数字输入信号的装置的处理后的数据监控多个断路器的运行状态；
图5是示出用于处理来自多个断路器的数字输入信号的装置的操作或者用于处理来自多个断路器的数字输入信号的方法的过程的流程图；以及
图6是示出图5中的步骤S20中的方法的详细操作或者详细过程的流程图。
具体实施方式
通过以下结合附图对本发明的详细描述中，本发明的上述和其他目的、特征、方案和优势将变得更加明显。
现在将参照图2至图4描述根据本发明的最佳实施例的用于处理来自多个断路器的数字输入信号的装置100。
如图2所示，用于处理来自多个断路器的数字输入信号的装置100包括多个信号输入端10a1～10a16、数字输入信号并行-串行转换单元20a和20b以及控制器40。
同样，如图2所示，根据本发明的示意性实施例的用于处理来自多个断路器的数字输入信号的装置100进一步包括噪声隔离单元30，其设置在数字输入信号并行-串行转换单元20a和20b的主移位寄存器20a和控制器40之间，隔离除了传输或者接收的数据和控制信号之外的噪声信号的介入。
多个数字输入端10a1～10a16是用于接收多个断路器(在图4中标示为110)所产生的指示多个断路器110的开启/闭合状态的多个数字输入信号的输入单元。例如，当多个数字输入端10a1～10a16被配置为16个信号输入端时，这些端口可以被分组为第一组信号输入端10a1～10a8和第二组信号输入端10a9～10a16。
数字输入信号并行-串行转换单元20a和20b将来自多个信号输入端10a1～10a16的并行数字输入信号转换为串行数字输入信号，并根据控制信号输出转换后的串行数字输入信号。如图2所示，数字输入信号并行-串行转换单元20a和20b包括至少一个分移位寄存器20b和主移位寄存器20a。
分移位寄存器20b从第一组信号输入端10a1～10a8接收第一组并行数字输入信号SIG1～SIG8，并将这些信号转换成第一串行数字输入信号(没有给出附图标记)，并根据控制信号输出第一串行数字输入信号。
主移位寄存器20a从第二组信号输入端10a9～10a16接收第二组并行数字输入信号SIG9～SIG16，并将这些信号转换成第二串行数字输入信号(没有给出附图标记)，将转换后的第二串行数字输入信号和从分移位寄存器20b接收到的第一串行数字输入信号集合起来，并作为单个串行数字输入信号输出给控制器40。
控制器40从数字输入信号并行-串行转换单元的主移位寄存器20a接收串行数字输入信号并对其进行处理，然后将控制信号传输给数字输入信号并行-串行转换单元20a和20b。在最佳实施例中，控制器40可以被配置为微处理器的中央处理单元(CPU)。这里，如图2所示，控制信号包括周期时钟信号CLK和至少一个用于请求数字输入信号并行-串行转换单元20a和20b输出串行数字输入信号的控制信号。在最佳实施例中，如图2所示，用于请求数字输入信号并行-串行转换单元20a和20b输出串行数字输入信号的控制信号可以包括用于请求主移位寄存器20a和分移位寄存器20b输出串行数字输入信号的第一控制信号CTR1和第二控制信号CTR2。在最佳实施例中，当控制器40将低电平信号作为第二控制信号CTR2输出到分移位寄存器20b，并且同时输出高电平信号到主移位寄存器20a，作为响应分移位寄存器20b输出第一串行数字输入信号到主移位寄存器20a，并且主移位寄存器20a将第一和第二串行数字输入信号集合起来，并作为单个串行数字输入信号输出给控制器40。
在最佳实施例中，如图2所示噪声隔离单元30可以包括四个光电耦合器。这里，在噪声隔离单元30的四个光电耦合器中，一个光电耦合器安装在从主移位寄存器20a接收串行数字输入信号的路径上，两个光电耦合器安装在从控制器40输出第一控制信号CTR1和第二控制信号CTR2到主移位寄存器20a和分移位寄存器20b的传输路径上。剩余的一个光电耦合器安装在从控制器40输出周期时钟信号CLK到主移位寄存器20a和分移位寄存器20b的传输路径上。因此，由于由四个光电耦合器构成的噪声隔离单元30，可以防止噪声信号作为控制器40和其他元件之间的传输和接收信号介入串行数字输入信号或者控制信号中。
现在将参照图3描述实质上具有相同配置的主移位寄存器20a和分移位寄存器20b的详细配置。
如图3所示，主移位寄存器20a和分移位寄存器20b包括数据存储器21和并行-串行转换单元22，其中数据存储器21用于根据来自第一组信号输入端10a1～10a8或者第二组信号输入端10a9～10a16的第一组八个并行数字输入信号SIG1～SIG8或者第二组八个并行数字输入信号SIG9～SIG16接收多个并行数字数据，并存储这些数据；并行-串行转换单元22用于将存储在数据存储器21中的并行数字数据转换成串行数据并将其输出。
也就是，如图2所示，数据存储器21从第一组信号输入端10a1～10a8或者第二组信号输入端10a9～10a16同时并行地接收包括二进制0或1的八个数字输入信号。并行-串行转换单元22从数据存储器21接收八个数字输入信号，并按照从输入#1到输入#8的顺序存储，然后按照从输入#8到输入#1的相反顺序输出，借此将已并行输入的并行数字数据转换成串行数据并从而将其输出。
现在将参照图4描述整个***的最佳实施例，整个***被配置为包括多个断路器，用于处理来自多个断路器的数字输入信号的装置，以及主机***，该主机***用于基于来自根据本发明的实施例的装置的处理后的数据监控多个断路器的运行状态。
如图4所示，当多个断路器111、112和113输出运行状态信息并被管理和监控时，将指示电路闭合或者开启状态的数字输入信号从多个断路器111、112和113传输到用于处理数字输入信号的装置100。然后，根据本发明的示意性实施例，如上述被配置和操作的用于处理来自多个断路器的数字输入信号的装置100，将已并行地接收的多个数字输入信号转换成串行数字输入信号，换句话说，转换成串行数字输入数据，并对其进行处理，并将串行数字输入信号，也就是，作为指示多个断路器110的电路的开启或者闭合状态的信息传输给主机***120。
主机***120是用户监控***，包括，例如，诸如包括监控器、灯、蜂鸣器、键盘、用户接口程序的电脑的用户接口工具。主机***120可以基于串行数字输入信号，即，串行数字输入数据借助用户接口工具显示监控目标的状态信息，所述监控目标即，多个断路器、多个电机、多个阀门、多个泵等。而且，根据程序，可以将作为待监控和管理的工业场所的状态信息的串行数字输入信号，即，串行数字输入数据使用作用户手动管理或者自动管理的基本数据。
在图4所示的实施例中，示出了其中仅有三个断路器连接到***中的配置。在这个实施例中，根据图2所示的本发明的最佳实施例的用于处理来自多个断路器的数字输入信号的装置100不需要分移位寄存器20b。
同时，现在将参照图2至图6描述根据本发明的示意性实施例的用于处理来自多个断路器的数字输入信号的装置的操作和用于处理来自多个断路器的数字输入信号的方法。
图5是示出用于处理来自多个断路器的数字输入信号的装置的操作或者用于处理来自多个断路器的数字输入信号的方法的过程的流程图；而图6是示出图5中的步骤S20中的方法详细操作或者详细过程的流程图。
如图5所示，根据本发明的示意性实施例的处理来自多个断路器的数字输入信号的方法包括：输入信号接收步骤S10，并行地接收多个数字输入信号；和并行-串行转换步骤S20，根据在输入信号接收步骤中输入的并行数字输入信号将数据分为多组，并按组将所述并行数字输入信号转换为串行数字数据，并将每组串行数字数据集合起来，将其作为单个串行数字数据输出。
在输入信号接收步骤S10中，如图2中所示的数字输入信号并行-串行转换单元20a和20b并行地从如图4所示的多个断路器110中接收指示断路器110的开启/闭合状态的数字输入信号。
在并行-串行转换步骤S20中，如图2所示的分移位寄存器20b从第一组信号输入端10a1～10a8接收第一组并行数字输入信号SIG1～SIG8，并将这些信号转换成串行数字输入信号(没有给出附图标记)，并根据控制信号输出第一串行数字输入信号。主移位寄存器20a从第二组信号输入端10a9～10a16接收第二组并行数字输入信号SIG9～SIG16，并将这些信号转换成第二串行数字输入信号(没有给出附图标记)，将转换后的第二串行数字输入信号和从分移位寄存器20b接收到的第一串行数字输入信号集合起来，并将其作为单个串行数字输入信号输出给控制器40。
根据本发明的最佳实施例的用于处理来自多个断路器的数字输入信号的方法可进一步包括噪声隔离步骤S30，隔离噪声介入在并行-串行转换步骤中输出的串行数据中。
在噪声隔离步骤S30中，如图2所示，可以通过包括四个光电耦合器的噪声隔离单元30隔离噪声信号以防止其介入作为控制器40和其他元件之间的传输和接收信号的串行数字输入信号或者控制信号中。
现在将参照图6详细描述图5中的步骤S20。
如图6所示，并行-串行转换步骤S20包括成组并行-串行转换步骤S21(成组地进行并行-串行转换)，串行数据集合步骤S22(将串行数字数据集合到主移位寄存器)，和输出最终串行转换数据步骤S23(输出集合的串行数字数据)。
在成组并行-串行转换步骤S21中，将在输入信号接收步骤S10中接收到的数据由单个主移位寄存器20a和至少一个分移位寄存器20b分为多个组，并转换成串行数据。
在串行数据集合步骤S22中，如图2所示，将在成组并行-串行转换步骤S21中被成组转换的串行数字数据集合到主移位寄存器20a中。
在输出最终串行转换数据步骤S23中，将在串行数据集合步骤S22中集合的串行数据由主移位寄存器20a输出为单个的最终串行转换数据，以被对应图2中的控制器40的CPU处理。
更加详细地，通过转换设置在多个断路器111至113内的继电器(未示出)，多个断路器111至113发送开启/闭合或者解扣状态信息。
如果待接收状态信息的部分没有被噪声隔离单元30所隔离，则当继电器被转换的瞬间所产生的电涌会引起对应于控制器40的CPU失效。因此，本发明提出通过噪声隔离单元30的光电耦合器配置光学信号传输，从而即使这种电涌信号介入地包括在根据本发明的最佳实施例的用于处理来自多个断路器的数字输入信号的装置100的电路中，对应于控制器40的CPU也不会受到影响。因此，控制器40以及其他电路部件可以与噪声分离或者隔离。
如上所述，用于处理来自多个断路器的数字输入信号的装置和方法具有以下优势。
即，由于多个数字输入信号被转换成串行数字输入信号，所以用于处理相应的数字输入信号的CPU和数字输入信号的输入单元之间的信号线可以简化为三根控制线和一根数据线。
而且，由于用于处理相应的数字输入信号的CPU和数字输入信号的输入单元之间的信号线可以简化为三根控制线和一根数据线，所以可以减少在CPU的输入端口中来自多个断路器的数字输入信号所占用的输入端口的数量，而且可以减少用于隔离噪声的光电耦合器的数量。因此，可以显著地减小组成用于处理来自多个断路器的数字输入信号的装置的PCB的尺寸。
由于在不脱离其特性的情况下本发明可体现为多种形式，所以同样应当理解的是，除非有其他的指定，上述实施例并不为上述描述的任何细节所限制，而是应当在所附权利要求所限定的范围内进行广义的解释，因此，所有落在权利要求边界和范围或者等同于所述边界和范围内的改变和变更应该包括在所附的权利要求内。
Claims (4)
1.一种用于处理传送自多个断路器的数字输入信号的装置，该装置包括：
多个信号输入端，其配置为并行地接收多个数字输入信号，所述多个数字输入信号是由多个断路器所产生的并指示所述多个断路器的开启/闭合状态；
数字输入信号并行-串行转换单元，其配置为将来自多个信号输入端的并行数字输入信号转换为串行数字输入信号，并根据控制信号输出转换后的串行数字输入信号，所述数字输入信号并行-串行转换单元包括主移位寄存器和至少一个分移位寄存器；以及
控制器，其配置为接收和处理传送自数字输入信号并行-串行转换单元的串行数字输入信号，并将控制信号传输到数字输入信号并行-串行转换单元；
其中，所述数字输入信号并行-串行转换单元进一步配置为根据在输入信号接收步骤中输入的所述并行数字输入信号将数据分为多组，所述并行数字输入信号包括第一组并行数字输入信号和第二组并行数字输入信号，所述至少一个分移位寄存器从第一组信号输入端接收所述第一组并行数字输入信号，并将这些信号转换成第一串行数字输入信号，并根据控制信号输出所述第一串行数字输入信号，所述主移位寄存器从第二组信号输入端接收所述第二组并行数字输入信号，并将这些信号转换成第二串行数字输入信号，将转换后的第二串行数字输入信号和从所述至少一个分移位寄存器接收到的所述第一串行数字输入信号集合起来，并将其作为单个串行数字输入信号输出给所述控制器；
此外，该装置进一步包括：
噪声隔离单元，其设置在数字输入信号并行-串行转换单元和控制器之间并隔离输入噪声信号。
2.根据权利要求1所述的装置，其中所述控制信号包括周期时钟信号和至少一个控制信号。
3.根据权利要求1所述的装置，其中所述分移位寄存器和主移位寄存器分别包括：
数据存储单元，其配置为从所述多个信号输入端并行接收输入的多个数字输入信号，并存储对应于数字输入信号的数据；以及
并行-串行转换单元，其配置为串行输出存储在所述数据存储单元中的多个数据。
4.一种用于处理来自多个断路器的数字输入信号的方法，该方法包括：
输入信号接收步骤，并行地接收多个数字输入信号，所述多个数字输入信号是由多个断路器所产生的并指示所述多个断路器的开启/闭合状态；和
并行-串行转换步骤，根据在输入信号接收步骤中输入的并行数字输入信号将数据分为多组，将成组的并行数字输入信号转换为成组的串行数字数据，并将各组串行数字数据作为一个串行数字数据一起输出，
具体地，根据所述在输入信号接收步骤中输入的并行数字输入信号将数据分为多组，所述并行数字输入信号包括第一组并行数字输入信号和第二组并行数字输入信号，由至少一个分移位寄存器从第一组信号输入端接收所述第一组并行数字输入信号，并将这些信号转换成第一串行数字输入信号，并根据控制信号输出所述第一串行数字输入信号，由主移位寄存器从第二组信号输入端接收所述第二组并行数字输入信号，并将这些信号转换成第二串行数字输入信号，将转换后的第二串行数字输入信号和从所述至少一个分移位寄存器接收到的所述第一串行数字输入信号集合起来，并将其作为单个串行数字输入信号输出；
此外，所述方法进一步包括：
噪声隔离步骤，隔离包含在并行-串行转换步骤中输出的串行数据的噪声。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090048772A KR101594866B1 (ko) | 2009-06-02 | 2009-06-02 | 전원 차단 시스템용 병렬 디지털 신호의 직렬 디지털 신호로의 변환 장치 및 방법 |
| KR10-2009-0048772 | 2009-06-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101908029A CN101908029A (zh) | 2010-12-08 |
| CN101908029B true CN101908029B (zh) | 2013-08-21 |
Family
ID=42735745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101932965A Active CN101908029B (zh) | 2009-06-02 | 2010-06-01 | 用于处理来自多个断路器的并行数字输入信号的装置和方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8169346B2 (zh) |
| EP (1) | EP2259433A1 (zh) |
| JP (1) | JP5324523B2 (zh) |
| KR (1) | KR101594866B1 (zh) |
| CN (1) | CN101908029B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011193098A (ja) * | 2010-03-12 | 2011-09-29 | Koyo Electronics Ind Co Ltd | バス絶縁型ｐｌｃ |
| KR101643268B1 (ko) * | 2012-06-11 | 2016-07-29 | 엘에스산전 주식회사 | 다 회로 부하개폐기의 제어장치 |
| US10783297B2 (en) * | 2017-10-13 | 2020-09-22 | Bank Of America Corporation | Computer architecture for emulating a unary correlithm object logic gate |
| US10783298B2 (en) * | 2017-10-13 | 2020-09-22 | Bank Of America Corporation | Computer architecture for emulating a binary correlithm object logic gate |
| WO2023102937A1 (zh) * | 2021-12-10 | 2023-06-15 | 上海艾为电子技术股份有限公司 | 全极性霍尔传感器件及其控制方法、电子设备 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101119486A (zh) * | 2006-08-03 | 2008-02-06 | 索尼株式会社 | 信号处理器和信号处理方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53113401A (en) * | 1977-03-16 | 1978-10-03 | Hitachi Ltd | Light communication system |
| JPS58146129A (ja) * | 1982-02-24 | 1983-08-31 | Usac Electronics Ind Co Ltd | 並列・直列変換回路 |
| JPS6171735A (ja) | 1984-09-14 | 1986-04-12 | Fuji Electric Co Ltd | アナログデ−タのデジタル伝送装置 |
| US4588986A (en) * | 1984-09-28 | 1986-05-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method and apparatus for operating on companded PCM voice data |
| US5016011A (en) * | 1988-06-10 | 1991-05-14 | General Electric Company | Increased performance of digital integrated circuits by processing with multiple-bit-width digits |
| DE3935157C2 (de) | 1989-10-21 | 1994-05-05 | Ruhrtal Gmbh | Rechnergesteuerte Leittechnik für Schaltanlagen mit zwei Sammelschienensystemen |
| JPH0467826A (ja) | 1990-07-05 | 1992-03-03 | Toto Ltd | シャワー装置 |
| JPH0467826U (zh) * | 1990-10-23 | 1992-06-16 | ||
| US5455760A (en) * | 1991-06-28 | 1995-10-03 | Square D Company | Computer-controlled circuit breaker arrangement with circuit breaker having identification circuit |
| FR2692085B1 (fr) * | 1992-06-09 | 1997-04-04 | Alsthom Gec | Systeme de commande et d'autosurveillance, en particulier pour un appareil electrique multipolaire tel qu'un disjoncteur a haute tension. |
| JP3249671B2 (ja) * | 1993-12-17 | 2002-01-21 | ソニー・テクトロニクス株式会社 | 任意長データ列発生装置 |
| US5651193A (en) * | 1994-02-09 | 1997-07-29 | The Gsi Group, Inc. | Grain dryer and control system therefor |
| KR20000045958A (ko) * | 1998-12-30 | 2000-07-25 | 장근호 | 직렬신호 통신장치 |
| JP2000354339A (ja) | 1999-06-10 | 2000-12-19 | Fuji Electric Co Ltd | 遠方監視制御装置 |
| KR100330745B1 (ko) * | 1999-08-05 | 2002-04-03 | 이창근 | 디지털 재폐로 계전기 |
| SE522440C2 (sv) * | 2000-01-31 | 2004-02-10 | Ericsson Telefon Ab L M | Omvandlare |
| US6950044B1 (en) * | 2004-03-31 | 2005-09-27 | Silicon Labs Cp, Inc. | Mixed signal processor with noise management |
| JP2005304149A (ja) * | 2004-04-09 | 2005-10-27 | Meidensha Corp | ディジタル保護制御装置の信号入出力方式 |
| JP2006094256A (ja) * | 2004-09-27 | 2006-04-06 | Nec Electronics Corp | パラレル／シリアル変換回路及び電子機器 |
| US7057538B1 (en) * | 2005-01-10 | 2006-06-06 | Northrop Grumman Corporation | 1/N-rate encoder circuit topology |
| KR100615580B1 (ko) * | 2005-07-05 | 2006-08-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 입출력 방법과이를 구비한 메모리 시스템 |
| US7180437B1 (en) * | 2005-08-03 | 2007-02-20 | The Boeing Company | Parallel-to-serial converter |
| US7453288B2 (en) * | 2006-02-16 | 2008-11-18 | Sigmatel, Inc. | Clock translator and parallel to serial converter |
| JP2010093683A (ja) * | 2008-10-10 | 2010-04-22 | Nec Electronics Corp | デジタルアナログ変換回路とその出力データの補正方法 |
| US8223056B2 (en) * | 2009-05-06 | 2012-07-17 | Atmel Corporation | Cyclic digital to analog converter |
-
2009
- 2009-06-02 KR KR1020090048772A patent/KR101594866B1/ko active IP Right Grant
-
2010
- 2010-05-20 US US12/783,628 patent/US8169346B2/en active Active
- 2010-05-31 JP JP2010124434A patent/JP5324523B2/ja not_active Expired - Fee Related
- 2010-06-01 EP EP10164540A patent/EP2259433A1/en not_active Ceased
- 2010-06-01 CN CN2010101932965A patent/CN101908029B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101119486A (zh) * | 2006-08-03 | 2008-02-06 | 索尼株式会社 | 信号处理器和信号处理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101594866B1 (ko) | 2016-02-26 |
| CN101908029A (zh) | 2010-12-08 |
| EP2259433A1 (en) | 2010-12-08 |
| JP5324523B2 (ja) | 2013-10-23 |
| JP2010284072A (ja) | 2010-12-16 |
| US20100302080A1 (en) | 2010-12-02 |
| KR20100130100A (ko) | 2010-12-10 |
| US8169346B2 (en) | 2012-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106428589B (zh) | 一种基于固态功率控制技术的航天飞行器供配电器 | |
| CN101908029B (zh) | 用于处理来自多个断路器的并行数字输入信号的装置和方法 | |
| WO2014052193A4 (en) | Automatic local electric management system | |
| RU2547856C2 (ru) | Искробезопасный соединительный блок с сетевым интерфейсом, искробезопасный прибор и сетевой интерфейс для него | |
| CN103158641A (zh) | 智能配电箱 | |
| CN104966538A (zh) | 一种基于fpga技术的核电站仪控*** | |
| Zhang et al. | An integrative approach to reliability analysis of an IEC 61850 digital substation | |
| CN103926853A (zh) | 一种可编程电阻输出装置和方法 | |
| CN102122811A (zh) | 数字化变电站电子式互感器双a/d采样的保护装置启动元件 | |
| CN101800442B (zh) | 智能变电站电压切换、并列方法及装置 | |
| CN215120824U (zh) | 芯片化通信管理*** | |
| CN101453136A (zh) | 一种gis间隔控制信号传输装置及其信号传输方法 | |
| CN105162514B (zh) | 光纤环网通信***及方法 | |
| CN201639278U (zh) | 可扩展集中式母线保护装置 | |
| CN103455678A (zh) | 基于标准化虚端子的二次虚回路图表协同设计方法 | |
| CN203086246U (zh) | 一种基于can总线的环网柜控制***以及电网监测*** | |
| CN103491459A (zh) | 电子配线架*** | |
| CN101714776B (zh) | 采用三取二逻辑的换流站10kv站用电控制*** | |
| CN204720991U (zh) | 基于gprs的智能箱式变电站补偿柜 | |
| CN205160517U (zh) | 通信监视*** | |
| CN204597488U (zh) | 基于gprs的智能低压配电jp补偿柜 | |
| CN106816957A (zh) | 一种基于can总线级联扩展的配电自动化终端 | |
| CN104104017B (zh) | 一种具有备用电源的变电柜 | |
| CN202583796U (zh) | 一种可热插拔的多通道模拟量输出模块 | |
| CN203705860U (zh) | 一种基于数字信号处理和cpld技术的断路器控制单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |