CN101895523A - 板间通信方法、***、主板和业务单板 - Google Patents

Abstract

本发明实施例公开了一种板间通信方法、***、主板和业务单板。板间通信方法包括：根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧，并通过串行数据总线将所述传送数据帧发送给业务单板；生成发送时钟信号，并通过发送时钟总线将所述发送时钟信号发送给所述业务单板；生成第一帧同步信号，并通过帧同步总线将所述第一帧同步信号发送给所述业务单板。本发明实施例的技术方案可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。

Description

板间通信方法、***、主板和业务单板

技术领域

本发明涉及通信领域，特别涉及一种板间通信方法、***、主板和业务单板。

背景技术

通信设备可包括主板和不同功能的业务单板，主板通过各种板间通信总线对业务单板进行集中控制。业务单板上包括多个器件，主板可通过板间通信总线对业务单板上的器件进行访问，完成对业务单板上器件的读数据操作或写数据操作。

目前，集中控制采用的板间通信总线通常为并行局部总线(Local Bus)，并行Local Bus可直接挂在主板的中央处理单元(Central Processing Unit，简称：CPU)的总线上，因此，主板的CPU通过并行Local Bus对业务单板上的器件进行访问时，处理速度快、效率高。但并行Local Bus的总线数量较多，并且总线的数量会随着业务单板扩展空间的增大而增加，例如当主板访问2M空间时需要采用至少包括40根总线的并行Local Bus。当主板总线数量不足时，并行Local Bus的使用就会受到限制。

现有技术中当主板总线数量不足时，板间通信总线通常采用串行控制总线，例如串行***接口(Serial Peripheral Interface，简称：SPI)总线、RS232总线、多向控制(Inter Integrated Circuit，简称：I2C)总线等。以I2C总线为例，I2C总线仅包括数据线和时钟线，其解决了主板总线数量不足的问题。但由于主板对业务单板的器件进行访问时需要通过I2C总线协议，并且I2C总线上需要直接挂业务单板的多个器件，容性负载较大，这造成使用I2C总线进行板间通信时只能采用时钟频率较低的时钟信号，对数据的处理时间长。因此采用I2C总线等串行控制总线进行板间通信时，对数据的处理速度慢、处理效率低。

发明内容

本发明实施例提供一种板间通信方法、***、主板和业务单板，用以提高板间通信过程中对数据的处理速度和处理效率。

本发明实施例提供了一种板间通信方法，包括：

根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧，并通过串行数据总线将所述传送数据帧发送给业务单板；

生成发送时钟信号，并通过发送时钟总线将所述发送时钟信号发送给所述业务单板；

生成第一帧同步信号，并通过帧同步总线将所述第一帧同步信号发送给所述业务单板。

本发明实施例提供了一种板间通信方法，包括：

接收主板通过发送时钟总线发送的发送时钟信号和通过帧同步总线发送的第一帧同步信号；

根据所述发送时钟信号和所述第一帧同步信号接收所述主板通过串行数据总线发送的传送数据帧；

通过并行总线将所述传送数据帧中的信息发送给器件。

本发明实施例提供了一种主板，包括中央控制单元和至少一个板间通信装置；

所述中央控制单元，用于通过并行总线输出并行信号；

所述板间通信装置包括：

第一数据处理模块，用于根据传送帧结构和所述并行信号生成传送数据帧，并将所述传送数据帧通过串行数据总线发送给业务单板；

第一发送时钟信号处理模块，用于生成发送时钟信号并将通过发送时钟总线将所述发送时钟信号发送给所述业务单板；

第一帧同步信号处理模块，用于生成第一帧同步信号并通过帧同步总线将所述第一帧同步信号发送给所述业务单板。

本发明实施例提供了一种业务单板，包括至少一个器件和板间通信装置；

所述板间通信装置包括：

第二发送时钟信号处理模块，用于接收主板通过发送时钟总线发送的发送时钟信号；

第二帧同步信号处理模块，用于接收所述主板通过帧同步总线发送的第一帧同步信号。

第二数据处理模块，用于根据所述发送时钟信号和所述第一帧同步信号接收所述主板通过串行数据总线发送的传送数据帧，并通过并行总线将所述传送数据帧中的信息发送给器件；

所述器件，用于接收所述传送数据帧中的信息，并根据所述传送数据帧中的信息进行读数据操作或者写数据操作。

本发明实施例提供了一种板间通信***，包括主板和至少一个业务单板，所述主板和所述业务单板通过串行控制总线连接，所述串行控制总线包括发送时钟总线、帧同步总线和至少一根串行数据总线；

所述主板，用于根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧并通过所述串行数据总线将所述传送数据帧发送给向所述业务单板发送，生成发送时钟信号并通过所述发送时钟总线将所述发送时钟信号发送给所述业务单板，生成第一帧同步信号并通过所述帧同步总线将第一帧同步信号发送给所述业务单板；

所述业务单板，用于通过所述发送时钟总线接收所述发送时钟信号，通过所述帧同步总线接收所述第一帧同步信号，根据所述发送时钟信号和所述第一帧同步信号通过所述串行数据总线接收所述传送数据帧，根据所述传送数据帧中的信息进行读数据操作或者写数据操作。

本发明实施例的技术方案可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。

附图说明

图1为本发明实施例中各信号的对应关系图；

图2为本发明实施例二提供的一种板间通信方法的流程图；

图3为本发明实施例三提供的一种板间通信方法的流程图；

图4为本发明实施例四提供的一种板间通信方法的流程图；

图5为本发明实施例五提供的一种板间通信方法的流程图；

图6为本发明实施例六提供的一种板间通信方法的流程图；

图7为本发明实施例七提供的一种板间通信方法的流程图；

图8为本发明实施例八提供的一种主板的结构示意图；

图9为本发明实施例九提供的一种主板的结构示意图；

图10为本发明实施例十提供的一种业务单板的结构示意图；

图11为本发明实施例十一提供的一种业务单板的结构示意图；

图12为本发明实施例十二提供的一种板间通信***的结构示意图；

图13为本发明实施例十三提供的一种板间通信***的结构示意图。

具体实施方式

下面通过附图和实施例，对本发明实施例的技术方案做进一步的详细描述。

本发明实施例一提供了一种板间通信方法，包括：根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧，并通过串行数据总线将所述传送数据帧发送给业务单板；生成发送时钟信号，并通过发送时钟总线将发送时钟信号发送给业务单板；以及生成第一帧同步信号，并通过帧同步总线将第一帧同步信号发送给业务单板。

本发明各实施例中的中央控制单元可以为CPU或者具有CPU功能的其它控制单元。

主板的中央控制单元通过并行总线输出并行信号，该并行信号可以包括片选信息、读写信息、地址信息和数据信息，其中片选信息中包括数据位宽信息。本实施例中，可根据接收到的上述并行信号中的各种信息按照传送帧结构生成传送数据帧，换言之，传送数据帧的结构为传送帧结构；并且生成的传送数据帧可以通过串行数据总线发送给业务单板，该串行数据总线可以为一根或者多根。其中，传送帧结构可以为主板与业务单板预先协商的帧结构，传送帧结构可以根据串行数据总线的数量来确定。具体地传送帧结构可包括数据位宽信息位、读写信息位、地址信息位和数据信息位，如表1所示：

表1

D/W

R/W

A0

A1

……

D0

D1

……

FRME_P

表1中的D/W为数据位宽信息位，表示读写访问时的数据位宽信息，例如：可以设置当D/W为0时表示读/写数据操作时的数据位宽为8bits，当D/W为1时表示读/写数据操作时的数据位宽为16bits。R/W为读写信息位，表示中央控制单元对业务单板进行读数据操作还是写数据操作，例如：可以设置当R/W为0时表示写数据操作，当R/W为1时表示读数据操作。A0、A1……为地址信息位，表示中央控制单元可访问的地址空间，地址信息位可以根据扩展槽位支持的地址空间的大小进行设置。D0、D1……为数据信息位，表示需要写入业务单板的数据信息，例如：当需要写入业务单板的数据位宽为8bits时，数据信息位为8个，当需要写入业务单板的数据位宽为16bits时，数据信息位为16个。当中央控制单元对业务单板的数据进行读数据操作时，该传送帧结构不包括数据信息位。进一步地，为保证板间通信的可靠性，传送帧结构中还可以设置奇偶校验位FRME_P。

表1为采用一根串行数据总线时的传送帧结构，如果采用多根串行数据总线，可以将传送帧结构中的数据位宽信息位、读写信息位、地址信息位和数据信息位分配到多根串行数据总线上，现以扩展槽位支持2M地址空间、数据位宽信息位支持8bits数据位宽、采用5根串行数据总线为例，如表2所示：

表2

DataLine0

D/W

A3

A8

A13

A18

D2

D7

DataLinel

R/W

A4

A9

A14

A19

D3

FRME_P

DataLine2

A0

A5

A10

A15

A20

D4

DataLine3

A1

A6

A11

A16

D0

D5

DataLine4

A2

A7

A12

A17

D1

D6

表2表示的是中央控制单元对业务单板的数据进行写数据操作时的传送帧结构，当中央控制单元对业务单板的数据进行读数据操作时，该传送帧结构不包括数据信息位D0-D7，如表3所示：

表3

DataLine0	D/W	A3	A8	A13	A18
						DataLinel	R/W	A4	A9	A14	A19
DataLine2	A0	A5	A10	A15	A20
						DataLine3	A1	A6	A11	A16	FRME_P
DataLine4	A2	A7	A12	A17

从表1、表2和表3可以看出，随着串行数据总线数量的增加，传送帧结构会相应改变，串行数据总线数量越多，板间通信过程中对数据的处理速度越快。

在接收到中央控制单元通过并行总线输出的并行信号后，可根据并行信号中的片选信息和读写信息以及串行数据总线的数量来确定相应的传送帧结构，例如当片选信息中的数据位宽信息为8bits、读写信息为读数据操作以及串行数据总线的数量为5根时，可选择表3所示的传送帧结构，再根据选择出的传送帧结构和接收到的并行信号生成传送数据帧。

本实施例中生成的发送时钟信号可采用周期性方波信号。生成的第一帧同步信号为数据有效指示信号，用于指示传送数据帧是否有效，例如可以设置第一帧同步信号的有效信号为低电平信号时表示传送数据帧有效，或者可以设置第一帧同步信号的有效信号为高电平时表示传送数据帧有效。第一帧同步信号的有效信号的长度应与传送数据帧的长度相同，其中第一帧同步信号的有效信号的长度为有效信号的时钟周期，而传送数据帧的长度为处理该传送数据帧的时钟周期。本实施例中主板可以调整发出的发送时钟信号的时钟频率以实现对数据处理速度的控制。图1为本发明实施例中各信号的对应关系图，如图1所示，图1中的CLK_TX表示发送时钟信号、CLK_RX表示接收时钟信号(可选的)、SYN表示帧同步信号(本实施例中为第一帧同步信号)以及DATA[1]表示数据信号(本实施例中为传送数据帧)，其中[1]表示采用一根串行数据总线，图1仅以一根串行数据总线为例。多根串行数据总线的情况依此类推，当采用多根串行数据总线时，图1中的串行数据总线上的数据信号被分配到多根串行数据总线上，具体可参见多根串行数据总线的传送帧结构，与采用一根串行控制总线相比，采用多根串行数据总线可提高对数据的处理速度和处理效率。从图1可以看出，当帧同步总线上的第一帧同步信号由高电平信号变为低电平信号时，串行数据总线上的传送数据帧为有效数据。处理传送数据帧中的每个数据需要发送时钟信号的一个时钟周期，采用本实施例中的通信方法，主板可以提高发送时钟信号的时钟频率，发送时钟频率较高的发送时钟信号，即减小发送时钟信号的时钟周期，从而降低了对数据的处理时间，提高了对数据的处理速度和处理效率。在主板内部，主板可以相应地提高并行总线上的时钟信号的时钟频率，从而相应地提高主板内部对数据的处理速度和处理效率；在业务单板内部，业务单板也可以相应地提高并行总线上的时钟信号的时钟频率，从而相应地提高业务单板内部对数据的处理速度和处理效率。而现有技术中采用I2C总线等串行控制总线进行板间通信，由于只能采用时钟频率较低的时钟信号，因此在进行板间通信时对数据的处理速度慢、处理效率低。

本实施例的技术方案可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。

图2为本发明实施例二提供的一种板间通信方法的流程图。本实施例中的各步骤可以由主板中的第一板间通信装置来执行，如图2所示，该方法包括：

步骤201、根据传送帧结构和中央控制单元通过并行总线输出的并行信号生成传送数据帧并通过串行数据总线将传送数据帧发送给业务单板，生成发送时钟信号并通过发送时钟总线将发送时钟信号发送给业务单板，以及生成第一帧同步信号并通过帧同步总线将第一帧同步信号发送给业务单板；

步骤202、接收业务单板通过帧同步总线发送的第二帧同步信号；

第二帧同步信号为数据有效指示信号，用于指示回传数据帧是否有效。第二帧同步信号的长度应与回传数据帧的长度相同。其中第二帧同步信号的有效信号的长度为有效信号的时钟周期，而回传数据帧的长度为处理该回传数据帧的时钟周期。例如可以设置第二帧同步信号的有效信号为低电平信号时表示回传数据帧有效，或者可以设置第二帧同步信号的有效信号为高电平时表示回传数据帧有效。

步骤203、根据发送时钟信号和接收到的第二帧同步信号接收业务单板通过串行数据总线发送的回传数据帧；

业务单板发送的回传数据帧是根据回传帧结构和接收到的业务单板的器件通过并行总线输出的读出的数据信息生成的。其中回传帧结构可以为主板与业务单板预先协商的帧结构，该回传帧结构可包括数据位宽信息位、读写信息位和数据信息位，并且回传帧结构可以根据串行数据总线的数量来确定，换言之回传帧结构会根据串行数据总线根数的不同而采用不同的结构，采用一根串行数据总线的情况如表4所示：

表4

D/W

R/W

D0

D1

……

FRME_P

表4中的回传帧结构可包括D/W、R/W和D0、D1等数据信息位。进一步地，为保证板间通信的可靠性，回传帧结构中还可以设置奇偶校验位FRME_P。

如果采用多根串行数据总线，可以将回传帧结构中的数据位宽信息位、读写信息位和数据信息位分配到多根串行数据总线上，现以扩展槽位支持2M地址空间、数据位宽信息位支持8bits数据位宽、采用5根串行数据总线为例，如表5所示：

表5

DataLine0	D/W	D3	FRME_P
				DataLinel	R/W	D4
DataLine2	D0	D5
				DataLine3	D1	D6
DataLine4	D2	D7

从表4和表5可以看出，随着串行数据总线数量的增加，回传帧结构会相应改变，串行数据总线数量越多，板间通信过程中对数据的处理速度越快。其中，业务单板在接收传送数据帧时会保存传送数据帧中的数据位宽信息和读写信息，在生成回传数据帧时可采用上述保存的传送数据帧中的数据位宽信息和读写信息。

如果设置第二帧同步信号的有效信号为低电平信号，则当第二帧同步信号为低电平信号时开始接收回传数据帧。

步骤204、通过并行总线将回传数据帧中的数据信息发送给中央控制单元；

回传数据帧中包括多种信息，例如数据位宽信息、读写信息、数据信息等，本步骤仅将回传数据帧中的数据信息发送给中央控制单元，该数据信息即为业务单板的器件读出的数据信息。从而完成读数据操作过程。

本实施例的技术方案可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。

图3为本发明实施例三提供的一种板间通信方法的流程图。本实施例中的各步骤可以由主板中的第一板间通信装置来执行，如图3所示，该方法包括：

步骤301、根据传送帧结构和中央控制单元通过并行总线输出的并行信号生成传送数据帧并通过串行数据总线将传送数据帧发送给业务单板，生成发送时钟信号并通过发送时钟总线将发送时钟信号发送给业务单板，以及生成第一帧同步信号并通过帧同步总线将第一帧同步信号发送给业务单板；

步骤302、接收业务单板通过帧同步总线发送的第二帧同步信号和通过接收时钟总线发送的接收时钟信号；

本实施例中，接收时钟信号可采用周期性方波信号。

步骤303、根据接收时钟信号和第二帧同步信号接收业务单板通过串行数据总线发送的回传数据帧；

步骤304、通过并行总线将回传数据帧中的数据信息发送给中央控制单元；从而完成读数据操作过程。

本实施例与实施例二相比，对于回传数据帧来说，接收时钟信号为随路时钟信号，采用接收时钟信号接收业务单板发送的回传数据帧，可保证更加准确的接收数据，提高了板间通信的可靠性。如图1所示，CLK_RX表示接收时钟信号，处理回传数据帧的每个数据需要接收时钟信号的一个时钟周期，采用本实施例中的通信方法，业务单板可以提高接收时钟信号的时钟频率，发送时钟频率较高的接收时钟信号，即减小接收时钟信号的时钟周期，从而降低了对数据的处理时间，提高了对数据的处理速度和处理效率。

本实施例的技术方案可通过采用时钟频率较高的发送时钟信号和接收时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。并且采用接收时钟信号作为回传数据帧的随路时钟信号，与实施例二相比提高了板间通信的可靠性。

进一步地，在上述实施例二和实施例三中，为了进一步提高板间通信的可靠性，均可以包括主板的第一板间通信装置对业务单板进行故障检测的步骤，具体可以采用以下方法：

方法一、接收回传数据帧(步骤203或步骤303)之后，根据回传数据帧中的奇偶校验位对数据信息进行奇偶校验，如校验成功则通过并行总线将回传数据帧中的数据信息发送给中央控制单元(步骤204或者步骤304)，如校验失败则判定业务单板故障并通过并行总线将全0或者全1的数据发送给中央控制单元；

方法二、接收回传数据帧(步骤203或步骤303)之后，根据回传数据帧的长度对第二帧同步信号中有效信号的长度进行校验，如第二帧同步信号中有效信号的长度与回传数据帧的长度一致则校验成功，通过并行总线将回传数据帧中的数据信息发送给中央控制单元(步骤204或者步骤304)；如第二帧同步信号中有效信号的长度与回传数据帧的长度不一致则校验失败，判定业务单板故障并通过并行总线将全0或者全1的数据发送给中央控制单元；

本方法中，回传数据帧的长度可以根据回传数据帧中的各种信息来确定，例如通过数据位宽信息为8bits和读写信息为读数据操作可以获知，数据包括数据位宽信息、读写信息和数据信息，已知处理上述信息中的每一位数据所需的时钟周期，则可以获知处理该回传数据帧所需的时钟周期，因此可以说回传数据帧的长度是已知的。

方法三、接收回传数据帧(步骤203或步骤303)之后，根据传送数据帧中的数据位宽信息和读写信息对回传数据帧中的数据位宽信息和读写信息进行校验，如回传数据帧中的数据位宽信息和读写信息与传送数据帧中的数据位宽信息和读写信息一致则校验成功，通过并行总线将回传数据帧中的数据信息发送给中央控制单元(步骤204或者步骤304)；如回传数据帧中的数据位宽信息和读写信息与传送数据帧中的数据位宽信息和读写信息不一致则校验失败，判定业务单板故障并通过并行总线将全0或者全1的数据发送给中央控制单元；其中，传送数据帧是由主板的第一板间通信装置生成的，因此第一板间通信装置中可以保存有传送数据帧中的数据位宽信息和读写信息。

方法四、发送传送数据帧(步骤201或者步骤301)之后，判断在规定时间内是否接收到回传数据帧，如果在规定时间内未接收到回传数据帧，则判定业务单板故障并通过并行总线将全0或者全1的数据发送给中央控制单元；如果在规定时间内接收到回传数据帧，按前述方法一至方法三对业务单板进行故障检测。

图4为本发明实施例四提供的一种板间通信方法的流程图，如图4所示，该方法包括：

步骤401、接收主板通过发送时钟总线发送的发送时钟信号和通过帧同步总线发送的第一帧同步信号；

步骤402、根据发送时钟信号和第一帧同步信号接收主板通过串行数据总线发送的传送数据帧；

步骤403、通过并行总线将传送数据帧中的信息发送给器件；

具体地，当传送数据帧中的读写信息为读数据操作时，向器件发送的传送数据帧中的信息为地址信息；当传送数据帧中的读写信息为写数据操作时，向器件发送的传送数据帧中的信息为地址信息和数据信息。

本实施例的技术方案可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。

图5为本发明实施例五提供的一种板间通信方法的流程图。本实施例中的各步骤可以由业务单板中的第二板间通信装置来执行。如图5所示，该方法包括：

步骤501、接收主板通过发送时钟总线发送的发送时钟信号和通过帧同步总线发送的第一帧同步信号；

步骤502、根据发送时钟信号和第一帧同步信号接收主板通过串行数据总线发送的传送数据帧；

步骤503、通过并行总线将传送数据帧中的信息发送给器件；

本实施例中，向器件发送的传送数据帧中的信息为地址信息，器件根据地址信息进行读数据操作，并通过并行总线将读出的数据信息发送给业务单板的第一板间通信装置。

步骤504、根据回传帧结构和接收到的器件读出的数据信息生成回传数据帧并通过串行数据总线将回传数据帧发送给主板，以及生成第二帧同步信号并通过帧同步总线将第二帧同步信号发送给主板。

本实施例的技术方案可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。

进一步地，为保证更加准确的传送数据，提高板间通信的可靠性，步骤504还可以包括生成接收时钟信号并通过接收时钟总线将接收时钟信号发送给主板的步骤。

进一步地，在上述实施例四和实施例五中，为了提高板间通信的可靠性，均可以包括业务单板的第二板间通信装置对主板进行故障检测的步骤，具体可以采用以下方法：

方法五、接收主板发送的传送数据帧(步骤402或步骤502)之后，根据传送数据帧中的奇偶校验位对数据信息进行奇偶校验，如校验成功则通过并行总线将传送数据帧中的信息发送给器件(步骤403或者步骤503)，如校验失败则判定主板故障；

方法六、接收传送数据帧(步骤402或步骤502)之后，根据传送数据帧的长度对第一帧同步信号中有效信号的长度进行校验，如第一帧同步信号中有效信号的长度与传送数据帧的长度一致则校验成功，通过并行总线将传送数据帧中的信息发送给器件(步骤403或者步骤503)；如第一帧同步信号中有效信号的长度与传送数据帧的长度不一致则校验失败，判定主板故障。

图6为本发明实施例六提供的一种板间通信方法的流程图，如图6所示，包括：

步骤601、主板的中央控制单元通过并行总线输出并行信号给主板的第一板间通信装置；

主板的中央控制单元输出的并行信号包括数据位宽信息、读写信息、地址信息和数据信息。

步骤602、主板的第一板间通信装置根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧并通过串行数据总线将传送数据帧发送给业务单板的第二板间通信装置，生成发送时钟信号并通过发送时钟总线将发送时钟信号发送给业务单板的第二板间通信装置，以及生成第一帧同步信号并通过帧同步总线将第一帧同步信号发送给业务单板的第二板间通信装置；

具体地，主板的第一板间通信装置从并行总线上采样中央控制单元输出的并行信号，根据并行信号中的数据位宽信息和读写信息以及串行数据总线的数量确定出相应的传送帧结构，例如，数据位宽信息表示8bits，读写信息表示写操作，则采用写8bits数据的传送帧结构，例如表2，根据确定出的传送帧结构生成传送数据帧。

步骤603、业务单板的第二板间通信装置接收主板的第一板间通信装置发送的第一帧同步信号和发送时钟信号；

步骤604、业务单板的第二板间通信装置根据接收的第一帧同步信号和发送时钟信号接收主板的第一板间通信装置通过串行数据总线发送的传送数据帧；

步骤605、业务单板的第二板间通信装置根据接收的传送数据帧的奇偶校验位对数据信息进行奇偶校验，如校验成功则执行步骤606，如校验失败则判定主板故障；

步骤606、业务单板的第二板间通信装置通过并行总线将传送数据帧中的地址信息和数据信息发送给业务单板的器件；

步骤607、业务单板的器件根据接收的地址信息和数据信息进行写数据操作；具体地可采用Intel或者Motol的方式写入数据。

进一步地，本实施例步骤605还可以采用上述方法六对接收的传送数据帧进行校验，从而实现对主板的故障检测。

本实施例的技术方案可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。本实施例的技术方案可以对主板进行故障检测，从而提高了板间通信的可靠性。

图7为本发明实施例七提供的一种板间通信方法的流程图，如图7所示，包括：

步骤701、主板的中央控制单元通过并行总线输出并行信号给主板的第一板间通信装置；

主板的中央控制单元输出的并行信号包括数据位宽信息、读写信息和地址信息。

步骤702、主板的第一板间通信装置根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧并通过串行数据总线将传送数据帧发送给业务单板的第二板间通信装置，生成发送时钟信号并通过发送时钟总线将发送时钟信号发送给业务单板的第二板间通信装置，以及生成第一帧同步信号并通过帧同步总线将第一帧同步信号发送给业务单板的第二板间通信装置；

具体地，主板的第一板间通信装置从并行总线上采样中央控制单元输出的并行信号，根据并行信号中的数据位宽信息和读写信息以及串行数据总线的数量确定出相应的传送帧结构，例如，数据位宽信息表示8bits，读写信息表示读数据操作，则采用写8bits数据的传送帧结构，例如表3，根据确定出的传送帧结构生成传送数据帧。

步骤703、业务单板的第二板间通信装置接收主板的第一板间通信装置发送的第一帧同步信号和发送时钟信号；

步骤704、业务单板的第二板间通信装置根据接收的第一帧同步信号和发送时钟信号接收主板的第一板间通信装置通过串行数据总线发送的传送数据帧；

步骤705、业务单板的第二板间通信装置根据接收的传送数据帧的奇偶校验位对数据信息进行奇偶校验，如校验成功则执行步骤706，如校验失败则判定主板故障；

步骤706、业务单板的第二板间通信装置通过并行总线将传送数据帧中的地址信息发送给业务单板的器件；

步骤707、业务单板的器件根据接收的地址信息进行读数据操作，并通过并行总线将读出的数据信息发送给业务单板的第二板间通信装置。具体地可采用Intel或者Motol的方式读出数据信息。

步骤708、业务单板的第二板间通信装置根据回传帧结构和接收到的读出的数据信息生成回传数据帧并通过串行数据总线将回传数据帧发送给主板的第一板间通信装置，生成接收时钟信号并通过接收时钟总线将接收时钟信号发送给主板的第一板间通信装置，以及生成第二帧同步信号并通过帧同步总线将第二帧同步信号发送给主板的第一板间通信装置；

具体地，业务单板的第二板间通信装置根据数据位宽信息和串行数据总线的数量确定出相应的回传帧结构，例如，数据位宽信息表示8bits，则采用读8bits数据的回传帧结构，例如表5，并根据确定的回传帧结构和接收到的器件读出的数据信息生成回传帧数据。其中，数据位宽信息可以为业务单板接收的传送数据帧中的数据位宽信息，另外，生成的回传数据帧中的读写信息也可以为业务单板接收的传送数据帧中的读写信息。

步骤709、主板的第一板间通信装置接收业务单板的第二板间通信装置通过接收时钟总线发送的接收时钟信号和通过帧同步总线发送的第二帧同步信号；

步骤710、主板的第一板间通信装置根据接收到的接收时钟信号和第二帧同步信号接收业务单板的第二板间通信装置通过串行数据总线发送的回传数据帧；

步骤711、主板的第一板间通信装置根据回传数据帧中的奇偶校验位对数据信息进行奇偶校验，如校验成功则执行步骤712，如校验失败则判定业务单板故障并通过并行总线将全0或者全1的数据发送给主板的中央控制单元；

步骤712、主板的第一板间通信装置通过并行总线将回传数据帧中的数据信息发送给主板的中央控制单元，从而完成读数据操作。

进一步地，本实施例步骤705还可以采用上述方法六对接收的传送数据帧进行校验，从而实现对主板的故障检测。本实施例中步骤711还可以采用上述方法二或方法三对接收的回传数据帧进行校验，从而实现对业务单板的故障检测。

进一步地，本实施例还可以采用上述方法四对业务单板进行故障检测。

本实施例的技术方案可通过采用时钟频率较高的发送时钟信号和接收时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。本实施例的技术方案可以对业务单板进行故障检测，从而提高了板间通信的可靠性。

图8为本发明实施例八提供的一种主板的结构示意图，如图8所示，主板包括至少一个第一板间通信装置11和中央控制单元12，第一板间通信装置包括第一数据处理模块111、第一发送时钟信号处理模块112和第一帧同步信号处理模块113，第一板间通信装置11中的第一数据处理模块111和中央控制单元12之间通过并行总线连接。主板中第一板间通信装置11可以为一个或者多个，当主板用于驱动一个业务单板时，主板包括一个第一板间通信装置11，当主板用于驱动多个业务单板时，主板可以包括与业务单板数量相同的多个第一板间通信装置11，每个第一板间通信装置11对应于一个业务单板。图8中以一个第一板间通信装置11为例。中央控制单元12通过并行总线输出并行信号，具体地，当主板包括多个第一板间通信装置11时，中央控制单元12可以根据地址信息将并行信号输出给需要访问的业务单板对应的第一板间通信装置11；第一数据处理模块111根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧，并通过串行数据总线将该传送数据帧发送给业务单板；第一发送时钟信号处理模块112生成发送时钟信号，并通过发送时钟总线将发送时钟信号发送给业务单板；第一帧同步信号处理模块113生成第一帧同步信号并通过帧同步总线将第一帧同步信号发送给业务单板。其中，并行信号包括片选信息、读写信息、地址信息和数据信息，其中片选信息中包括数据位宽信息。对传送帧结构、发送时钟信号和第一帧同步信号的具体描述均可参见实施例一。

进一步地，当中央控制单元12对业务单板进行读数据操作时，第一帧同步信号处理模块113还可以接收业务单板通过帧同步总线发送的第二帧同步信号；第一数据处理模块111还可以根据第一发送时钟信号处理模块112生成的发送时钟信号和第一帧同步信号处理模块113接收的第二帧同步信号接收业务单板通过串行数据总线发送的回传数据帧，并通过并行总线将回传数据帧中的数据信息发送给中央控制单元12。中央控制单元12接收回传数据帧中的数据信息。对回传数据帧的描述具体可参见实施例二。

本实施例的主板可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。

图9为本发明实施例九提供的一种主板的结构示意图，如图9所示，本实施例中的第一板间通信装置11在实施例八的基础上增设了第一接收时钟信号处理模块114。第一接收时钟信号处理模块114接收业务单板通过接收时钟总线发送的接收时钟信号；则第一数据处理模块111根据第一接收时钟信号处理模块114接收的接收时钟信号和第一帧同步信号处理模块113接收的第二帧同步信号接收业务单板通过串行数据总线发送的回传数据帧，并通过并行总线将回传数据帧中的数据信息发送给中央控制单元。本实施例与实施例八相比，第一数据处理模块111采用接收时钟信号接收业务单板发送的回传数据帧，可保证更加准确的接收数据，提高板间通信的可靠性。

进一步地，该第一板间通信装置11还可以包括第一校验模块115，第一校验模块115可以对业务单板进行故障检测。

具体地，第一校验模块115根据第一数据处理模块111接收的回传数据帧的奇偶校验位对数据信息进行奇偶校验，如校验成功则第一数据处理模块111通过并行总线将回传数据帧中的数据信息发送给中央控制单元12，如校验失败则判定业务单板故障并由第一数据处理模块111通过并行总线将全0或者全1的数据发送给中央控制单元12；或者

第一校验模块115根据第一数据处理模块111接收的回传数据帧的长度对第一帧同步信号处理模块113接收的第二帧同步信号中有效信号的长度进行校验，如果校验成功则第一数据处理模块111通过并行总线将回传数据帧中的数据信息发送给中央控制单元12，如果校验失败则判定业务单板故障并由第一数据处理模块111通过并行总线将全0或者全1的数据发送给中央控制单元12；或者

第一校验模块115根据传送数据帧中的数据位宽信息和读写信息对第一数据处理模块111接收的回传数据帧中的数据位宽信息和读写信息进行校验，如果校验成功则所第一数据处理模块111通过并行总线将回传数据帧中的数据信息发送给中央控制单元12，如果校验失败则判定业务单板故障并由第一数据处理模块111通过并行总线将全0或者全1的数据发送给中央控制单元12；或者

第一校验模块115判断第一数据处理模块111在规定时间内是否接收到业务单板发送的回传数据帧，如果第一数据处理模块111在规定时间内未接收到回传数据帧，则判定业务单板故障并由第一数据处理模块111通过并行总线将全0或者全1的数据发送给中央控制单元12。如果第一数据处理模块111在规定时间内接收到回传数据帧，则由第一校验模块115对接收到的回传数据帧进行校验以实现对业务单板的故障检测。

本实施例的主板可通过采用时钟频率较高的发送时钟信号和接收时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。本实施例的主板可以对业务单板进行故障检测，从而提高了板间通信的可靠性。

图10为本发明实施例十提供的一种业务单板的结构示意图，如图10所示，业务单板包括第二板间通信装置21和至少一个器件22，第二板间通信装置21包括第二数据处理模块211、第二发送时钟信号处理模块212和第二帧同步信号处理模块213。第二板间通信装置21中的第二数据处理模块211和器件22之间通过并行总线连接。第二发送时钟信号处理模块212接收主板通过发送时钟总线发送的发送时钟信号；第二帧同步信号处理模块213接收主板通过帧同步总线发送的第一帧同步信号；第二数据处理模块211根据第二发送时钟信号处理模块212接收的发送时钟信号和第二帧同步信号处理模块213接收的第一帧同步信号接收主板通过串行数据总线发送的传送数据帧，并通过并行总线将传送数据帧中的信息发送给器件22；器件22接收传送数据帧中的信息，并根据传送数据帧中的信息进行读数据操作或者写数据操作，具体地，当传送数据帧中的信息仅包括地址信息时器件22进行读数据操作，当传送数据帧中的信息包括地址信息和数据信息时器件22进行写数据操作。

进一步地，当器件22根据传送数据帧中的信息进行读数据操作时，第二数据处理模块211还可以根据回传帧结构和器件22通过并行总线输出的读出的数据信息生成回传数据帧，并通过串行数据总线将该回传数据帧发送给主板；第二帧同步信号处理模块213还可以生成第二帧同步信号，并通过帧同步总线将第二帧同步信号发送给主板。

本实施例的业务单板可通过采用时钟频率较高的发送时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。本实施例中的业务单板中无需设置中央控制单元就可实现与主板的板间通信，节约了成本。

图11为本发明实施例十一提供的一种业务单板的结构示意图，如图11所示，本实施例中的第二板间通信装置21在实施例十的基础上增设了第二接收时钟信号处理模块214。第二接收时钟信号处理模块214可以生成接收时钟信号，并通过接收时钟总线将接收时钟信号发送给主板。

进一步地，第二板间通信装置21还包括第二校验模块215，第二校验模块215可以对主板进行故障检测。

具体地，第二校验模块215根据第二数据处理模块211接收的传送数据帧中的奇偶校验位对数据信息进行奇偶校验，如校验成功则第二数据处理模块211通过并行总线将传送数据帧中的信息发送给器件22，如校验失败则判定主板故障；或者

第二校验模块215根据第二数据处理模块211接收的传送数据帧的长度对第二帧同步信号处理模块213接收的第一帧同步信号中有效信号的长度进行校验，如果校验成功则第二数据处理模块211通过并行总线将传送数据帧中的信息发送给器件22，如果校验失败则判定主板故障。

本实施例的业务单板可通过采用时钟频率较高的发送时钟信号和接收时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。本实施例中的业务单板可以对主板进行故障检测，从而提高了板间通信的可靠性。本实施例中的业务单板中无需设置中央控制单元就可实现与主板的板间通信，节约了成本。

上述实施例八和实施例九中的第一板间通信装置11以及实施例十和实施例十一中的第二板间通信装置21在实际应用中均可以通过现场可编程门阵列(Field-Programmable Gate Array，简称：FGPA)、复杂可编程逻辑器件(Complex Programmable Logic Device，简称：CPLD)或者其他逻辑电路来实现。

图12为本发明实施例十二提供的一种板间通信***的结构示意图，如图12所示，该***包括主板1和至少一个业务单板2，主板1和业务单板2之间通过串行控制总线连接，串行控制总线包括发送时钟总线、帧同步总线和至少一根串行数据总线。主板1根据传送帧结构和中央控制单元12输出的并行信号生成传送数据帧并通过串行数据总线将该传送数据帧发送给业务单板2，生成发送时钟信号并通过发送时钟总线将发送时钟信号发送给业务单板2，生成第一帧同步信号并通过帧同步总线将第一帧同步信号发送给业务单板2。业务单板2通过发送时钟总线接收发送时钟信号，通过帧同步总线接收第一帧同步信号，根据发送时钟信号和第一帧同步信号通过串行数据总线接收传送数据帧，根据传送数据帧中的信息进行读数据操作或者写数据操作。其中，主板可采用实施例八中的主板，业务单板可采用实施例十中的业务单板，具体不再赘述。

本实施例的板间通信***中主板和业务单板之间采用串行控制总线进行板间通信，可通过采用时钟频率较高的发送时钟信号和接收时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。本实施例中的板间通信***采用的串行控制总线中的串行数据总线可以为一根或者多根，可通过增加串行数据总线的数量进一步提高对数据的处理速度和处理效率。本实施例中的业务单板中无需设置中央控制单元就可实现与主板的板间通信，节约了成本。

图13为本发明实施例十三提供的一种板间通信***的结构示意图，如图13所示，该***包括主板1和至少一个业务单板2，主板1和业务单板2之间通过串行控制总线连接，串行控制总线包括发送时钟总线、帧同步总线、接收时钟总线和至少一根串行数据总线。主板可采用实施例九中的主板，业务单板可采用实施例十一中的业务单板，具体不再赘述。

本实施例的板间通信***中的主板和业务单板之间采用串行控制总线进行板间通信，因此可通过采用时钟频率较高的发送时钟信号和接收时钟信号降低对数据的处理时间，从而提高了板间通信过程中对数据的处理速度和处理效率。本实施例中的板间通信***可以对主板和业务单板进行故障检测，从而提高了板间通信的可靠性。本实施例中的板间通信***采用的串行控制总线中的串行数据总线可以为一根或者多根，可通过增加串行数据总线的数量进一步提高对数据的处理速度和处理效率。本实施例的板间通信***仅在主板中设置中央控制单元，由主板的中央控制单元实现对业务单板的器件的集中控制，无需在业务单板中设置中央控制单元就可实现与主板的板间通信，节约了成本。

上述主板、业务单板、板间通信***与板间通信方法是基于同一构想，因此对于各模块执行过程以及各数据帧的具体描述可参见板间通信方法实施例中的叙述，此处不再赘述。

最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。

Claims (19)

1.一种板间通信方法，其特征在于，包括：

根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧，并通过串行数据总线将所述传送数据帧发送给业务单板；

生成发送时钟信号，并通过发送时钟总线将所述发送时钟信号发送给所述业务单板；

生成第一帧同步信号，并通过帧同步总线将所述第一帧同步信号发送给所述业务单板。

2.根据权利要求1所述的方法，其特征在于，所述传送帧结构根据所述串行数据总线的数量来确定。

3.根据权利要求1或2所述的方法，其特征在于，还包括：

接收所述业务单板通过所述帧同步总线发送的第二帧同步信号；

根据所述发送时钟信号和接收到的所述第二帧同步信号接收所述业务单板通过所述串行数据总线发送的回传数据帧；

通过并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元。

4.根据权利要求1或2所述的方法，其特征在于，还包括：

接收所述业务单板通过接收时钟总线发送的接收时钟信号；

接收所述业务单板通过所述帧同步总线发送的第二帧同步信号；

根据接收到的所述接收时钟信号和所述第二帧同步信号接收所述业务单板通过所述串行数据总线发送的回传数据帧；

通过所述并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元。

5.根据权利要求4所述的方法，其特征在于，所述接收所述业务单板通过所述串行数据总线发送的回传数据帧之后还包括：

根据所述回传数据帧的长度对所述第二帧同步信号中有效信号的长度进行校验，如果校验成功则执行所述通过所述并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元的步骤；或者

根据所述传送数据帧中的数据位宽信息和读写信息对所述回传数据帧中的数据位宽信息和读写信息进行校验，如果校验成功则执行所述通过所述并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元的步骤。

6.一种板间通信方法，其特征在于，包括：

接收主板通过发送时钟总线发送的发送时钟信号和通过帧同步总线发送的第一帧同步信号；

根据所述发送时钟信号和所述第一帧同步信号接收所述主板通过串行数据总线发送的传送数据帧；

通过并行总线将所述传送数据帧中的信息发送给器件。

7.根据权利要求6所述的方法，其特征在于，还包括：

根据回传帧结构和所述器件读出的数据信息生成回传数据帧，并通过所述串行数据总线将所述回传数据帧发送给所述主板；

生成第二帧同步信号，并通过所述帧同步总线将所述第二帧同步信号发送给所述主板。

8.根据权利要求7所述的方法，其特征在于，还包括：

生成接收时钟信号，并通过接收时钟总线将所述接收时钟信号发送给所述主板。

9.根据权利要求7或8所述的方法，其特征在于，所述回传帧结构根据所述串行数据总线的数量来确定。

10.根据权利要求6所述的方法，其特征在于，所述接收所述主板通过串行数据总线发送的传送数据帧之后还包括：

根据所述传送数据帧的长度对所述第一帧同步信号中有效信号的长度进行校验，如果校验成功则执行所述通过并行总线将所述传送数据帧中的信息发送给器件的步骤。

11.一种主板，包括中央控制单元，其特征在于，还包括至少一个第一板间通信装置；

所述中央控制单元，用于通过并行总线输出并行信号；

所述第一板间通信装置包括：

第一数据处理模块，用于根据传送帧结构和接收到的所述并行信号生成传送数据帧，并将所述传送数据帧通过串行数据总线发送给业务单板；

第一发送时钟信号处理模块，用于生成发送时钟信号并通过发送时钟总线将所述发送时钟信号发送给所述业务单板；

第一帧同步信号处理模块，用于生成第一帧同步信号并通过帧同步总线将所述第一帧同步信号发送给所述业务单板。

12.根据权利要求11所述的主板，其特征在于，所述第一帧同步信号处理模块还用于接收所述业务单板通过所述帧同步总线发送的第二帧同步信号；

所述第一数据处理模块还用于根据所述发送时钟信号和所述第二帧同步信号接收所述业务单板通过所述串行数据总线发送的回传数据帧，并通过所述并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元；

所述中央控制单元还用于接收所述回传数据帧中的数据信息。

13.根据权利要求11所述的主板，其特征在于，所述板间通信装置还包括：

第一接收时钟信号处理模块，用于接收所述业务单板通过接收时钟总线发送的接收时钟信号；

所述第一帧同步信号处理模块还用于接收所述业务单板通过所述帧同步总线发送的第二帧同步信号；

所述第一数据处理模块还用于根据所述接收时钟信号和所述第二帧同步信号接收所述业务单板通过所述串行数据总线发送的回传数据帧，并通过所述并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元；

所述中央控制单元还用于接收所述回传数据帧中的数据信息。

14.根据权利要求12或13所述的主板，其特征在于，还包括第一校验模块；

所述第一校验模块，用于根据所述第一数据处理模块接收的回传数据帧的长度对所述第一帧同步信号处理模块接收的第二帧同步信号中有效信号的长度进行校验，如果校验成功则所述第一数据处理模块通过所述并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元；或者

所述第一校验模块，用于根据所述传送数据帧中的数据位宽信息和读写信息对所述第一数据处理模块接收的回传数据帧中的数据位宽信息和读写信息进行校验，如果校验成功则所述第一数据处理模块通过所述并行总线将所述回传数据帧中的数据信息发送给所述中央控制单元。

15.一种业务单板，包括至少一个器件，其特征在于，还包括第二板间通信装置，所述第二板间通信装置包括：

第二发送时钟信号处理模块，用于接收主板通过发送时钟总线发送的发送时钟信号；

第二帧同步信号处理模块，用于接收所述主板通过帧同步总线发送的第一帧同步信号；

第二数据处理模块，用于根据所述发送时钟信号和所述第一帧同步信号接收所述主板通过串行数据总线发送的传送数据帧，并通过并行总线将所述传送数据帧中的信息发送给所述器件；

所述器件，用于接收所述传送数据帧中的信息，并根据所述传送数据帧中的信息进行读数据操作或者写数据操作。

16.根据权利要求15所述的业务单板，其特征在于，当根据所述传送数据帧中的信息进行读数据操作时，

所述第二数据处理模块还用于根据回传帧结构和所述器件读出的数据信息生成回传数据帧，并通过串行数据总线将所述回传数据帧发送给所述主板；

所述第二帧同步信号处理模块还用于生成第二帧同步信号，并通过所述帧同步总线将所述第二帧同步信号发送给所述主板。

17.根据权利要求16所述的业务单板，其特征在于，还包括：

第二接收时钟信号处理模块，用于生成接收时钟信号，并通过接收时钟总线将所述接收时钟信号发送给所述主板。

18.根据权利要求15至17任一所述的业务单板，其特征在于，还包括：

第二校验模块，用于根据所述第二数据处理模块接收的传送数据帧的长度对所述第二帧同步信号处理模块接收的第一帧同步信号中有效信号的长度进行校验，如果校验成功则所述第二数据处理模块通过所述并行总线将所述传送数据帧中的信息发送给所述器件。

19.一种板间通信***，其特征在于，包括主板和至少一个业务单板，所述主板和所述业务单板通过串行控制总线连接，所述串行控制总线包括发送时钟总线、帧同步总线和至少一根串行数据总线；

所述主板，用于根据传送帧结构和中央控制单元输出的并行信号生成传送数据帧并通过所述串行数据总线将所述传送数据帧发送给所述业务单板，生成发送时钟信号并通过所述发送时钟总线将所述发送时钟信号发送给所述业务单板，生成第一帧同步信号并通过所述帧同步总线将第一帧同步信号发送给所述业务单板；

所述业务单板，用于通过所述发送时钟总线接收所述发送时钟信号，通过所述帧同步总线接收所述第一帧同步信号，根据所述发送时钟信号和所述第一帧同步信号通过所述串行数据总线接收所述传送数据帧，根据所述传送数据帧中的信息进行读数据操作或者写数据操作。

Images