CN101895288A - E12和t12兼容接收和发送方法及装置 - Google Patents

Abstract

本发明揭示了一种E12和T12兼容接收方法，包括：接收模块接收时钟信号；当时钟信号为E12时钟信号时，通过全波整流极性变换电路将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号；多路差分转单端驱动器将高电平和低电平转换为PCM信号；PCM信号电路从PCM信号中恢复出频率为2MHz的数字时钟；T12时钟信号经过多路差分转单端驱动器转换成频率为2MHz的数字时钟。本发明还提供对应的发送方法及相应的装置。本发明采用数字集成芯片技术完成E12和T12兼容，缩短了E12和T12切换时间，克服了人工操作跳线带来的效率低、易出错的弊端。避免了使用继电器时受继电器开关次数的限制，提高了产品的可靠性。

Description

E12和T12兼容接收和发送方法及装置

技术领域

本发明涉及到信号传输技术领域，特别涉及到一种E12和T12兼容接收和发送方法及装置。

背景技术

SDH和WDM***中，外部时钟源常采用2M时钟，根据国际电信联盟(ITU-T)建议的要求，2M的外时钟需要提供两种不同接口的信号：2048kbit/s接口(E12)和2048kHz接口(T12)。目前实现这两种接口兼容的方法是在每对2M传输线上采用手动跳线或者采用继电器进行切换。

以一对2M信号输入和输出为例，说明现有E12和T12兼容的方法。结合图1，采用跳线实现E12和T12兼容的电路图。2M时钟接收方向，输入的2M差分信号INPUT+和INPUT-分别用跳线进行选择：当2M外时钟是2048kbit/s编码信号(E12)时，合上101、102跳线，断开103、104跳线，2048kbit/s处理电路提取出数字电平时钟。当2M外时钟是2048kHz信号(T12)时，合上103、104跳线，断开101、102跳线，2048kHz处理电路完成电平转换恢复出数字电平时钟。2M时钟发送方向，输出的2M差分信号OUTPUT+和OUTPUT-分别用跳线进行选择：当2M外时钟是2048kbit/s编码信号(E12)时，合上105、106跳线，断开107、108跳线，2048kbit/s处理电路完成数字电平时钟的编码和发送。当2M外时钟是2048kHz信号(T12)时，合上107、108跳线，断开105、106跳线，2048kHz处理电路将数字电平时钟信号转换成模拟差分信号。

结合图2，为采用继电器实现E12和T12兼容的电路图，2M时钟接收方向，输入的2M差分信号INPUT+和INPUT-分别用继电器进行选择：当2M外时钟是2048kbit/s编码信号(E12)时，软件控制109、110继电器打开，2048kbit/s处理电路提取出数字电平时钟。当2M外时钟是2048kHz信号(T12)时，软件控制109、110继电器关上，2048kHz处理电路完成电平转换恢复出数字电平时钟。2M时钟发送方向，输出的2M差分信号OUTPUT+和OUTPUT-分别用继电器进行选择：当2M外时钟是2048kbit/s编码信号(E12)时，控制111、112继电器打开，2048kbit/s处理电路完成数字电平时钟的编码和发送。当2M外时钟是2048kHz信号(T12)时，软件控制111、112继电器关上，2048kHz处理电路将数字电平时钟转换成模拟差分信号。

在具体实施过程中，本发明的发明人发现，采用跳线的方法完成E12和T12的切换必须手动改变跳线的设置，使用不方便。采用继电器的方法，继电器开关次数有限，开关过于频繁将会缩短继电器寿命，继电器放在防过压保护电路前，使产品的抗过压能力变弱，因此影响了产品性能。

发明内容

本发明的主要目的为提供使用模拟电路和数字集成芯片完成E12时钟信号和T12时钟信号的接收，控制数字集成芯片输出E12时钟信号或T12时钟信号的方法，从而实现E12和T12兼容的接收和发送方法及装置。

本发明提出一种E12和T12兼容接收方法，包括：

接收模块接收时钟信号；

当时钟信号为E12时钟信号时，通过全波整流极性变换电路将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号；

多路差分转单端驱动器将高电平和低电平转换为PCM信号；

PCM信号电路从PCM信号中恢复出频率为2MHz的数字时钟信号。

进一步，接收模块接收时钟信号后还包括：

当时钟信号为T12时钟信号时，多路差分转单端驱动器将T12时钟信号转换为频率为2MHz的数字时钟信号。

进一步，当时钟信号为E12时钟信号时，通过全波整流极性变换电路将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号具体为：

当时钟信号为E12时钟信号时，全波整流极性变换电路将E12时钟信号的1电平和-1电平转换为高电平，将E12时钟信号的0电平转换为低电平。

进一步，多路差分转单端驱动器将高电平和低电平转换为PCM信号包括：

多路差分转单端驱动器的第一路差分接收正端接收高电平，第一路差分接收负端接收低电平；

多路差分转单端驱动器的第二路差分接收正端接收低电平，第二路差分接收负端接收高电平；

多路差分转单端驱动器将高电平转换为数字电平PCM+，将低电平转换为数字电平PCM-。

本发明还提出一种E12和T12兼容发送方法，包括：

判断需发送时钟信号模式；

当时钟信号为E12时钟信号时，控制三态驱动器打开E12使能端关闭T12使能端；三态驱动器通过输出幅度调节电路发送E12时钟信号；

当时钟信号为T12时钟信号时，控制三态驱动器打开T12使能端关闭E12使能端；

三态驱动器通过隔直电路发送T12时钟信号。

进一步，判断需发送时钟信号模式具体为：

根据需发送时钟信号的输入接口判断是E12或T12的接口形式；

当需发送时钟信号的输入接口是E12接口形式时，判断需发送时钟信号为E12时钟信号；

当需发送时钟信号的输入接口是T12接口形式时，判断需发送时钟信号为T12时钟信号。

本发明还提出一种E12和T12兼容接收装置，包括：

接收模块，用于接收时钟信号；

全波整流极性变换电路，用于当时钟信号为E12时钟信号时，变换电路将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号；

多路差分转单端驱动器，用于将高电平和低电平转换为PCM信号；

PCM信号电路，用于从PCM信号中恢复出频率为2MHz的数字时钟信号。

进一步，多路差分转单端驱动器还用于当时钟信号为T12时钟信号时，将T12时钟信号转换为频率为2MHz的数字时钟信号。

进一步，全波整流极性变换电路具体用于当时钟信号为E12时钟信号时，将E12时钟信号的1电平和-1电平转换为高电平，将E12时钟信号的0电平转换为低电平。

进一步，多路差分转单端驱动器包括：

第一路差分接收正端，用于接收高电平；

第一路差分接收负端，用于接收低电平；

第二路差分接收正端，用于接收低电平；

第二路差分接收负端，用于接收高电平；

转换模块，用于将高电平转换为数字电平PCM+，将低电平转换为数字电平PCM-

本发明还提出一种E12和T12兼容发送装置，包括判断模块、控制模块、三态驱动器、输出幅度调节电路和隔直电路：

判断模块，用于判断需发送时钟信号模式；

控制模块，用于当时钟信号为E12时钟信号时，控制三态驱动器打开E12使能端关闭T12使能端；当时钟信号为T12时钟信号时，控制三态驱动器打开T12使能端关闭E12使能端；

三态驱动器，用于当E12使能端打开时，通过输出幅度调节电路发送E12时钟信号；当T12使能端打开时，通过隔直电路发送T12时钟信号。

进一步，判断模块具体用于：

根据需发送时钟信号的输入接口判断是E12或T12的接口形式；当需发送时钟信号的输入接口判断是E12接口形式时，判断需发送时钟信号为E12时钟信号；当需发送时钟信号的输入接口判断是T12接口形式时，判断需发送时钟信号为T12时钟信号。

本发明采用数字集成芯片技术完成E12和T12兼容，缩短了E12和T12切换时间，克服了人工操作跳线带来的效率低、易出错的弊端。还避免了使用继电器时受继电器开关次数限制，提高了产品的可靠性。

附图说明

图1为现有技术采用跳线实现E12和T12兼容接收的电路图；

图2为现有技术采用跳线实现E12和T12兼容发送的电路图；

图3为现有技术采用继电器实现E12和T12兼容接收的电路图；

图4为现有技术采用继电器实现E12和T12兼容发送的电路图

图5为本发明一种E12和T12兼容接收方法的一实施例的流程图；

图6为本发明一种E12和T12兼容发送方法的一实施例的流程图；

图7为本发明一种E12和T12兼容接收装置的一实施例的结构示意图；

图8为本发明一种E12和T12兼容发送装置的一实施例的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

参照图5，为本发明一种E12和T12兼容接收方法的一实施例的流程图；

步骤S101、接收时钟信号；

接收模块接收对端发送的时钟信号。

步骤S102、判断时钟信号的模式；

接收模块接收到时钟信号后经过阻抗匹配判断时钟信号是T12时钟信号还是E12时钟信号。当时钟信号为E12时钟信号时进入步骤S103；当时钟信号为T12时钟信号时进入步骤S106。

步骤S103、全波整流极性变换电路将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号；

当时钟信号为E12时钟信号时，E12时钟信号通过保护电路后连接到全波整流极性变化电路，全波整流极性变换电路将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号。

具体的，当时钟信号为E12时钟信号时，全波整流极性变换电路将E12时钟信号的1电平和-1电平转换为高电平，将E12时钟信号的0电平转换为低电平。

输入的2M差分信号INPUT+和INPUT-在PCB板上分叉走线，一路2M模拟差分时钟线经过阻抗匹配，保护电路之后，由全波整流极性变换电路将2048kbit/s编码的三种电平模拟信号：“1”、“0”、“-1”转换成高电平和低电平两种电平的模拟信号。多路差分转单端驱动器的第一路差分接收正端接收高电平的模拟信号，第一路差分接收负端接收低电平模拟信号，2048kbit/s编码的“1”电平经过全波整流极性变换电路转换成高电平，传送到第一路差分接收正端，由多路差分转单端驱动器转成数字电平PCM(+)。多路差分转单端驱动器的第二路差分接收正端接收低电平的模拟信号，第二路差分接收负端接收高电平的模拟信号，2048kbit/s编码的“-1”电平经过全波整流极性变换电路转换成高电平，传送到第二路差分接收负端，经过多路差分转单端驱动器转成数字电平PCM(-)，全波整流极性变换电路的功能可由带中心抽头的变压器和二极管实现。

步骤S104、多路差分转单端驱动器将高电平和低电平转换为PCM信号；

多路差分转单端驱动器的第一路差分接收正端接收高电平，第一路差分接收负端接收低电平；

多路差分转单端驱动器的第二路差分接收正端接收低电平，第二路差分接收负端接收高电平；

多路差分转单端驱动器将高电平转换为数字电平PCM(+)，将低电平转换为数字电平PCM(-)。

步骤S105、PCM信号电路从PCM信号中恢复出频率为2MHz的数字时钟信号。

PCM信号电路为能处理数字PCM信号能力的2048kbit/s接口芯片，完成解码和恢复时钟功能。

步骤S106、当时钟信号为T12时钟信号时，多路差分转单端驱动器将T12时钟信号转换为频率为2MHz的数字时钟信号。

当时钟信号阻抗匹配，判断为T12时钟信号后，经过保护电路连接多路差分转单端驱动器，因为2048kHz形式的外时钟模拟信号只有两种电平，且电压符合多路差分转单端驱动器的输入电压要求，所以多路差分转单端驱动器第三路差分接收正端接收2048kHz外时钟的高电平，第三路差分接收负端接收2048kHz外时钟的低电平，经过多路差分转单端驱动器转成2048kHz数字时钟。

本发明实施例采用数字集成芯片技术完成E12和T12兼容接收，缩短了E12和T12切换时间，克服了人工操作跳线带来的效率低、易出错的弊端。还避免了使用继电器时受继电器开关次数限制，提高了产品的可靠性。

参阅图6，为本发明一种E12和T12兼容发送方法的一实施例的流程图。

步骤S201、判断需发送时钟信号模式；

根据需发送时钟信号的输入接口判断是E12或T12的接口形式；

当需发送时钟信号的输入接口是E12接口形式时，判断需发送时钟信号为E12时钟信号；

当需发送时钟信号的输入接口是T12接口形式时，判断需发送时钟信号为T12时钟信号。

步骤S202、根据时钟信号模式打开对应使能端；

当时钟信号为E12时钟信号时，控制三态驱动器打开E12使能端关闭T12使能端；

当时钟信号为T12时钟信号时，控制三态驱动器打开T12使能端关闭E12使能端。

步骤S203、发送时钟信号。

当E12使能端打开时，三态驱动器通过输出幅度调节电路发送E12时钟信号；

当T12使能端打开时，三态驱动器通过隔直电路发送T12时钟信号。

根据当前输入接口是E12还是T12的接口形式，控制三态驱动器的两个E12使能端和T12使能端。当输入接口是E12时，软件打开E12使能端，关闭T12使能端，此时2048kbit/s编码时钟经过输出幅度调节电路和保护电路后，传送到外部。当输入接口是T12时，软件打开T12使能端，关闭E12使能端，此时2048kHz形式时钟经过隔直电路和保护电路后，传送到外部。本方法可分别关断E12和T12两种接口形式的时钟输出。

本发明实施例采用数字集成芯片技术完成E12和T12兼容发送，缩短了E12和T12切换时间，克服了人工操作跳线带来的效率低、易出错的弊端。还避免了使用继电器时受继电器开关次数限制，提高了产品的可靠性。

参阅图7，为本发明一种E12和T12兼容接收装置的一实施例的结构示意图。

本发明实施例提出的装置，包括：

接收模块31，用于接收时钟信号；

全波整流极性变换电路32，用于当时钟信号为E12时钟信号时，将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号；

多路差分转单端驱动器33，用于将高电平和低电平转换为PCM信号；

PCM信号电路34，用于从PCM信号中恢复出频率为2MHz的数字时钟信号。

进一步，多路差分转单端驱动器33还用于当时钟信号为T12时钟信号时，将T12时钟信号转换为频率为2MHz的数字时钟信号。

进一步，全波整流极性变换电路32具体用于当时钟信号为E12时钟信号时，将E12时钟信号的1电平和-1电平转换为高电平，将E12时钟信号的0电平转换为低电平。

进一步，多路差分转单端驱动器33包括：

第一路差分接收正端331，用于接收高电平；

第一路差分接收负端332，用于接收低电平；

第二路差分接收正端333，用于接收低电平；

第二路差分接收负端334，用于接收高电平；

转换模块335，用于将高电平转换为数字电平PCM(+)，将低电平转换为数字电平PCM(-)。

输入的2M差分信号INPUT+和INPUT-在PCB板上分叉走线，一路2M模拟差分时钟线经过阻抗匹配，保护电路之后，由全波整流极性变换电路32将2048kbit/s编码的三种电平模拟信号：“1”、“0”、“-1”转换成高电平和低电平两种电平的模拟信号。多路差分转单端驱动器33的第一路差分接收正端331接收高电平的模拟信号，第一路差分接收负端332接收低电平模拟信号，2048kbit/s编码的“1”电平经过全波整流极性变换电路32转换成高电平，传送到第一路差分接收正端331，由多路差分转单端驱动器33转成数字电平PCM(+)。多路差分转单端驱动器33的第二路差分接收正端333接收低电平的模拟信号，第二路差分接收负端334接收高电平的模拟信号，2048kbit/s编码的“-1”电平经过全波整流极性变换电路32转换成高电平，传送到第二路差分接收负端334，经过多路差分转单端驱动器33转成数字电平PCM(-)，全波整流极性变换电路32的功能可由带中心抽头的变压器和二极管实现。

PCM信号电路34为能处理数字PCM信号能力的2048kbit/s接口芯片，完成解码和恢复时钟功能。

参阅图8，为本发明一种E12和T12兼容发送装置的一实施例的结构示意图。

本发明实施例提出的装置，包括判断模块41、控制模块42、三态驱动器43、输出幅度调节电路44和隔直电路45；

判断模块41，用于判断需发送时钟信号模式；

控制模块42，用于当时钟信号为E12时钟信号时，控制三态驱动器43打开E12使能端关闭T12使能端；当时钟信号为T12时钟信号时，控制三态驱动器43打开T12使能端关闭E12使能端；

三态驱动器43，用于当E12使能端打开时，通过输出幅度调节电路44发送E12时钟信号；当T12使能端打开时，通过隔直电路45发送T12时钟信号。

进一步，判断模块41具体用于：

根据需发送时钟信号的输入接口判断是E12或T12的接口形式；当需发送时钟信号的输入接口是E12接口形式时，判断需发送时钟信号为E12时钟信号；当需发送时钟信号的输入接口是T12接口形式时，判断需发送时钟信号为T12时钟信号。

根据当前输入接口是E12还是T12的接口形式，控制模块42控制三态驱动器43的两个E12使能端和T12使能端。当输入接口是E12时，软件打开E12使能端，关闭T12使能端，此时2048kbit/s编码时钟经过输出幅度调节电路44和保护电路后，传送到外部。当输入接口是T12时，软件打开T12使能端，关闭E12使能端，此时2048kHz形式时钟经过隔直电路45和保护电路后，传送到外部。

输出幅度调节电路44调节2048kbit/s编码发送时钟的电压幅度，实现2048kbit/s外时钟波形整形功能。

隔直电路45去除2048kHz信号(T12)的直流偏置电平。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (12)

1.一种E12和T12兼容接收方法，其特征在于，包括：

接收模块接收时钟信号；

当所述时钟信号为E12时钟信号时，通过全波整流极性变换电路将所述E12时钟信号的三种电平转换成高电平和低电平两种模拟信号；

多路差分转单端驱动器将所述高电平和低电平转换为PCM信号；

PCM信号电路从所述PCM信号中恢复出频率为2MHz的数字时钟信号。

2.根据权利要求1所述的方法，其特征在于，所述接收模块接收时钟信号后还包括：

当所述时钟信号为T12时钟信号时，所述多路差分转单端驱动器将所述T12时钟信号转换为频率为2MHz的数字时钟信号。

3.根据权利要求1所述的方法，其特征在于，所述当时钟信号为E12时钟信号时，通过全波整流极性变换电路将E12时钟信号的三种电平转换成高电平和低电平两种模拟信号具体为：

当所述时钟信号为E12时钟信号时，所述全波整流极性变换电路将所述E12时钟信号的1电平和-1电平转换为高电平，将所述E12时钟信号的0电平转换为低电平。

4.根据权利要求1或3所述的方法，其特征在于，所述多路差分转单端驱动器将所述高电平和低电平转换为PCM信号包括：

所述多路差分转单端驱动器的第一路差分接收正端接收所述高电平，第一路差分接收负端接收低电平；

所述多路差分转单端驱动器的第二路差分接收正端接收所述低电平，第二路差分接收负端接收所述高电平；

所述多路差分转单端驱动器将所述高电平转换为数字电平PCM+，将所述低电平转换为数字电平PCM-。

5.一种E12和T12兼容发送方法，其特征在于，包括：

判断需发送时钟信号模式；

当所述时钟信号为E12接口形式的时钟信号时，控制三态驱动器打开E12使能端关闭T12使能端；所述三态驱动器通过输出幅度调节电路发送所述E12接口形式的时钟信号；

当所述时钟信号为T12接口形式的时钟信号时，控制所述三态驱动器打开T12使能端关闭E12使能端；所述三态驱动器通过隔直电路发送所述T12接口形式的时钟信号。

6.根据权利要求5所述的方法，其特征在于，所述判断需发送时钟信号模式的步骤具体为：

根据需发送时钟信号的输入接口判断是E12或T12的接口形式；

当所述需发送时钟信号的输入接口是E12接口形式时，判断所述需发送时钟信号为E12时钟信号；

当所述需发送时钟信号的输入接口是T12接口形式时，判断所述需发送时钟信号为T12时钟信号。

7.一种E12和T12兼容接收装置，其特征在于，包括：

接收模块，用于接收时钟信号；

全波整流极性变换电路，用于当所述时钟信号为E12时钟信号时，将所述E12时钟信号的三种电平转换成高电平和低电平两种模拟信号；

多路差分转单端驱动器，用于将所述高电平和低电平转换为PCM信号；

PCM信号电路，用于从所述PCM信号中恢复出频率为2MHz数字时钟信号。

8.根据权利要求7所述的装置，其特征在于，所述多路差分转单端驱动器还用于当所述时钟信号为T12时钟信号时，将所述T12时钟信号转换为频率为2MHz数字时钟信号。

9.根据权利要求7所述的装置，其特征在于，所述全波整流极性变换电路具体用于当所述时钟信号为E12时钟信号时，将所述E12时钟信号的1电平和-1电平转换为高电平，将所述E12时钟信号的0电平转换为低电平。

10.根据权利要求7或9所述的装置，其特征在于，所述多路差分转单端驱动器包括：

第一路差分接收正端，用于接收所述高电平；

第一路差分接收负端，用于接收低电平；

第二路差分接收正端，用于接收所述低电平；

第二路差分接收负端，用于接收所述高电平；

转换模块，用于将所述高电平转换为数字电平PCM+，将所述低电平转-换为数字电平PCM-。

11.一种E12和T12兼容发送装置，其特征在于，包括判断模块、控制模块、三态驱动器、输出幅度调节电路和隔直电路；

所述判断模块，用于判断需发送时钟信号模式；

所述控制模块，用于当所述时钟信号为E12时钟信号时，控制三态驱动器打开E12使能端关闭T12使能端；当所述时钟信号为T12时钟信号时，控制三态驱动器打开T12使能端关闭E12使能端；

所述三态驱动器，用于当E12使能端打开时，通过输出幅度调节电路发送所述E12时钟信号；当T12使能端打开时，通过隔直电路发送所述T12时钟信号。

12.根据权利要求11所述的装置，其特征在于，所述判断模块具体用于：

根据需发送时钟信号的输入接口判断是E12或T12的接口形式；当所述需发送时钟信号的输入接口是E12接口形式时，判断所述需发送时钟信号为E12时钟信号；当所述需发送时钟信号的输入接口是T12接口形式时，判断所述需发送时钟信号为T12时钟信号。

Images