CN101860205A - 调整器控制电路与操作其的方法以及切换调整器 - Google Patents

Abstract

一种调整器控制电路，包括高压侧驱动器，其接收供电电压。电容器用来储存电荷。第一晶体管耦接于电容器与高压侧驱动器的栅极之间。第一晶体管耦接电容器于第一节点，且第一晶体管耦接高压侧驱动器的栅极于第二节点。第一节点能被提升至一电压，使得第一晶体管在饱和模式下操作，以执行在第一节点与第二节点间的电荷共享，以便实质上导通高压侧驱动器。本发明可改善切换调整器的功率效率。

Description

调整器控制电路与操作其的方法以及切换调整器

技术领域

本发明涉及一种半导体电路，特别是涉及调整器控制电路、切换调整器、***、以及操作切换调整器的方法。

背景技术

近年来，在集成电路技术中半导体芯片的密度持续显著地增加。举例来说，平版印刷术的最小特征尺寸(例如MOSFET的尺寸)已降低至1微米以下。在连接位于相同芯片上且具有缩小尺寸的FET装置的精密电容器的构造下，越来越困难去维持制造参数使得来自这些装置的精确输出仍为有效。

集成电路已应用在各种电子装置，例如手机、个人数字助理(PersonalDigital Assistant，PDA)、电脑、以及/或其他电子装置。一般而言，由电子装置接收的外部电源不同于用来操作该电子装置的集成电路的电源。举例来说，膝上型电脑一般接收来自电池的20V电源，而其集成电路操作在3V或5V下。为了将供电电压转换为内部操作电压，则广泛地应用直流-直流(DC-DC)转换器。

发明内容

为了解决现有技术中存在的上述问题，本发明提供一种调整器控制电路，包括高压侧驱动器、电容器、以及第一晶体管。高压侧驱动器接收供电电压。电容器用来储存电荷。第一晶体管耦接于电容器与高压侧驱动器的栅极之间。第一晶体管耦接电容器于第一节点，且第一晶体管耦接高压侧驱动器的栅极于第二节点。第一节点能被提升至一电压，使得第一晶体管在饱和模式下操作，以执行在第一节点与第二节点间的电荷共享，以便实质上导通高压侧驱动器。

本发明另提供一种切换调整器，包括电感器、第一电容器、高压侧驱动器、第二电容器、以及第一晶体管。第一电容器耦接电感器。高压侧驱动器耦接电感器，且高压侧驱动器具有栅极且接收供应电压。第二电容器用来储存电荷。第一晶体管耦接于第二电容器与高压侧驱动器的栅极之间。第一晶体管耦接第二电容器于第一节点，且第一晶体管耦接高压侧驱动器的栅极于第二节点。第一节点能被提升至一电压，使得第一晶体管在饱和模式下操作，以执行在第一节点与第二节点间的电荷共享，以便实质上导通高压侧驱动器。

本发明更提供一种操作调整器控制电路的方法，该方法包括以下步骤：对一电容器充电，而电容器耦接晶体管于第一节点；以及提升第一节点至一电压，使得晶体管在饱和模式下操作，以执行在第一节点与第二节点间的电荷共享，以便实质上导通高压侧驱动器，其中，晶体管第二节点上耦接高压侧驱动器。

本发明可改善切换调整器的功率效率。

附图说明

图1表示根据本发明一实施例的切换调整器；

图2表示一示范切换调整器的数个节点的波形图；

图3表示根据本发明另一实施例的切换调整器；以及

图4表示根据本发明一实施例的***，其包括耦接集成电路的一示范切换调整器。

【附图标记说明】

图1：

100～切换调整器；101～负载；

102～调整器控制电路；103～电感器；

104～电容器；105～驱动电路级；

106～高压端驱动器；107～低压端驱动器；

110～电容器；115～晶体管；

120～二极管；125～晶体管；

135～电流镜；136、137～晶体管；

138～反向器；150a-150d～缓冲器；

A～输出节点；B、C、D、E～节点；

V_out～调整电压；Vpulse～脉波；

V_s～供应电压；

图2：

210、220～脉波Vpulse的转态；

图3：

300～切换调整器；301～负载；

302～调整器控制电路；303～电感器；

304～电容器；305～驱动电路级；

306～高压端驱动器；307～低压端驱动器；

310～电容器；315～晶体管；

320～二极管；325～晶体管；

335～电流镜；336、337～晶体管；

339～或非门(NOR)；350a-350d～缓冲器；

360～比较器；A～输出节点；

B、C、D、E～节点；V_out～调整电压；

Vpulse～脉波；V_s～供应电压；

图4：

400～***；401～切换调整器；

410～集成电路。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

切换调整器可作为直流-直流(DC-DC)转换器。现有的切换调整器包括耦接供电电压的驱动电路级。该现有调整器可输出调整电压。一般而言，驱动电路级包括高压侧驱动器(例如P型金属氧化物半导体(P-type metaloxide semiconductor，PMOS)晶体管)以及低压侧驱动器(例如N型金属氧化物半导体(N-type metal oxide semiconductor，NMOS)晶体管)。PMOS晶体管与NMOS晶体管交替地导通，以分别将供电电压耦合至驱动电路级的输出端以及释放在驱动电路级的输出端的耦合电压。可发现，PMOS晶体管的导通阻抗高于NMOS晶体管的导通阻抗。高阻抗PMOS晶体管可能对切换调整器的操作有不良影响。

为了解决关于高阻抗PMOS晶体管的问题，使用NMOS晶体管来取代PMOS晶体管作为高压端驱动器。为了导通该NMOS晶体管，一种现有切换调整器使用片外(off-chip)电容器来提高该NMOS晶体管的栅极电压。可发现，片外电容器使得切换调整器的设计变为复杂。添加片外电容器也导致更高的开支。

因此，提出另一种提高NMOS晶体管的栅极电压的方法，其在切换调整器内增加电荷泵浦电路(charge pump circuit)。然而，在注入电荷的期间，电荷泵浦电路可能损失能量。电荷泵浦电路的能量损失对于提高NMOS晶体管的栅极电压有不利的影响。可发现，包括电荷泵浦电路的切换调整器的面积增加，此切换调整器的设计变为复杂。

另一现有切换调整器使用NMOS晶体管作为高压侧驱动器且使用二极管作为低压侧驱动器。该切换调整器使用控制电路来提供信号去导通(close)一开关，以将提升后的电压耦合至NMOS晶体管的栅极。可发现，该提升后的电压受到供电电压的变化所影响。该电压可能过度提高，损坏了NMOS晶体管的栅极氧化层。在该开关导通之后，该切换调整器也允许立即发生电荷分享。在提高栅极电压的过程中，这可能导致能量损失。

基于前文，期望提出调整器控制电路、切换调整器、***以及操作切换调整器的方法。

可了解，以下叙述提供多种不同的实施例或范例。以下叙述元件与配置的具体范例，以精简本说明书。当然，这些仅仅是范例而不被限制在此。此外，在不同的范例中，本说明书可能重复参考数字以及/或文字。此数字或文字的重复是为了简明与清楚的效果，这不是规定在不同实施例之间以及/或在所讨论的多种结构之间的关系。此外，一特征重迭于、连接于、以及/或耦接于本说明书中随后的另一特征可包括这些特征以直接接触所形成的实施例，也可包括这些特征非以直接接触所形成的实施例，即是额外特征可***此两个特征之间。此外，使用空间上的相对应词，例如较低(lower)、较高(upper)、水平(horizontal)、垂直(vertical)、在…之上(above)、在…之下(below)、向…上(up)、向…下(down)、顶部(top)、底部(bottom)以及其衍生词(例如水平地(horizontally)、向下地(downwardly)、向上地(upwardly))，使得呈现本说明书中一特征与另一特征间的关系变为容易。这些空间上的相对应词的使用是为了适用于具有这些特征的装置的相异方位。

图1表示根据本发明实施例的切换调整器。在使用DC-DC转换器的实施例中，切换调整器100可设置来接收供电电压V_s(例如约24V)，且输出调整电压V_out(例如约5V)。调整电压可提供至各种集成电路以及/或印刷电路板(printed circuit board，PCB)使其操作。在图1中，参考数字101可表示耦接在切换调整器100内至少一集成电路的负载。需注意，上述供电电压V_s与调整电压V_out的数值仅为范例。本领域普通技术人员可修改这些数值以实现期望的供电电压V_s与调整电压V_out。

参阅图1，切换调整器100可包括调整器控制电路102、电感器103、电容器104、以及驱动电路级105。驱动电路级105可包括高压端驱动器106以及低压端驱动器107。高压端驱动器106以及低压端驱动器107中的每一个可具有栅极。高压端驱动器106的漏极可耦接供电电压V_s。低压端驱动器107的源极可耦接接地。高压端驱动器106的源极与低压端驱动器107的漏极可耦接调整器控制电路102的输出节点A。

调整器控制电路102可交替地将供电电压V_s与接地耦接至调整器控制电路102的输出节点A。借由切换输出节点A耦接供电电压V_s或接地，电流可由供电电压V_s提供至电感器103或者可由电容器104至接地来释放电流。借由控制电感器103的电流电荷，调整电压V_out可提供至具有负载101的电路。

在一些实施例中，调整器控制电路102可配置在单一集成电路内。电感器103与电容器104可配置在印刷电路板上。在至少一实施例中，调整器控制电路102、电感器103；以及电容器104可形成在相同芯片上。在另一实施例中，电感器103与电容器104可配置在一集成电路内。

参阅图1，调整器控制电路102可包括电容器110。电容器110可用来储存提供自供电电压V_s的电荷。调整器控制电路102可包括晶体管115，其耦接于高压端驱动器106的栅极与电容器110之间。节点B可配置在电容器110与晶体管115之间。节点C可配置在晶体管115与高压端驱动器106的栅极之间。在一些实施例中，晶体管115可以是PMOS晶体管、高压PMOS(high-voltage PMOS，HV PMOS)晶体管、或是能操作在高供应电压下的其他晶体管。在一些实施例中，电容器110与晶体管115可集合在单一芯片上或者在单一基底上。电容器110可配置在调整器控制电路102之内。

调整器控制电路102可包括一个二极管120。举例来说，二极管120可以是齐纳二极管(zener diode)，且是配置来将节点B的电压钳制在大约一既定数值或低于既定数值。在使用24V供电电压V_s的一实施例中，节点B的电压可钳制在介于大约24V与大约30V之间。

在一些实施例中，调整器控制电路102可包括晶体管125，其耦接节点C与接地之间。在一些实施例中，晶体管125可以是NMOS晶体管、双重扩散(double diffused MOS，DMOS)晶体管、或其他晶体管。晶体管125是作用来将节点C耦接至接地，以关闭高压侧驱动器106。需注意到，晶体管125的栅极与漏极间的电压差可以是大约24V。在使用DMOS晶体管的一些实施例中，晶体管125可合期望地降低由高电压差异所导致而对晶体管125的栅极氧化层的损坏。

调整器控制电路102可包括电流镜135、晶体管136及137、以及逻辑门，例如反向器138。电流镜135可耦接供电电压V_s。晶体管136可耦接于节点D与接地之间。晶体管137可耦接于电流镜135与接地之间。反向器138可耦接能接收脉波Vpulse的输入端与晶体管137之间。脉波Vpulse可包括一切换周期，用以控制高压侧驱动器106的导通或关闭。调整器控制电路102也可包括至少一缓冲器，例如缓冲器150a-150d。缓冲器150d可耦接于低压侧驱动器107的栅极。缓冲器150a可配置来接收脉波Vpulse，以导通或关闭低压侧驱动器107。

接下来是关于对电容器110充电的叙述。在使用24V供应电压V_s的一些实施例中，缓冲器150a可接收脉波Vpulse以导通低压侧驱动器107以及晶体管125。举例来说，位于缓冲器150d与低压侧驱动器107之间的节点E可以是大约5V(如图2所示)，以导通低压侧驱动器107以及晶体管125。导通的晶体管125可将节点C耦接至接地(如图2所示)。导通的低压侧驱动器107可将输出节点A耦接至接地(如图2所示)，以释放由接地经电感器103而流至电容器104的电流。

参阅图1及图2，脉波Vpulse可提供至反向器138以及晶体管136的栅极。脉波Vpluse可具有由一状态(例如低电平)转换为另一状态(例如高电平)的切换周期，如图2的转态210所示。由于晶体管210变为高电平，晶体管136导通，其将介于电流镜135与电容器110之间的节点D耦接至接地。反向器138可将转态21的高电平状态反向为低电平状态，其关闭了晶体管137。由于晶体管137关闭，电流镜135则不动作。电流可由供电电压V_s经二极管120而流至电容器110，以对电容器110充电。需注意，供电电压V_s可以是大约24V。节点B的电压可以被上拉至以及/或维持在大约24V减去二极管120的电压降后的电压值(如图2所示)。节点B与节点D之间的电压降V_BD可以是大约等于24V减去二极管120的电压降后的电压值。在使用PMOS晶体管做为晶体管115的一些实施例中，晶体管115的栅极与源极间的电压差较小，且晶体管115关闭。由于晶体管115关闭，在节点B的电荷以及/或电压不会耦接至节点C。需注意，节点C耦接于接地。在节点B与C之间没有电荷共享，节点C的电压则不会导通高压侧驱动器106。由于导通的低压侧驱动器107可以将输出端A耦接至接地(参阅图2)，因此释放了由接地经电感器103而流至电容器104的电流。

以下是关于提升节点B的电压的说明。在提升期间，低压侧驱动器107与晶体管125关闭。节点E可由5V下拉至0V(如图2所示)。关闭的晶体管125可关调节点C与接地之间的路径。关闭的低压侧驱动器107可关闭介于输出节点A与接地之间的路径。

假使切换周期由高电平转换为低电平，例如转态220(如图2所示)，晶体管136可关闭，且晶体管137可导通。导通的晶体管137可提供由供应电压V_s流至接地的电流。流经晶体管137的电流可被电流镜135接收而产生与其成一比例的电流，使得电流镜135的右侧PMOS晶体管导通，以将24V供电电压V_s耦接至节点D。需注意，介于节点B与节点D之间存在电压降V_BD，例如大约24V。节点B的电压将被提升至高于24V的电压。假使提升后的电压过高，介于节点B与晶体管115的栅极间的电压差可能会损坏晶体管115的栅极氧化层。借由在节点B与供应电压V_s之间加入二极管120，在节点B上提升后的电压可被限制在一既定数值或低于既定数值。在一些实施例中，提升后的电压可被钳制在大约30V或低于30V(如图2所示)。

由于节点B的电压被提升以及/或钳制在大约30V或低于30V，晶体管115可操作在饱和模式。导通的晶体管115可将节点B耦接至节点C以实现电荷共享，来上拉节点C的电压(参阅图2)。由于节点C的电压增加至大约为高压侧驱动器106的导通电压或者更高的电压，高压侧驱动器106可导通，以将供电电压V_s耦接输出节点A。可提供由供电电压V_s流至电感器103的电流，以输出调整电压V_out。借由提供电流或释放流经电感器103的电流，切换调整器100可作为DC-DC转换器，用以将供电电压V_s(例如24V)转换为调整电压V_out(例如5V)。

可发现，假使在节点B上的提升后的电压大于晶体管115的栅极电压，则开始介于节点B与C之间的电荷共享。在节点B上的提升后的电压能使晶体管115在饱和模式下操作，以实现节点B与C之间的电荷共享。假使在节点B上的提升后的电压被移除，晶体管115则关闭。晶体管115的导通或关闭是由节点B的电压所控制，而不是由提供至晶体管115的栅极的控制信号来直接控制。

图3是表示根据本发明实施例的另一切换调整器。在图3的切换调整器300中，与图1的切换调整器100相同的元件，是以图1的数字加上200后的数字来标示。在一些实施例中，调整器控制电路302可包括比较器360以及电容器365。比较器360可配置在节点D与逻辑门(例如或非门(NOR)339)之间。比较器360具有正端，其耦接节点D；且比较器360还具有负端，其耦接偏压电压V_bias。在一些实施例中，偏压电压V_bias可以视为参考电压。电容器265可配置在节点D与供应电压V_s之间。

比较器360可用来感测节点D的电压。假使节点D的电压已到达大约一既定电压值时，比较器360输出一信号来使节点D浮接。举例来说，假使节点D的电压被充电至或超过偏压电压V_bias，例如大约10V，比较器360可输出一信号至或非门339以关闭晶体管337。由于晶体管337关闭，因此不会产生流经电流镜335的右侧PMOS晶体管的电流，且该右侧PMOS晶体管关闭。由于节点D不会直接耦接供电电压V_s或接地，节点D则处于浮接状态。节点D可被充电至实质上低于供应电压V_s的一电压(例如10V)，且仍然实现在节点B上期望提升的电压。借由实质上降低节点D的电压以提升节点B，切换转换器300的功率效率可依期望地被改善。

电容器365可用来降低当节点D浮接时的噪声干扰。需注意，在节点D的电压已达到一电压后，节点D实质上没有直接耦接一电压(例如供电电压V_s)或接地。

图4是表示根据本发明实施例的***，其包括耦接集成电路的示范切换调整器。在图4中，***400包括集成电路410，其耦接切换调整器401。切换调整器401可接收外部供应电压，且将该供应电压转换为调整电压以提供给集成电路410。在一些实施例中，切换调整器401可以是前述与图1及图3相关连的切换调整器100或200。在一些实施例中，集成电路410可以是处理单元、中央处理单元、数字信号处理器、存储器电路、可接收该调整电压来操作的其他集成电路、以及/或前述集成电路的结合。

在一些实施例中，集成电路400与切换调整器401可以形成在一***内，且该***可以是实际上或电性上耦接印刷线路板或印刷电路板(PCB)，以形成电子集合。该电子集合可以是电子***的一部份，而该电子***例如为电脑、无线通信装置、电脑相关周边、娱乐装置、或者其他类似者。

在一些实施例中，包括集成电路410的***400可提供在一IC上的完整***，称为***芯片(system on a chip，SOC)装置或***集成电路(systemon integrate circuit，SOIC)装置。举例来说，这些SOC装置可在单一集成电路上提供为了实现手机、个人数字助理(Personal Digital Assistant，PDA)、数字录放影机(digital VCR)、数字摄录相机、数字相机、MP3播放器、或其他类似者而所需要的所有电路。

本发明虽以较佳实施例揭示如上，然其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的改变与润饰，因此本发明的保护范围应当视随附的权利要求所界定的范围为准。

Claims (10)

1.一种调整器控制电路，包括：

高压侧驱动器，用以接收供电电压；

电容器，用以储存电荷；以及

第一晶体管，耦接于该电容器与该高压侧驱动器的栅极之间，其中，该第一晶体管耦接该电容器于第一节点，且该第一晶体管耦接该高压侧驱动器的栅极于第二节点；

其中，该第一节点能被提升至一电压，使得该第一晶体管在饱和模式下操作，以执行在该第一节点与该第二节点间的电荷共享，以便实质上导通该高压侧驱动器。

2.如权利要求1所述的调整器控制电路，还包括：

电流镜，耦接于该电容器与该供电电压之间；

第二晶体管，耦接于该电流镜与接地之间；

第三晶体管，耦接于该电流镜与该接地之间；以及

逻辑门，耦接于该第二晶体管的栅极与该第三晶体管的栅极之间。

3.如权利要求2所述的调整器控制电路，还包括比较器，耦接于该电容器与该逻辑门之间，其中，该比较器执行以下操作：

感测第三节点的电压，其中，该第三节点耦接该电容器且相对于该第一节点；以及

假使该第三节点的电压为大约一既定电压值时，输出一信号以使该第三节点浮接。

4.一种切换调整器，包括：

电感器；

第一电容器，耦接该电感器；

高压侧驱动器，耦接该电感器，该高压侧驱动器具有栅极且接收供应电压；

第二电容器，用以储存电荷；以及

第一晶体管，耦接于该第二电容器与该高压侧驱动器的栅极之间，其中，该第一晶体管耦接该第二电容器于第一节点，且该第一晶体管耦接该高压侧驱动器的栅极于第二节点；

其中，该第一节点能被提升至一电压，使得该第一晶体管在饱和模式下操作，以执行在该第一节点与该第二节点间的电荷共享，以便实质上导通该高压侧驱动器。

5.如权利要求4所述的切换调整器，还包括：

电流镜，耦接于该第二电容器与该供电电压之间；

第二晶体管，耦接于该电流镜与接地之间；

第三晶体管，耦接于该电流镜与该接地之间；以及

逻辑门，耦接于该第二晶体管的栅极与该第三晶体管的栅极之间。

6.如权利要求5所述的切换调整器，还包括比较器，耦接于该第二电容器与该逻辑门之间，其中，该比较器执行以下操作：

感测第三节点的电压，其中，该第三节点耦接该第二电容器且相对于该第一节点；以及

假使该第三节点的电压为大约一既定电压值时，输出一信号以使该第三节点浮接。

7.如权利要求4所述的切换调整器，还包括低压侧驱动器，其中，该低压侧驱动器包括双重扩散金属氧化物半导体DMOS晶体管。

8.一种操作调整器控制电路的方法，该方法包括：

对电容器充电，该电容器耦接晶体管于第一节点；以及

提升该第一节点至一电压，使得该晶体管在饱和模式下操作，以执行在该第一节点与第二节点间的电荷共享，以便实质上导通该高压侧驱动器；

其中，该晶体管该第二节点上耦接高压侧驱动器。

9.如权利要求8所述的操作调整器控制电路的方法，还包括将该第一节点的电压钳制在大约一既定数值或低于该既定数值。

10.如权利要求8所述的操作调整器控制电路的方法，还包括：

感测第三节点的电压，其中，该第三节点耦接该电容器且相对于该第一节点；以及

假使该第三节点的电压为大约一既定电压值时，输出一信号以使该第三节点浮接。

Images