CN101859757B - 堆栈发光二极管芯片结构及其制造方法 - Google Patents
堆栈发光二极管芯片结构及其制造方法 Download PDFInfo
- Publication number
- CN101859757B CN101859757B CN200910131540.2A CN200910131540A CN101859757B CN 101859757 B CN101859757 B CN 101859757B CN 200910131540 A CN200910131540 A CN 200910131540A CN 101859757 B CN101859757 B CN 101859757B
- Authority
- CN
- China
- Prior art keywords
- electrode
- light
- semiconductor layer
- epitaxial layers
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Led Device Packages (AREA)
Abstract
本发明公开了一种堆栈发光二极管芯片结构，包括：一基板，两个半导体外延层相间隔设置于该基板上；一覆晶式发光二极管芯片，设置于所述两个半导体外延层之间，且与该两个半导体外延层电连接。本发明还公开了所述堆栈发光二极管芯片结构的制造方法，提供一基板；将两个半导体外延层相分隔设置于所述基板上；及设置一覆晶式发光二极管芯片于所述两个半导体外延层之上，且使该覆晶式发光二极管芯片与所述两个半导体外延层电连接。本发明能提高固定面积下的发光面积。
Description
技术领域
本发明涉及发光二极管领域，特别是涉及一种堆栈发光二极管芯片结构；本发明还涉及所述堆栈发光二极管的制造方法。
背景技术
发光二极管(LED Light Emitting Diode)是由半导体材料所制成的发光组件。该组件具有两个电极端子，在两个电极端子间施加电压，通入极小的电流，经由电子电洞的结合可将剩余能量以光的形式激发释出，此即发光二极管的基本发光原理。发光二极管不同于一般的白炽灯泡，发光二极管系属冷发光，具有耗电量低、组件寿命长、无须暖灯时间及反应速度快等优点，再加上其体积小、耐震动、适合量产，容易配合应用上的需求制成极小或阵列式的组件。目前发光二极管已普遍使用于信息、通讯及消费性电子产品的指示器与显示装置上，成为日常生活中不可或缺的重要组件。
关于发光二极管于诸多的现有技术中多有揭露，例如中国台湾专利公告第408497号“发光二极管照明装置”、中国台湾专利公告第452202号“密封式发光二极管照明装置”以及中国台湾专利公告第512548号“发光二极管照明器”均有所揭露。前述各公告案中所揭示的技术，多注重于以多颗发光二极管的发光作为照明用的发光光源，其主要的进步性技术仍着重在如何以多颗发光二极管以最合适的布局，方可达到较好的发光效率以及提升亮度。然而前述所揭示的技术中，在实际生产制造时，则会面临到大量装配所衍生的问题，因为多数的前述技术是必需使用多颗的单一发光二极管布成矩形数组或圆型数组的方式，方可使发光面积加大；如何增加单位面积的发光面积，实为一重大课题。
再者，以发光的效率而言，发光二极管所能承受的功率高低占重要的因素。当发光二极管能承受高功率的应用时，可使单颗发光二极管的亮度往上提升，进一步而言，可有效的增加发光二极管的应用范围，尤其应用于照明；因此，如何提高发光二极管的亮度为一相当重要的课题。而功率的提升，首先要克服的问题即在于发光二极管在电流导通后，其所产生的工作温度提升该如何排除或降低？综观前述技术中所揭露的数据可以发现，多数的发光二极管其有关散热的设计多于进行封装时完成，亦即于进行封装作业时外接具有散热功能的散热器。例如中国台湾专利公告第518775号“液冷式发光二极管及其封装方法”中即有相关的技术揭露，以及中国台湾专利公告第508833号“直冷式发光二极管”亦有相关技术的揭露。此类的散热设计旨在利用外加式的散热设计，例如外加气密罩以填充液体或气体等方式，使发光二极管在电流导后所产生的工作温度得以藉由此散热设计而发散，进而使工作温度不会过高，使发光二极管能承受高功率的应用而不会产生光衰减的现象，以确保其应用性。然而，外加的设计虽可达到散热的目的，但也增加了其封装时的加工程序，且外加式的散热设计于封装时能否有效结合，则势必成为品质检测过程的另一种负担。
另外，请参见图1所示的现有的正面发光二极管设置于承载板的结构示意图。如图所示，一般将发光二极管的基板设置于该承载板之上，且二个发光二极管芯片具有一定的距离，造成承载板的面积并非等于发光面积，使利用性降低。图2为现有技术中覆晶式发光二极管设置于承载板之上的结构示意图；与图1所示的结构存在相同的问题，承载板的面积并非等于发光面积。
有鉴于上述问题，现有技术以增加单一芯片的发光效率为目的，因为散热的问题一直无法解决，所以增加效率后光衰减无法解决。提高发光面积实为目前业界所需解决问题之一，本发明所提供的一种发光二极管芯片组，不以提高单颗晶粒的发光效率为目的。
发明内容
本发明要解决的技术问题是提供一种堆栈发光二极管芯片结构，以提高固定面积下的发光面积；为此本发明还要提供一种所述堆栈发光二极管芯片结构的制造方法。
为解决上述技术问题，本发明的堆栈发光二极管芯片结构包括：
一基板，两个半导体外延层相间隔设置于该基板上；
一覆晶式发光二极管芯片，设置于所述两个半导体外延层之间，且与该两个半导体外延层电连接。
所述堆栈发光二极管芯片结构的制造方法是采用如下技术方案实现的：
提供一基板；
将两个半导体外延层相分隔设置于所述基板上；及
设置一覆晶式发光二极管芯片于所述两个半导体外延层之上，且使该覆晶式发光二极管芯片与所述两个半导体外延层电连接。
本发明的堆栈发光二极管及其制造方法，利用两个正面发光型发光二极管芯片与一覆晶式发光二极管芯片以相叠的方式，藉此提高设置于一基板上的利用面积，可提高该基板整体的发光面积。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有的正面发光二极管设置于承载板之上的结构示意图；
图2是现有的覆晶式发光二极管设置于承载板之上的结构示意图；
图3是本发明的实施例一结构示意图；
图4A至4D是图3所示实施例的制造流程图；
图5是本发明的实施例二结构示意图；
图6是本发明的实施例三结构示意图。
图中符号说明：
10为基板；20为第一半导体外延层；211为第一半导体层；
212为第一发光层；213为第二半导体层；214为第一电极；
215为第二电极；30为第二半导体外延层；311为第一半导体层；
312为第一发光层；313为第二半导体层；314为第一电极；
315为第二电极；40为覆晶式发光二极管芯片；41为第三半导体层；
42为第二发光层；43为第四半导体层；44为透明基板；
45为第三电极；46为第四电极；50为第一凸块；
60为第二凸块；D为分隔距离。
具体实施方式
现有技术中将发光二极管芯片以正面型或覆晶式固晶于一承载板上，必须两两相隔，使该承载板的面积并非等于发光面积，造成单位面积的发光亮度较低；本发明是为了解决现有技术所存在的问题提供一种能提高发光面积的堆栈发光二极管及其制造方法。
参见图3所示的本发明的堆栈发光二极管芯片结构实施例一。如图所示，在该实施例中，所述堆栈发光二极管包括一基板10，正面发光型的两个半导体外延层20、30，以及一覆晶式发光二极管芯片40。其中，所述的两个半导体外延层20、30设置于该基板10之上，且分隔设置，相互之间具有一相隔距离D。该覆晶式发光二极管芯片40的电极与所述的两个半导体外延层20、30的电极电连接，且该覆晶式发光二极管芯片40并不与所述基板10相接触。
第一半导体外延层20与第二半导体外延层30，其结构由下而上包括一第一半导体层211、311，一第一发光层212、312及一第二半导体层213、313，且依序堆栈于所述基板10之上；还包括一第一电极214、314与一第二电极215、315，该第一电极214、314设置于第一半导体层211、311之上，该第二电极215、315设置于第二半导体层213、313之上。
所述覆晶式发光二极管芯片40由下而上包括一第三半导体层41、一第二发光层42与一第四半导体层43；还包括一第三电极45与一第四电极46。该第三电极45设置于该第四半导体层43之下，该第四电极46设置于该第三半导体层41之下。
第一半导体外延层20的第一电极214与覆晶式发光二极管芯片40的第四电极46以一第一凸块50电连接；第二半导体外延层30的第二电极315与覆晶式发光二极管芯片40的第三电极45以一第二凸块60电连接。
所述两个半导体外延层20、30与覆晶式发光二极管芯片40具有相同单一色光或者具有至少二种以上之色光。例如：两个半导体外延层20、30与覆晶式发光二极管芯片40同为白光，或者两个半导体外延层20、30与覆晶式发光二极管芯片40分别为三原色光或者蓝光及黄光，且两个半导体外延层20、30的发光波长小于覆晶式发光二极管芯片40的发光波长。
再参见图4A至4D所示，图3所示本发明的实施例一制造流程包括如下步骤(本发明为一种混合固晶式的发光二极管的制造方法)：
提供一基板10(参见图4A)；
分隔磊晶形成两个半导体外延层20、30于所述基板10上(参见图4B)；
设置一覆晶式发光二极管芯片40，且以一第一凸块50与一第二凸块60与两个半导体外延层20、30相接，且三者电性相接(参见图4C)。
去除覆晶式发光二极管芯片40的一透明基板44。该覆晶式发光二极管芯片40的第四半导体层43的出光面具有一粗化结构(参见图4D)。
所述的两个半导体外延层20、30以及覆晶式发光二极管芯片40的磊晶方式，从所述基板、第一半导体层、发光层、第二半导体层、第一电极与第二电极均为现有技术，非本发明的技术特征，故不再赘述。
另外，若不执行如图4D所示的步骤，则本发明的混合固晶式的发光二极管还包括透明基板44，如图5所示，其为本发明的实施例二混合固晶式的发光二极管。
当复数个半导体外延层20、30与复数个覆晶式发光二极管芯片40以电性连接时，半导体外延层20、30与覆晶式发光二极管芯片40之间可依串联电性连接形成一桥式整流结构，或者依并联电性连接形成一桥式整流结构，或者依串并联电性连接形成一桥式整流结构，或者依串联电性连接形成一桥式交流发光装置或全波交流发光装置，或者依并联电性连接形成一桥式交流发光装置或全波交流发光装置，或者依串并联电性连接形成一桥式交流发光装置或全波交流发光装置。
最后，请参见图6，本发明的堆栈发光二极管实施例三。它与前述的实施例结构不同之处在于串并联的差异。第一半导体外延层20的第一电极214与覆晶式发光二极管芯片40的第三电极45以一第一凸块50电性相接，第二半导体外延层30的第二电极315与覆晶式发光二极管芯片40的第四电极46以一第二凸块60电性相接。
以上通过实施例，对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (24)
1.一种堆栈发光二极管芯片结构，其特征在于，包括：
一基板，两个半导体外延层相间隔设置于该基板上；
一覆晶式发光二极管芯片，设置于所述两个半导体外延层之间，且与该两个半导体外延层电连接；
其中，所述覆晶式发光二极管芯片是以相叠的方式设置在所述两个半导体外延层之上。
2.如权利要求1所述的堆栈发光二极管芯片结构，其特征在于：所述两个半导体外延层分为第一半导体外延层与第二半导体外延层，其分别由下而上包括：
一第一半导体层，设置于所述基板之上；
一第一发光层，设置于所述第一半导体层之上；及
一第二半导体层，设置于所述第一发光层之上；
还包括一第一电极与一第二电极，该第一电极设置于所述第一半导体层之上，该第二电极设置于所述第二半导体层之上。
3.如权利要求1所述的堆栈发光二极管芯片结构，其特征在于：所述覆晶式发光二极管芯片由下而上包括：
一第三半导体层；
一第二发光层，设置于所述第三半导体层之上；以及
一第四半导体层，设置于所述第二发光层之上；
还包括一第三电极与一第四电极，该第三电极设置于所述第四半导体层之下，该第四电极设置于所述第三半导体层之下。
4.如权利要求2所述的堆栈发光二极管芯片结构，其特征在于：所述覆晶式发光二极管芯片由下而上包括：
一第三半导体层；
一第二发光层，设置于所述第三半导体层之上；以及
一第四半导体层，设置于所述第二发光层之上；
还包括一第三电极与一第四电极，该第三电极设置于所述第四半导体层之下，该第四电极设置于所述第三半导体层之下；
所述第一半导体外延层的第一电极与覆晶式发光二极管芯片的第三电极相连接，所述第二半导体外延层的第二电极与覆晶式发光二极管芯片的第四电极相连接。
5.如权利要求2所述的堆栈发光二极管芯片结构，其特征在于：所述覆晶式发光二极管芯片由下而上包括：
一第三半导体层；
一第二发光层，设置于所述第三半导体层之上；以及
一第四半导体层，设置于所述第二发光层之上；
还包括一第三电极与一第四电极，该第三电极设置于所述第四半导体层之下，该第四电极设置于所述第三半导体层之下；
所述第一半导体外延层的第一电极与覆晶式发光二极管芯片的第四电极相连接，所述第二半导体外延层的第二电极与覆晶式发光二极管芯片的第三电极相连接。
6.如权利要求2或3所述的堆栈发光二极管芯片结构，其特征在于：所述两个半导体外延层与覆晶式发光二极管芯片具有相同单一色光。
7.如权利要求2或3所述的堆栈发光二极管芯片结构，其特征在于：所述两个半导体外延层与覆晶式发光二极管芯片具有至少二种以上的色光。
8.如权利要求2或3所述的堆栈发光二极管芯片结构，其特征在于：所述两个半导体外延层的发光波长小于覆晶式发光二极管芯片的发光波长。
9.如权利要求3所述的堆栈发光二极管芯片结构，其特征在于：所述覆晶式发光二极管芯片还包括一透明基板，该透明基板位于第四半导体层之上。
10.如权利要求3所述的堆栈发光二极管芯片结构，其特征在于：所述第四半导体层的出光面为一粗糙面。
11.如权利要求1所述的堆栈发光二极管芯片结构，其特征在于：所述半导体外延层为多对，所述覆晶式发光二极管芯片为多个，每一对半导体外延层分别与一个覆晶式发光二极管芯片电连接，形成多个堆栈发光二极管芯片。
12.如权利要求11所述的堆栈发光二极管芯片结构，其特征在于：所述多个堆栈发光二极管芯片依串联电连接形成一桥式整流结构。
13.如权利要求11所述的堆栈发光二极管芯片结构，其特征在于：所述多个堆栈发光二极管芯片依并联电连接形成一桥式整流结构。
14.如权利要求11所述的堆栈发光二极管芯片结构，其特征在于：所述多个堆栈发光二极管芯片依串并联电连接形成一桥式整流结构。
15.如权利要求11所述的堆栈发光二极管芯片结构，其特征在于：所述多个堆栈发光二极管芯片依串联电连接形成一桥式交流发光装置或全波交流发光装置。
16.如权利要求11所述的堆栈发光二极管芯片结构，其特征在于：所述多个堆栈发光二极管芯片依并联电性连接形成一桥式交流发光装置或全波交流发光装置。
17.如权利要求11所述的堆栈发光二极管芯片结构，其特征在于：所述多个堆栈发光二极管芯片依串并联电连接形成一桥式交流发光装置或全波交流发光装置。
18.一种堆栈发光二极管芯片结构的制造方法，其特征在于：
提供一基板；
将两个半导体外延层相分隔设置于所述基板上；及
设置一覆晶式发光二极管芯片于所述两个半导体外延层之上，且使该覆晶式发光二极管芯片与所述两个半导体外延层电连接；
其中，所述覆晶式发光二极管芯片是以相叠的方式设置在所述两个半导体外延层之上。
19.如权利要求18所述的制造方法，其特征在于：所述半导体外延层包括第一半导体外延层与第二半导体外延层，按如下步骤制作：
形成一第一半导体层于所述基板之上；
形成一第一发光层于所述第一半导体层之上；及
形成一第二半导体层于所述第一发光层之上；
还包括形成一第一电极与一第二电极的步骤，所述第一电极设置于所述第一半导体层之上，所述第二电极设置于第二半导体层之上。
20.如权利要求18所述的制造方法，其特征在于：所述覆晶式发光二极管芯片按如下步骤制作：
形成一第三半导体层；
形成一第二发光层于所述第三半导体层之上；
形成一第四半导体层于所述第二发光层之上；以及
形成一第三电极与一第四电极，该第三电极设置于所述第四半导体层之下，该第四电极设置于所述第三半导体层之下。
21.如权利要求19所述的制造方法，其特征在于：所述覆晶式发光二极管芯片按如下步骤制作：
形成一第三半导体层；
形成一第二发光层于所述第三半导体层之上；
形成一第四半导体层于所述第二发光层之上；以及
形成一第三电极与一第四电极，该第三电极设置于所述第四半导体层之下，该第四电极设置于所述第三半导体层之下；
所述覆晶式发光二极管芯片与两个半导体外延层实施电连接按如下步骤进行：
连接所述第一半导体外延层的第一电极与覆晶式发光二极管芯片的第三电极；及
连接所述第二半导体外延层的第二电极与覆晶式发光二极管芯片的第四电极。
22.如权利要求19所述的制造方法，其特征在于：所述覆晶式发光二极管芯片按如下步骤制作：
形成一第三半导体层；
形成一第二发光层于所述第三半导体层之上；
形成一第四半导体层于所述第二发光层之上；以及
形成一第三电极与一第四电极，该第三电极设置于所述第四半导体层之下，该第四电极设置于所述第三半导体层之下；
所述覆晶式发光二极管芯片与两个半导体外延层实施电连接按如下步骤进行：
连接所述第一半导体外延层的第一电极与覆晶式发光二极管芯片的第四电极；及
连接所述第二半导体外延层的第二电极与覆晶式发光二极管芯片的第三电极。
23.如权利要求20所述的制造方法，其特征在于：还包括形成一透明基板于所述第四半导体层上的步骤。
24.如权利要求20所述的制造方法，其特征在于：还包括一粗化步骤：粗化所述第四半导体层的出光面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910131540.2A CN101859757B (zh) | 2009-04-07 | 2009-04-07 | 堆栈发光二极管芯片结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910131540.2A CN101859757B (zh) | 2009-04-07 | 2009-04-07 | 堆栈发光二极管芯片结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101859757A CN101859757A (zh) | 2010-10-13 |
| CN101859757B true CN101859757B (zh) | 2014-04-09 |
Family
ID=42945540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910131540.2A Active CN101859757B (zh) | 2009-04-07 | 2009-04-07 | 堆栈发光二极管芯片结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101859757B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110416243B (zh) * | 2019-07-26 | 2021-11-12 | 成都辰显光电有限公司 | 一种显示面板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1381906A (zh) * | 2001-04-09 | 2002-11-27 | 株式会社东芝 | 发光装置 |
| CN1773703A (zh) * | 2005-11-04 | 2006-05-17 | 友达光电股份有限公司 | 白光发光元件及其制造方法 |
| CN101145570A (zh) * | 2006-09-13 | 2008-03-19 | 海立尔股份有限公司 | 发光二极管结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8017955B2 (en) * | 2004-11-19 | 2011-09-13 | Koninklijke Philips Electronics N.V. | Composite LED modules |
-
2009
- 2009-04-07 CN CN200910131540.2A patent/CN101859757B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1381906A (zh) * | 2001-04-09 | 2002-11-27 | 株式会社东芝 | 发光装置 |
| CN1773703A (zh) * | 2005-11-04 | 2006-05-17 | 友达光电股份有限公司 | 白光发光元件及其制造方法 |
| CN101145570A (zh) * | 2006-09-13 | 2008-03-19 | 海立尔股份有限公司 | 发光二极管结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101859757A (zh) | 2010-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7635870B2 (en) | LED packaging structure | |
| US7777237B2 (en) | Semiconductor light-emitting device and method of fabricating the same | |
| CN104517947A (zh) | 发光二极管组件及制作方法 | |
| CN201066688Y (zh) | 发光二极管及背光模组 | |
| CN102709278A (zh) | 荧光薄膜平面薄片式led阵列光源 | |
| US8304789B2 (en) | Light emitting diode package | |
| TW201421744A (zh) | 白光發光二極體模組 | |
| CN103165592A (zh) | 发光装置 | |
| JP2007258620A (ja) | 発光装置 | |
| CN102194801A (zh) | 正向发光的发光二极管封装结构及其形成方法 | |
| US20070246726A1 (en) | Package structure of light emitting device | |
| US8536593B2 (en) | LED device having two LED dies separated by a dam | |
| CN103775858A (zh) | 芯片倒装于透明陶瓷管的4π出光LED发光管及照明灯 | |
| CN102723324A (zh) | 一种双面出光平面薄片式led封装结构 | |
| CN105280795A (zh) | 发光单元与发光模块 | |
| CN202712175U (zh) | 荧光薄膜平面薄片式led阵列光源 | |
| CN202513205U (zh) | 发光二极管封装结构 | |
| CN101859757B (zh) | 堆栈发光二极管芯片结构及其制造方法 | |
| CN101676630B (zh) | 发光二极管灯泡 | |
| CN202712177U (zh) | 一种双面出光平面薄片式led封装结构 | |
| CN101807632B (zh) | 发光二极管封装 | |
| CN206619611U (zh) | 一种裸晶封装光引擎 | |
| TW201007922A (en) | Structure of stacked LED chip and manufacturing method thereof | |
| US20120273809A1 (en) | Light emitting diode device | |
| CN204204854U (zh) | 可调光cob光源模组 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |