CN101844740A - 一种基于金硅共晶的低温键合方法 - Google Patents

一种基于金硅共晶的低温键合方法 Download PDF

Info

Publication number
CN101844740A
CN101844740A CN201010189314A CN201010189314A CN101844740A CN 101844740 A CN101844740 A CN 101844740A CN 201010189314 A CN201010189314 A CN 201010189314A CN 201010189314 A CN201010189314 A CN 201010189314A CN 101844740 A CN101844740 A CN 101844740A
Authority
CN
China
Prior art keywords
bonding
silicon
layer
preparation
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010189314A
Other languages
English (en)
Inventor
熊斌
荆二荣
王跃林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201010189314A priority Critical patent/CN101844740A/zh
Publication of CN101844740A publication Critical patent/CN101844740A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Ceramic Products (AREA)

Abstract

本发明涉及一种基于金硅共晶的低温键合的方法，包括上基板的制备、下基板的制备以及上、下基板对准键合，其特征在于以金和硅为键合材料，通过加温加压的方式实现了键合。由于Au不易氧化，所以键合界面没有金属氧化层阻碍键合反应。当键合温度大于Au/Si的共晶温度时，反应中会形成液态的AuSi合金，液态的合金不仅会增强硅和金的扩散，还可以消除键合表面粗糙度的影响。同时，非晶硅或多晶硅表面沉积了一层Ti/Au层，其中Ti金属层用于除去硅表面的自然氧化层，使Au/Si反应在键合区域的各个点都发生。更重要的是，该键合方法不仅可以用于硅材料的键合，还可以用于非硅材料的键合。

Description

一种基于金硅共晶的低温键合方法
技术领域
本发明涉及一种低温键合方法，更确切地说是一种基于金硅共晶的低温键合方法，该键合方法不仅可以用于硅材料的键合，还可以用于非硅材料的键合。属微电子机械***(MEMS)领域。
背景技术
键合可以将表面硅加工和体硅加工有机地结合在一起，已成为MEMS器件开发和实用化的关键技术之一。此外，键合技术还可用于芯片的圆片级封装、SOI材料制备、三维集成等。与其它键合方法相比，低温键合可以防止高温键合(如硅熔融键合)引起的下列问题：(1)高温对圆片上的温度敏感电路和微结构造成热损坏(如超过450℃的高温就会对CMOS铝电路造成破坏)；(2)高温易引入杂质，造成衬底杂质的重新分布；(3)对于热膨胀系数(CTE)差较大的材料间键合，高温导致很大的变形和残余热应力，直接影响到器件性能和成品率。
目前已研发出了多种低温键合技术，如表面活化低温键合、阳极键合、焊料键合、热压键合等。表面活化低温键合工艺时间长(一般为几小时到几十小时)，效率较低，且由于涉及表面处理，难以满足含图形和电路的圆片键合要求。阳极键合目前在MEMS器件制备过程中得到了广泛的应用，其缺点是不能对两硅片直接进行键合，而且由于钠离子的存在，不能和MOS工艺兼容。键合过程中的高电压产生的静电力也可能使MEMS器件中其他要求可动的硅结构粘附到玻璃上，导致器件失效，同时高电势会使硅材料改变其半导体特性，影响器件性能。
焊料键合对键合表面的平整度要求不高，但是焊料表面往往容易氧化，键合面的氧化层将严重影响键合的实现，同时，焊料往往通过电镀法制备，增加了工艺难度和复杂性。热压键合往往需要较大的键合压力，以消除键合表面粗糙度的影响。
发明内容
为了克服现有的低温键合方法的不足，本发明的目的在于提出一种基于金硅共晶的键合方法，依次包括以下步骤：
(1)上基板制备：在抛光的单晶硅片上，热生长或化学气相沉积一层氧化硅。在氧化硅层上的待键合处依次蒸发或溅射30-60nm厚的Ti膜和200-400nm厚的Au膜。
(2)下基板制备：在抛光的单晶硅片上，热生长或化学气相沉积一层氧化硅。在氧化硅层上的待键合处化学气相沉积一层0.5-2μm厚的非晶硅或多晶硅层，然后在非晶硅或多晶硅层上依次蒸发或溅射30-60nm厚的Ti膜和200-400nm厚的Au膜。
(3)将上基板与下基板的键合面对准并贴合，再送入键合机，升温至340-450℃，并施加0.2-0.4MPa的压力，键合加压时间为20-40分钟，然后撤除压力，冷却到室温，实现低温键合。
综上所述，本发明涉及一种基于金硅共晶的键合方法：
①包括上基板的制备，下基板的制备，上基板与下基板对准，键合过程，其特征在于以金、钛和硅为中间键合层材料；
②所述的上基板由基板材料和键合层材料构成，上基板的基板材料可以为带有氧化层的硅片或包括玻璃、GaN在内的非硅材料，上基板的键合层材料由Ti/Au多层膜构成，其中Ti层是金和基板材料之间的过渡层，用于增强金属层与基板材料之间的粘附；
③所述的下基板由基板材料和键合层材料构成，下基板的基板材料可以为带有氧化层的硅片或包括玻璃、GaN在内的非硅材料，下基板的键合层材料由Si/Ti/Au多层膜构成，其中Si层为非晶硅或多晶硅，Ti层用于除去硅表面的自然氧化层，使Au/Si反应在键合区域的各个点都发生；
④所述的键合温度大于340℃，这样键合过程中就会形成液态的AuSi合金，液态的合金不仅会增强硅和金的扩散，还可以消除键合表面粗糙度的影响，但不宜太高，以340-450℃为宜；
⑤所述的键合方法不仅可以用于硅材料的键合，也可以用于包括玻璃、GaN的非硅材料。
本发明利用金硅共晶进行键合，具有以下突出的优点：
(1)作为贵金属，Au不易氧化，所以键合界面没有金属氧化层阻碍键合反应。
(2)当键合温度大于Au/Si的共晶温度时，反应中会形成液态的AuSi合金，液态的合金不仅会增强Si和Au的扩散，还可以消除键合表面粗糙度的影响。
(3)非晶硅或多晶硅表面沉积了一层Ti/Au层，其中Ti金属层用于除去硅表面的自然氧化层，使Au/Si反应在键合区域的各个点都发生。
(4)该键合方法不仅可以用于硅材料的键合，还可以用于非硅材料的键合。
附图说明
图1上基板结构图
图2下基板结构图
图中各数字代表的含义为：
1.硅片1，2.氧化硅层，3.Ti层，4.Au层，5.硅片2，6.非晶硅或多晶硅层。
具体实施方式
实例1：
(1)上基板制备：在抛光的单晶硅片1上，热生长或化学气相沉积一层氧化硅层2，在氧化硅层2上的待键合处依次蒸发或溅射30-60nm厚的Ti层3和200-400nm厚的Au层4。如图1所示。
(2)下基板制备：在抛光的单晶硅片5上，热生长或化学气相沉积一层氧化硅层2，在氧化硅层2上的待键合处化学气相沉积一层0.5-2μm厚的非晶硅或多晶硅层6，然后在非晶硅或多晶硅层6上依次蒸发或溅射30-60nm厚的Ti层3和200-400nm厚的Au层4。如图2所示。
(3)将上基板与下基板的键合面对准并贴合，再送入键合机，升温至340-450℃，并施加0.2-0.4MPa的压力，加压时间为20-40分钟，然后撤除压力，冷却到室温，键合完成。
实例2：
按照实例1工艺进行，调整内容为：上基板制备中，在氧化硅层2上的待键合处先气相沉积一层0.5-2μm厚的非晶硅或多晶硅层，再依次热蒸发或溅射30-60nm厚的Ti层3和200-400nm厚的Au层4。
实例3：
按照实例1工艺进行，调整内容为：氧化的硅片1和5换成其它材料，如玻璃或GaN等。

Claims (8)

1.一种基于金硅共晶的低温键合的方法，其特征在于包括上基板的制备、下基板的制备、上基板与下基板对准键合，具体步骤是：
(1)上基板制备：在抛光的单晶硅片上，先热生长或化学气相沉积一层氧化硅，再在氧化硅层上的待键合处依次蒸发或溅射Ti膜和Au膜；
(2)下基板制备：在抛光的单晶硅片上，先热生长或化学气相沉积一层氧化硅，再在氧化硅层上的待键合处化学气相沉积一层非晶硅或多晶硅层，然后在非晶硅或多晶硅层上依次蒸发或溅射Ti膜和Au膜；
(3)将步骤1和2的上基板与下基板的键合面对准并贴合，再送入键合机，升温至340-450℃，并施加0.2-0.4MPa的压力，然后撤除压力，冷却到室温，实现低温键合。
2.按权利要求1所述的方法，其特征在于在步骤1上基板制备中热生长或化学气相沉积一层氧化硅后，在氧化硅层上的待键合处气相沉积一层非晶硅或多晶硅层，然后再依次蒸发或溅射Ti层和Au层。
3.按权利要求1或2所述的方法，其特征在于上基板制备中Ti膜的厚度为30-60nm，Au层厚度为200-400nm。
4.按权利要求1所述的方法，其特征在于下基板制备中非晶硅或多晶硅层的厚度为0.5-2μm。
5.按权利要求2所述的方法，其特征在于上基板制备中非晶硅或多晶硅层的厚度为0.5-2μm。
6.按权利要求1所述的方法，其特征在于下基板制备中的Ti膜和Au膜的厚度依次为20-60nm和200-400nm。
7.按权利要求1所述的方法，其特征在于步骤3低温键合加压的时间为20-40分钟。
8.按权利要求1或2所述的方法，其特征在于上基板和下基板用包括玻璃或GaN在内的非硅材料。
CN201010189314A 2010-06-01 2010-06-01 一种基于金硅共晶的低温键合方法 Pending CN101844740A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010189314A CN101844740A (zh) 2010-06-01 2010-06-01 一种基于金硅共晶的低温键合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010189314A CN101844740A (zh) 2010-06-01 2010-06-01 一种基于金硅共晶的低温键合方法

Publications (1)

Publication Number Publication Date
CN101844740A true CN101844740A (zh) 2010-09-29

Family

ID=42769581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010189314A Pending CN101844740A (zh) 2010-06-01 2010-06-01 一种基于金硅共晶的低温键合方法

Country Status (1)

Country Link
CN (1) CN101844740A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102485639A (zh) * 2011-09-28 2012-06-06 中国科学院上海微***与信息技术研究所 基于金诱导非晶硅结晶的低温键合方法
CN102569109A (zh) * 2011-07-07 2012-07-11 杨继远 一种增大芯片键合面积的方法
CN105197881A (zh) * 2015-08-28 2015-12-30 中国科学院半导体研究所 一种利用金属材料扩散互溶实现硅-硅键合的方法
CN106252318A (zh) * 2016-09-29 2016-12-21 华进半导体封装先导技术研发中心有限公司 植球工艺和结构
CN106744652A (zh) * 2017-02-10 2017-05-31 苏州甫电子科技有限公司 复合结构的mems微加热芯片及其制造方法与应用
CN106788306A (zh) * 2017-03-07 2017-05-31 杭州左蓝微电子技术有限公司 一种薄膜体声波谐振器及其制备方法
CN110462890A (zh) * 2017-03-29 2019-11-15 罗伯特·博世有限公司 电极活性材料、包含所述电极活性材料的负极和电池以及制备所述电池的方法
CN110734296A (zh) * 2019-10-11 2020-01-31 哈尔滨工业大学 一种基于镍基高温合金与陶瓷的连接接头及其制备方法
CN111217324A (zh) * 2018-11-27 2020-06-02 中科院微电子研究所昆山分所 一种阳极键合方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693574A (en) * 1991-02-22 1997-12-02 Deutsche Aerospace Ag Process for the laminar joining of silicon semiconductor slices
CN101295753A (zh) * 2007-04-24 2008-10-29 中国科学院上海微***与信息技术研究所 用于III-V族化合物器件的低温Au-In-Au键合方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693574A (en) * 1991-02-22 1997-12-02 Deutsche Aerospace Ag Process for the laminar joining of silicon semiconductor slices
CN101295753A (zh) * 2007-04-24 2008-10-29 中国科学院上海微***与信息技术研究所 用于III-V族化合物器件的低温Au-In-Au键合方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《IEEE The Sixteenth Annual International Conference on Micro Electro Mechanical Systems, 2003》 20030123 T.J.Harpster et al Field-assisted bonding of glass to Si-Au eutectic solder for packaging applications 第630-633页 1-8 , 2 *
《Sensors and Actuators A》 19940531 R.F.Wolffenbuttel et al Low-temperature silicon wafer-to-wafer bonding using gold at eutectic temperature 第223-229页 1-8 第43卷, 第1-3期 2 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569109A (zh) * 2011-07-07 2012-07-11 杨继远 一种增大芯片键合面积的方法
CN102485639B (zh) * 2011-09-28 2014-10-22 中国科学院上海微***与信息技术研究所 基于金诱导非晶硅结晶的低温键合方法
CN102485639A (zh) * 2011-09-28 2012-06-06 中国科学院上海微***与信息技术研究所 基于金诱导非晶硅结晶的低温键合方法
CN105197881A (zh) * 2015-08-28 2015-12-30 中国科学院半导体研究所 一种利用金属材料扩散互溶实现硅-硅键合的方法
CN106252318A (zh) * 2016-09-29 2016-12-21 华进半导体封装先导技术研发中心有限公司 植球工艺和结构
CN106252318B (zh) * 2016-09-29 2019-01-04 华进半导体封装先导技术研发中心有限公司 植球工艺和结构
CN106744652B (zh) * 2017-02-10 2019-04-30 苏州甫一电子科技有限公司 复合结构的mems微加热芯片及其制造方法与应用
CN106744652A (zh) * 2017-02-10 2017-05-31 苏州甫电子科技有限公司 复合结构的mems微加热芯片及其制造方法与应用
CN106788306A (zh) * 2017-03-07 2017-05-31 杭州左蓝微电子技术有限公司 一种薄膜体声波谐振器及其制备方法
CN110462890A (zh) * 2017-03-29 2019-11-15 罗伯特·博世有限公司 电极活性材料、包含所述电极活性材料的负极和电池以及制备所述电池的方法
CN110462890B (zh) * 2017-03-29 2022-08-16 罗伯特·博世有限公司 电极活性材料、包含所述电极活性材料的负极和电池以及制备所述电池的方法
CN111217324A (zh) * 2018-11-27 2020-06-02 中科院微电子研究所昆山分所 一种阳极键合方法
CN110734296A (zh) * 2019-10-11 2020-01-31 哈尔滨工业大学 一种基于镍基高温合金与陶瓷的连接接头及其制备方法
CN110734296B (zh) * 2019-10-11 2021-10-22 哈尔滨工业大学 一种基于镍基高温合金与陶瓷的连接接头及其制备方法

Similar Documents

Publication Publication Date Title
CN101844740A (zh) 一种基于金硅共晶的低温键合方法
US20100308455A1 (en) Method for Manufacturing Hetero-Bonded Wafer
Wolffenbuttel et al. Low-temperature silicon wafer-to-wafer bonding using gold at eutectic temperature
US6660564B2 (en) Wafer-level through-wafer packaging process for MEMS and MEMS package produced thereby
AU2005275206B2 (en) MEMS device and interposer and method for integrating MEMS device and interposer
US6962835B2 (en) Method for room temperature metal direct bonding
JP4800593B2 (ja) 異質構造の製造方法
Topol et al. Enabling technologies for wafer-level bonding of 3D MEMS and integrated circuit structures
US20060292823A1 (en) Method and apparatus for bonding wafers
US10115698B2 (en) Method for direct adhesion via low-roughness metal layers
TWI683781B (zh) 使用金屬矽化物形成的互補式金屬氧化物半導體微機電系統整合
TW200836325A (en) Functional element
CN104241147A (zh) 一种基于铝锗共晶的低温键合方法
US9082881B1 (en) Semiconductor on polymer substrate
CN102751207B (zh) 一种晶圆临时键合方法
JP2018157159A (ja) パッケージ及びパッケージの製造方法
TW200739761A (en) Gold/silicon eutectic die bonding method
EP3529830A1 (en) Transfer method providing thermal expansion matched devices
US7297613B1 (en) Method of fabricating and integrating high quality decoupling capacitors
CN105513943B (zh) 一种半导体器件的制作方法
WO2018227308A1 (en) Inertial devices with wafer-level integration of higher density proof masses and method of manufacturing
CN105197881A (zh) 一种利用金属材料扩散互溶实现硅-硅键合的方法
CN102485639B (zh) 基于金诱导非晶硅结晶的低温键合方法
CN105448971B (zh) 一种半导体器件及其制作方法和电子装置
EP3180802B1 (en) Semiconductor structure with multiple active layers in an soi wafer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100929