CN101841339B - 一种编码器、译码器及编码、译码方法 - Google Patents

Abstract

本发明提出了一种编码器，包括编码调制模块、交织模块、串并变换模块以及差分编码模块。编码调制模块将输入信息序列行调制编码后，经差分编码模块将多路并行信号分别进行加权和差分编码处理，获得编码信号并输出。本发明还公开了一种译码器及译码方法。本发明公开的技术方案，通过采用更加简单高效的数据处理方法，降低了差分编码技术、差分调制技术的译码和解调算法复杂度，降低处理延迟，提高了数据处理的速度。

Description

一种编码器、译码器及编码、译码方法

技术领域

本发明涉及数字通信领域，具体而言，本发明涉及一种编码器、译码器及编码、译码方法。

背景技术

数字信号在传输过程中由于受到噪声和干扰的影响会出现差错，在通信***中一般采用纠错编码技术来保证可靠的传输。例如，在3GPP(3rdGeneration Partnership Project，第三代合作伙伴计划)LTE(Long TermEvolution，长期演进)***中，采用卷积码实现纠错编码。其中，卷积码的编码器包含6个串连的寄存器，在编码开始时需要初始化编码器的寄存器，进行清“0”处理，在编码过程中，输入数据依次进入这些寄存器进行编码，所有的寄存器将存储的数据进行加权和相加，获得经过编码后的输出码字。3GPP移动通信***所采用的卷积码编码技术规范由3GPP中的协议TS36.212详细描述。

如图1所示，为卷积码编码的结构示意图，编码器接收一路输入比特序列c_k，k＝0，1，2，...，L，其中L是输入比特序列的比特个数。编码器输出为3路比特流：d_k ⁽⁰⁾、d_k ⁽¹⁾和d_k ⁽²⁾，分别对应于生成多项式G₀、G₁和G₂的编码输出端。这些生成多项式按八进制为133、171和165，转化为二进制分别是

$G_0=\{g_0^{\left(0\right)},g_1^{\left(0\right)},\·\·\·,g_6^{\left(0\right)}\}=\left\{\mathrm{1,0,1,1,0,1,1}\right\},$ $G_1=\{g_0^{\left(1\right)},g_1^{\left(1\right)},\·\·\·,g_6^{\left(1\right)}\}=\{1,1,\mathrm{1,1,0},0,1\},$

$G_2=\{g_0^{\left(2\right)},g_1^{\left(2\right)},\·\·\·,g_6^{\left(2\right)}\}=\{1,1,0,0,1,0,1\}.$

相应的3路比特流用公式表示为 $d_k^{\left(i\right)}=\underset{l=0}{\overset{6}{\mathrm{\Σ}}}(g_l^{\left(i\right)}\·c_{k-l})$ ，其中，g_l ⁽ⁱ⁾是c_k-l加权系数，加法运算为模2加法，i＝0，1，2，l＝0，1，…，6。

上述编码方法实质上是基于上述差分方程的差分编码技术。差分编码技术也经常应用于差分调制技术中，例如，差分BPSK技术(DPSK)、差分QPSK技术。

对于上述的差分编码技术、差分调制技术，通常可以使用Viterbi算法、或者BCJR算法进行译码和解调。然而，由于这些算法的复杂度随使用的寄存器个数呈指数增长，例如3GPP LTE的卷积码的译码复杂度至少是2⁶的数量级。译码或者解调的算法复杂度太大必然导致处理速度较慢、处理延迟较大而且不实用，实际效果也不好。

因此，有必要提出一种更加简单高效的数据处理方法，降低上述差分编码技术、差分调制技术的译码和解调的算法复杂度，从而能降低编译码的处理延迟，提高数据处理速度，以满足IMT-Advanced***的更高速度的需求。

发明内容

本发明的目的旨在至少解决上述技术缺陷之一，特别是解决差分编码技术、差分调制技术的译码和解调的算法复杂度较高的问题。

本发明一方面提出了一种编码器，包括：

编码调制模块，所述编码调制模块将包含K个比特的输入信息序列{d₁，…，d_K}进行调制编码后，输出N个调制信号{c₁，…，c_N}，其中K、N为整数；

交织模块，所述交织模块将经编码调制后的信号{c₁，…，c_N}进行交织后输出{f₁，…，f_N}；

串并变换模块，所述串并变换模块将经所述交织模块交织后的信号{f₁，…，f_N}进行串并变换后分成p路并行的输出信号其中p为整数，且i＝1，…，p，L_i为第i路输出的信号长度或者个数， $\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{L}_i=N;$

差分编码模块，所述差分编码模块将p路并行信号 $a^{\left(i\right)}=\{a_1^{\left(i\right)},\·\·\·,a_{L_i}^{\left(i\right)}\},(i=1,\·\·\·,p)$ 分别进行加权和差分编码处理，获得p路信号 $b^{\left(i\right)}=\{b_1^{\left(i\right)},\·\·\·,b_{L_i}^{\left(i\right)}\},(i=1,\·\·\·,p),$ 并将所述p路信号b⁽ⁱ⁾(i＝1，…，p)相加，获得相应的信号序列b＝{b₁，…，b_L}并输出，L为输出信号序列b的信号长度或者信号个数。

根据本发明的实施例，所述编码调制模块为TCM(Trellis CodeModulation，网格编码调制)编码单元，所述TCM编码单元将包含K个比特输入信息序列{d₁，…，d_K}进行TCM调制编码，输出N个调制信号{c₁，…，c_N}，其中c_i(i＝1，…，N)取自调制星座的信号集合S＝{s₁，…，s_M}中的一个信号s_n(n＝1，…，M)

根据本发明的实施例，所述差分编码模块p路寄存器个数相同，均为ω个，且 $L_i=\frac{N}{p},$ 其中ω为整数。

根据本发明的实施例，所述差分编码模块第i路寄存器对应的加权系数为h_t ⁽ⁱ⁾，其中0≤t≤ω。

根据本发明的实施例，所述差分编码模块每一路寄存器对应的加权系数h_t ⁽ⁱ⁾取值相同。

根据本发明的实施例，所述差分编码模块每一路寄存器对应的加权系数h_t ⁽ⁱ⁾取值不相同。

根据本发明的实施例，所述差分编码模块第i路在第j时刻输出的差分编码序列为 $b_j^{\left(i\right)}=\underset{t=0}{\overset{\mathrm{\ω}}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·a_{j-t}^{\left(i\right)})$ ，所述差分编码模块将所述p路信号b_j ⁽ⁱ⁾(i＝1，…，p)相加，获得相应的信号序列b＝{b₁，…，b_L}。

根据本发明的实施例，所述差分编码模块的寄存器初始化为全零状态，使用归零的结尾处理，其输出信号序列b的信号长度L＝L_i+ω。

根据本发明的实施例，所述差分编码模块对输出序列进行无结尾处理，其输出信号序列b的信号长度L＝L_i。

本发明另一方面还提出了一种编码方法，包括以下步骤：

编码调制模块将包含K个比特的输入信息序列{d₁，…，d_K}进行调制编码后，输出N个调制信号{c₁，…，c_N}，其中K、N为整数；

交织模块将经编码调制后的信号{c₁，…，c_N}进行交织后输出{f₁，…，f_N}，经过串并变换模块将经所述交织模块交织后的信号{f₁，…，f_N}进行串并变换后分成p路并行的输出信号其中p为整数，且i＝1，…，p，L_i为第i路输出的信号长度或者个数， $\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{L}_i=N;$

差分编码模块将p路并行信号 $a^{\left(i\right)}=\{a_1^{\left(i\right)},\·\·\·,a_{L_i}^{\left(i\right)}\}$ (i＝1，…，p)分别进行加权和差分编码处理，获得p路信号 $b^{\left(i\right)}=\{b_1^{\left(i\right)},\·\·\·,b_{L_i}^{\left(i\right)}\}$ (i＝1，…，p)，并将所述p路信号b⁽ⁱ⁾(i＝1，…，p)相加，获得相应的信号序列b＝{b₁，…，b_L}并输出，L为输出信号序列b的信号长度或者信号个数。

根据本发明的实施例，所述编码调制模块将所述输入信息序列{d₁，…，d_K}进行TCM调制编码，输出N个调制信号{c₁，…，c_N}，其中c_i(i＝1，…，N)取自调制星座的信号集合S＝{s₁，…，s_M}中的一个信号s_n(n＝1，…，M)。

根据本发明的实施例，所述差分编码模块p路寄存器个数相同，均为ω个，且 $L_i=\frac{N}{p},$ 其中ω为整数。

根据本发明的实施例，所述差分编码模块第i路寄存器对应的加权系数为h_t ⁽ⁱ⁾，其中0≤t≤ω。

根据本发明的实施例，所述差分编码模块每一路寄存器对应的加权系数h_t ⁽ⁱ⁾取值相同或不相同。

本发明另一方面还提出了一种译码器，包括：

差分解码模块，所述差分解码模块将接收信号进行差分检测并输出p路并行的软解调信息，其中p为整数，为编码过程中差分编码的并行路数；

并串变换模块，所述并串变换模块将所述p路并行的所述软解调信息并串转换后串行输出；

去交织器模块，所述去交织模块将串行输入的所述软解调信息去交织后输出；

SISO(Soft-input Soft-output，软输入软输出)译码模块，所述SISO译码模块将所述软解调信息进行译码，输出相应的软译码信息并反馈给差分解码模块，当译码迭代结束后所述SISO译码模块输出最后的译码信息；

交织器模块，所述交织器模块接收所述SISO译码模块输出的软译码信息，进行交织后输出，

串并变换模块，所述串并变换模块将交织后的所述软译码信息串并变换后分为p路并行输出，

差分编码重构模块，所述差分编码重构模块将并行输入的所述软译码信息经过差分编码重构处理后，反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

根据本发明的实施例，所述p路并行的软解调信息为

$L_e(a_j^{\left(l\right)}=s_n)=\underset{a_j^{\left(i\right)}\∈S,a_j^{\left(l\right)}=s_n,i\≠l}{\min }\left({\left|\right|r_j+w_j-\underset{l=1}{\overset{p}{\mathrm{\Σ}}}\underset{t=0}{\overset{m_l}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·a_{j-t}^{\left(i\right)})\left|\right|}^2\right),$ 其中，n＝1，…，M，l＝1，…，p，j＝1，…，L，代表在 $a_j^{\left(l\right)}=s_n$ 并且 $a_j^{\left(i\right)}\∈S,$ 其中i≠l的条件下取x的最小值，‖y‖为复数y的模，为所述差分解码模块的寄存器的初始化的初始值，接收信号是r＝{r₁，…，r_L}，先验信息是w＝{w₁，…，w_L}，L为编码信息序列的信号长度或者信号个数，S＝{s₁，…，s_M}为调制星座M信号集合，包含M个信号。

根据本发明的实施例，所述SISO译码模块通过BCJR算法进行软输入软输出译码，对N个软解调信号L_e(c_i)(i＝1，…，N)进行相应的译码处理，输出相应的软译码信息e＝{e₁，…，e_N}和相应的二进制译码信息d′＝{d′₁，…，d′_K}，其中，每个软译码信息e_i(i＝1，…，N)包含M种软符号信息，分别对应于调制星座的信号集合S＝{s₁，…，s_M}中的M个信号的似然值，N＝L×p。

根据本发明的实施例，所述差分编码重构模块在第j时刻，基于软译码信息e＝{e₁，…，e_N}经过交织处理、串并变换后在第j时刻输出的每路并行信号e_j ^(l)(l＝1，…，p；j＝1，…，L)中的M种软符号信息{e_j，1 ^(l)，…，e_j，M ^(l)}，给出每路信号a_j ^(l)(l＝1，…，p；j＝1，…，L)的似然估计

${\hat{a}}_j^{\left(l\right)}=\underset{n=1}{\overset{M}{\mathrm{\Σ}}}(s_n\·P_n(l,j)),$ 其中， $P_n(l,j)=\frac{1}{\sqrt{2\mathrm{\π}{N}_0}}{e}^{-e_{j,n}^{\left(l\right)}/2N_0},$ N₀为噪声功率谱密度，j＝1，…，L；

所述差分编码重构模块利用信号的似然估计(l＝1，…，p；j＝1，…，L)，重构编码信号b＝{b₁，…，b_L}的似然估计w＝{w₁，…，w_L}，在第j时刻：

$w_j=\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{\hat{b}}_j^{\left(i\right)},$ 其中 ${\hat{b}}_j^{\left(i\right)}=\underset{t=0}{\overset{m_i}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·{\hat{a}}_{j-t}^{\left(i\right)}),$ j＝1，…，L，m_i为编码时第i路差分编码的寄存器个数；

所述差分编码重构模块将所述似然估计w＝{w₁，…，w_L}反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

本发明另一方面还提出了一种译码方法，包括以下步骤：

差分解码模块将接收到的信号进行差分检测，输出p路并行的软解调信息，经并串变换模块并串转换后串行输出，其中p为整数，为编码过程中差分编码的并行路数；

去交织模块将串行输入的所述软解调信息去交织后输出；

SISO译码模块将所述软解调信息进行译码，输出相应的软译码信息并反馈给差分解码模块，当译码迭代结束后所述SISO译码模块输出最后的译码信息。

根据本发明的实施例，所述输出相应的软译码信息并反馈给差分解码模块包括：

交织器模块接收所述SISO译码模块输出的软译码信息，进行交织后输出，经串并变换模块将交织后的所述软译码信息串并变换后分为p路并行输入到差分编码重构模块，所述差分编码重构模块将并行输入的所述软译码信息经过差分编码重构处理后，反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

根据本发明的实施例，所述p路并行的软解调信息为

$L_e(a_j^{\left(l\right)}=s_n)=\underset{a_j^{\left(i\right)}\∈S,a_j^{\left(l\right)}=s_n,i\≠l}{\min }\left({\left|\right|r_j+w_j-\underset{l=1}{\overset{p}{\mathrm{\Σ}}}\underset{t=0}{\overset{m_l}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·a_{j-t}^{\left(i\right)})\left|\right|}^2\right),$ 其中，n＝1，…，M，l＝1，…，p，j＝1，…，L，代表在 $a_j^{\left(l\right)}=s_n$ 并且 $a_j^{\left(i\right)}\∈S,$ 其中i≠l的条件下取x的最小值，‖y‖代表复数y的模，为所述差分解码模块的寄存器的初始化的初始值，接收信号是r＝{r₁，…，r_L}，先验信息是w＝{w₁，…，w_L}，L为编码信息序列的信号长度或者信号个数，S＝{s₁，…，s_M}为调制星座M信号集合，包含M个信号。

根据本发明的实施例，所述SISO译码模块通过BCJR算法进行软输入软输出译码，对N个软解调信号L_e(c_i)(i＝1，…，N)进行相应的译码处理，输出相应的软译码信息e＝{e₁，…，e_N}和相应的二进制译码信息d′＝{d′₁，…，d′_K}，其中，每个软译码信息e_i(i＝1，…，N)包含M种软符号信息，分别对应于调制星座的信号集合S＝{s₁，…，s_M}中的M个信号的似然值，N＝L×p。

根据本发明的实施例，所述差分编码重构模块在第j时刻，基于软译码信息e＝{e₁，…，e_N}经过交织处理、串并变换后在第j时刻输出的每路并行信号e_j ^(l)(l＝1，…，p；j＝1，…，L)中的M种软符号信息{e_j，1 ^(l)，…，e_j，M ^(l)}，给出每路信号a_j ^(l)(l＝1，…，p；j＝1，…，L)的似然估计

${\hat{a}}_j^{\left(l\right)}=\underset{n=1}{\overset{M}{\mathrm{\Σ}}}(s_n\·P_n(l,j)),$ 其中， $P_n(l,j)=\frac{1}{\sqrt{2\mathrm{\π}{N}_0}}{e}^{-e_{j,n}^{\left(l\right)}/2N_0},$ N₀为噪声功率谱密度，j＝1，…，L；

所述差分编码重构模块利用信号的似然估计(l＝1，…，p；j＝1，…，L)，重构编码信号b＝{b₁，…，b_L}的似然估计w＝{w₁，…，w_L}，在第j时刻：

$w_j=\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{\hat{b}}_j^{\left(i\right)},$ 其中 ${\hat{b}}_j^{\left(i\right)}=\underset{t=0}{\overset{m_i}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·{\hat{a}}_{j-t}^{\left(i\right)}),$ j＝1，…，L，m_i为编码时第i路差分编码的寄存器个数；

所述差分编码重构模块将所述似然估计w＝{w₁，…，w_L}反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

本发明提出上述编码器、编码方法，通过采用更加简单高效的数据处理方法，降低了差分编码技术、差分调制技术的算法复杂度，降低处理延迟，提高了数据处理的速度。

相应地，本发明的译码器、译码方法，通过采用更加简单高效的数据处理方法，降低了差分译码技术、差分解调技术的算法复杂度，提高了数据处理的速度，有效降低了译码处理的复杂度和减少译码延迟。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为卷积码编码的结构示意图；

图2为本发明编码器的结构示意图；

图3为编码调制模块实施例的结构意图；

图4为串并变换模块实施例的结构意图；

图5为差分编码模块实施例的结构意图；

图6为本发明编码方法的流程图；

图7为本发明译码器的结构示意图；

图8为本发明译码方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

如图2所示，本发明提出了一种编码器，包括以下模块：编码调制模块，交织模块，串并变换模块，差分编码模块。

其中，编码调制模块将包含K个比特的输入信息序列{d₁，…，d_K}进行调制编码后，输出N个调制信号{c₁，…，c_N}，其中K、N为整数。

作为本发明的实施例，编码调制模块为TCM编码单元，TCM编码单元将包含K个比特输入信息序列{d₁，…，d_K}进行TCM调制编码，输出N个调制信号{c₁，…，c_N}，其中c_i(i＝1，…，N)取自调制星座的信号集合S＝{s₁，…，s_M}中的一个信号s_n(n＝1，…，M)。如图3所示，为本发明编码调制模块一个实施例的结构意图，二进制信息分成两路输入实现TCM编码。

此外，编码调制处理模块还可以采用常用的信道编码与数字调制的级联。信道编码可以是常用的分组码，例如BCH码、卷积码、Turbo码、LDPC码等编码技术。数字调制可以是常用的BPSK、QPSK、8PSK、16QAM、64QAM等。

交织模块将经编码调制后的信号{c₁，…，c_N}进行交织后输出{f₁，…，f_N}。作为本发明的实施例，交织器为块交织器，对N个输入信号{c₁，…，c_N}进行交织处理，输出N个交织后的信号{f₁，…，f_N}。

串并变换模块将经过交织模块交织后的信号{f₁，…，f_N}进行串并变换后分成p路并行的输出信号其中p为整数，且i＝1，…，p，L_i为第i路输出的信号长度或者个数， $\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{L}_i=N.$ 如图4所示，为实施串并变换的结构意图。

差分编码模块，将p路并行信号 $a^{\left(i\right)}=\{a_1^{\left(i\right)},\·\·\·,a_{L_i}^{\left(i\right)}\}$ (i＝1，…，p)分别进行加权和差分编码处理，获得p路信号 $b^{\left(i\right)}=\{b_1^{\left(i\right)},\·\·\·,b_{L_i}^{\left(i\right)}\}$ (i＝1，…，p)，并将所述p路信号b⁽ⁱ⁾(i＝1，…，p)相加，获得相应的信号序列b＝{b₁，…，b_L}并输出，L为输出信号序列b的信号长度或者信号个数。

作为本发明的实施例，如图5所示，为本发明差分编码模块的一个实施例。其中，差分编码模块p路寄存器个数相同，均为ω个，且 $L_i=\frac{N}{p},$ 其中ω为整数。如图5所示，差分编码模块第i路寄存器对应的加权系数为h_t ⁽ⁱ⁾，其中0≤t≤ω。

作为本发明的实施例，差分编码模块每一路寄存器对应的加权系数h_t ⁽ⁱ⁾取值可以相同。

作为本发明的又一个实施例，差分编码模块每一路寄存器对应的加权系数h_t ⁽ⁱ⁾取值部分不相同或完全不相同。

如图5所示，在第j时刻输入信息a_j时，差分编码模块第i路在第j时刻输出的差分编码序列为 $b_j^{\left(i\right)}=\underset{t=0}{\overset{\mathrm{\ω}}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·a_{j-t}^{\left(i\right)}),$ 所述差分编码模块将所述p路信号b_j ⁽ⁱ⁾(i＝1，…，p)相加，获得相应的信号序列b＝{b₁，…，b_L}，其中，a_j ⁽ⁱ⁾(j＜0)为差分编码模块的寄存器的初始化的初始值。

作为本发明的实施例，差分编码模块的寄存器初始化为全零状态，使用归零的结尾处理，其输出信号序列b的信号长度L＝L_i+ω。

作为本发明的实施例，差分编码模块对输出序列进行无结尾处理，其输出信号序列b的信号长度L＝L_i。

此外，本发明提出的差分编码模块的所有的寄存器可以都初始化为同一个初始值，该初始值对应于全零比特所映射的一个调制信号。例如，该初始值可以是一个8PSK信号。

如图6所示，本发明还提出了一种编码方法，包括以下步骤：

S601：编码调制模块将包含K个比特的输入信息序列进行调制编码后输出。

在步骤S601中，编码调制模块将包含K个比特的输入信息序列{d₁，…，d_K}进行调制编码后，输出N个调制信号{c₁，…，c_N}，其中K、N为整数。

进一步而言，编码调制模块将所述输入信息序列{d₁，…，d_K}进行TCM调制编码，输出N个调制信号{c₁，…，c_N}，其中c_i(i＝1，…，N)取自调制星座的信号集合S＝{s₁，…，s_M}中的一个信号s_n(n＝1，…，M)。

S602：交织模块将经编码调制后的信号进行交织，并经过串并变换模块分成多路并行的输出信号。

在步骤S602中，交织模块将经编码调制后的信号{c₁，…，c_N}进行交织后输出{f₁，…，f_N}，经过串并变换模块将经所述交织模块交织后的信号{f₁，…，f_N}进行串并变换后分成p路并行的输出信号其中p为整数，且i＝1，…，p，L_i为第i路输出的信号长度或者个数， $\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{L}_i=N.$

S603：差分编码模块将多路并行信号分别进行加权和差分编码处理，合并相加后输出得到编码信息。

在步骤S603中，差分编码模块将p路并行信号 $a^{\left(i\right)}=\{a_1^{\left(i\right)},\·\·\·,a_{L_i}^{\left(i\right)}\}$ (i＝1，…，p)分别进行加权和差分编码处理，获得p路信号 $b^{\left(i\right)}=\{b_1^{\left(i\right)},\·\·\·,b_{L_i}^{\left(i\right)}\}$ (i＝1，…，p)，并将所述p路信号b⁽ⁱ⁾(i＝1，…，p)相加，获得相应的信号序列b＝{b₁，…，b_L}并输出，L为输出信号序列b的信号长度或者信号个数。

差分编码模块可以采用如图5所示的差分编码结构。例如，差分编码模块p路寄存器个数相同，均为ω个，且 $L_i=\frac{N}{p},$ 其中ω为整数。其中，差分编码模块第i路寄存器对应的加权系数为h_t ⁽ⁱ⁾，其中0≤t≤ω。

进一步而言，差分编码模块每一路寄存器对应的加权系数h_t ⁽ⁱ⁾取值可以相同或部分相同或完全不同。

例如，如图5所示，在第j时刻输入信息a_j时，差分编码模块第i路在第j时刻输出的差分编码序列为 $b_j^{\left(i\right)}=\underset{t=0}{\overset{\mathrm{\ω}}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·a_{j-t}^{\left(i\right)}),$ 所述差分编码模块将所述p路信号b_j ⁽ⁱ⁾(i＝1，…，p)相加，获得相应的信号序列b＝{b₁，…，b_L}，其中，a_j ⁽ⁱ⁾(j＜0)为差分编码模块的寄存器的初始化的初始值。

作为上述方法的实施例，差分编码模块的寄存器初始化为全零状态，使用归零的结尾处理，其输出信号序列b的信号长度L＝L_i+ω。

作为上述方法的实施例，差分编码模块对输出序列进行无结尾处理，其输出信号序列b的信号长度L＝L_i。

本发明提出上述编码器、编码方法，通过采用更加简单高效的数据处理方法，降低了差分编码技术、差分调制技术的算法复杂度，降低处理延迟，提高了数据处理的速度。

如图7所示，本发明还提出了一种译码器，包括：差分解码模块，并串变换模块，去交织器模块，SISO译码模块，交织器模块，串并变换模块，差分编码重构模块。

其中，差分解码模块将接收信号进行差分检测并输出p路并行的软解调信息，其中p为整数，为编码过程中差分编码的并行路数；并串变换模块将所述p路并行的所述软解调信息并串转换后串行输出；去交织模块将串行输入的所述软解调信息去交织后输出；SISO译码模块将所述软解调信息进行译码，输出相应的软译码信息并反馈给差分解码模块，当译码迭代结束后所述SISO译码模块输出最后的译码信息；交织器模块接收所述SISO译码模块输出的软译码信息，进行交织后输出，串并变换模块将交织后的所述软译码信息串并变换后分为p路并行输出，差分编码重构模块将并行输入的所述软译码信息经过差分编码重构处理后，反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

差分解码模块对接收信号r＝{r₁，…，r_L}和先验信息w＝{w₁，…，w_L}进行差分检测，并输出新的软解调信号。

差分解码模块接收信号r＝{r₁，…，r_L}，得到p路并行的软解调信息为

$L_e(a_j^{\left(l\right)}=s_n)=\underset{a_j^{\left(i\right)}\∈S,a_j^{\left(l\right)}=s_n,i\≠l}{\min }\left({\left|\right|r_j+w_j-\underset{l=1}{\overset{p}{\mathrm{\Σ}}}\underset{t=0}{\overset{m_l}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·a_{j-t}^{\left(i\right)})\left|\right|}^2\right),$ 其中，n＝1，…，M，l＝1，…，p，j＝1，…，L，代表在 $a_j^{\left(l\right)}=s_n$ 并且 $a_j^{\left(i\right)}\∈S,$ 其中i≠l的条件下取x的最小值，‖y‖代表复数y的模，为所述差分解码模块的寄存器的初始化的初始值，接收信号是r＝{r₁，…，r_L}，先验信息是w＝{w₁，…，w_L}，L为编码信息序列的信号长度或者信号个数，S＝{s₁，…，s_M}为调制星座M信号集合，包含M个信号。

差分解码模块在每个时刻j输出p路并行信号L_e(a_j ^(l))(l＝1，…，p)，其中，每路信号L_e(a_j ^(l)还包含M种软符号信息，分别对应于调制星座的信号集合S＝{s₁，…，s_M}中的M个信号的似然值。

其中，先验信息w＝{w₁，…，w_L}在第一次迭代译码开始时，初始化为全零的数值。

软输入软输出SISO译码模块接收经过并串变换和去交织处理的N个软解调信号L_e(c_i)(i＝1，…，N)，其中，N＝L×p，每个软解调信号L_e(c_i)包含M种软符号信息。SISO译码模块使用BCJR算法对这N个软解调信号L_e(c_i)(i＝1，…，N)进行相应的译码处理，输出相应的软译码信息e＝{e₁，…，e_N}和相应的二进制译码信息d′＝{d′₁，…，d′_K}，其中每个软译码信息e_i(i＝1，…，N)还包含M种软符号信息，分别对应于调制星座的信号集合S＝{s₁，…，s_M}中的M个信号的似然值。软译码信息e＝{e₁，…，e_N}再经过交织处理、串并变换，在每个时刻j输出p路并行信号e_j ^(l)(l＝1，…，p；j＝1，…，L)。这p路并行信号e_j ^(l)(l＝1，…，p；j＝1，…，L)经过差分编码重构处理，输出重构信号w＝{w₁，…，w_L}，并将重构信号w反馈至差分解码模块，作为更新的先验信息参与迭代译码。

其中，每路信号e_j ^(l)包含M种软符号信息{e_j，1 ^(l)，…，e_j，M ^(l)}，分别对应于调制星座的信号集合S＝{s₁，…，s_M}中的M个信号的似然值。差分编码重构模块在第j时刻，基于软译码信息e＝{e₁，…，e_N}经过交织处理、串并变换后在第j时刻输出的每路并行信号e_j ^(l)(l＝1，…，p；j＝1，…，L)中的M种软符号信息{e_j，1 ^(l)，…，e_j，M ^(l)}，给出每路信号a_j ^(l)(l＝1，…，p；j＝1，…，L)的似然估计

${\hat{a}}_j^{\left(l\right)}=\underset{n=1}{\overset{M}{\mathrm{\Σ}}}(s_n\·P_n(l,j)),$ 其中， $P_n(l,j)=\frac{1}{\sqrt{2\mathrm{\π}{N}_0}}{e}^{-e_{j,n}^{\left(l\right)}/2N_0},$ N₀为噪声功率谱密度，j＝1，…，L；

所述差分编码重构模块利用信号的似然估计(l＝1，…，p；j＝1，…，L)，重构编码信号b＝{b₁，…，b_L}的似然估计w＝{w₁，…，w_L}，在第j时刻：

$w_j=\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{\hat{b}}_j^{\left(i\right)},$ 其中 ${\hat{b}}_j^{\left(i\right)}=\underset{t=0}{\overset{m_i}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·{\hat{a}}_{j-t}^{\left(i\right)}),$ j＝1，…，L，m_i为编码时第i路差分编码的寄存器个数；

所述差分编码重构模块将所述似然估计w＝{w₁，…，w_L}反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

此外，在差分编码重构模块使用的差分编码方法中，所有的寄存器都初始化为同一个初始值，该初始值对应于全零比特所映射的一个调制信号。例如，该初始值可以是一个8PSK信号。

如图8所示，本发明还提出了一种译码方法，包括以下步骤：

S801：差分解码模块将接收到的信号进行差分检测并输出多路并行的软解调信息，经并串变换模块并串转换后串行输出。

在步骤S801中，差分解码模块将接收到的信号进行差分检测，输出p路并行的软解调信息，经并串变换模块并串转换后串行输出，其中p为整数，为编码过程中差分编码的并行路数。

结合本发明实施例中给出的编码方案，相应地，所述p路并行的软解调信息为

$L_e(a_j^{\left(l\right)}=s_n)=\underset{a_j^{\left(i\right)}\∈S,a_j^{\left(l\right)}=s_n,i\≠l}{\min }\left({\left|\right|r_j+w_j-\underset{l=1}{\overset{p}{\mathrm{\Σ}}}\underset{t=0}{\overset{m_l}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·a_{j-t}^{\left(i\right)})\left|\right|}^2\right),$ 其中，n＝1，…，M，l＝1，…，p，j＝1，…，L，代表在 $a_j^{\left(l\right)}=s_n$ 并且 $a_j^{\left(i\right)}\∈S,$ 其中i≠l的条件下取x的最小值，‖y‖代表复数y的模，为所述差分解码模块的寄存器的初始化的初始值，接收信号是r＝{r₁，…，r_L}，先验信息是w＝{w₁，…，w_L}，L为编码信息序列的信号长度或者信号个数，S＝{s₁，…，s_M}为调制星座M信号集合，包含M个信号。

S802：将软解调信息去交织。

在步骤S802中，去交织模块将串行输入的所述软解调信息去交织后输出。

S803：对软解调信息进行SISO译码，输出相应的软译码信息并反馈给差分解码模块，当译码迭代结束后输出最后的译码信息。

在步骤S803中，SISO译码模块将所述软解调信息进行译码，输出相应的软译码信息并反馈给差分解码模块，当译码迭代结束后所述SISO译码模块输出最后的译码信息。

其中，上述输出相应的软译码信息并反馈给差分解码模块包括：

交织器模块接收所述SISO译码模块输出的软译码信息，进行交织后输出，经串并变换模块将交织后的所述软译码信息串并变换后分为p路并行输入到差分编码重构模块，所述差分编码重构模块将并行输入的所述软译码信息经过差分编码重构处理后，反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

具体而言，SISO译码模块通过BCJR算法进行软输入软输出译码，对N个软解调信号L_e(c_i)(i＝1，…，N)进行相应的译码处理，输出相应的软译码信息e＝{e₁，…，e_N}和相应的二进制译码信息d′＝{d′₁，…，d′_K}，其中，每个软译码信息e_i(i＝1，…，N)包含M种软符号信息，分别对应于调制星座的信号集合S＝{s₁，…，s_M}中的M个信号的似然值，N＝L×p。

其中，差分编码重构模块在第j时刻，基于软译码信息e＝{e₁，…，e_N}经过交织处理、串并变换后在第j时刻输出的每路并行信号e_j ^(l)(l＝1，…，p；j＝1，…，L)中的M种软符号信息{e_j，1 ^(l)，…，e_j，M ^(l)}，给出每路信号a_j ^(l)(l＝1，…，p；j＝1，…，L)的似然估计

${\hat{a}}_j^{\left(l\right)}=\underset{n=1}{\overset{M}{\mathrm{\Σ}}}(s_n\·P_n(l,j)),$ 其中， $P_n(l,j)=\frac{1}{\sqrt{2\mathrm{\π}{N}_0}}{e}^{-e_{j,n}^{\left(l\right)}/2N_0},$ N₀为噪声功率谱密度，j＝1，…，L；

差分编码重构模块利用信号的似然估计(l＝1，…，p；j＝1，…，L)，重构编码信号b＝{b_i，…，b_L}的似然估计w＝{w₁，…，w_L}，在第j时刻：

$w_j=\underset{i=1}{\overset{p}{\mathrm{\Σ}}}{\hat{b}}_j^{\left(i\right)},$ 其中 ${\hat{b}}_j^{\left(i\right)}=\underset{t=0}{\overset{m_i}{\mathrm{\Σ}}}(h_t^{\left(i\right)}\·{\hat{a}}_{j-t}^{\left(i\right)}),$ j＝1，…，L，m_i为编码时第i路差分编码的寄存器个数；

差分编码重构模块将所述似然估计w＝{w₁，…，w_L}反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

本发明提出的上述译码器、译码方法，通过采用更加简单高效的数据处理方法，降低了差分译码技术、差分解调技术的算法复杂度，提高了数据处理的速度，有效降低了译码处理的复杂度和减少译码延迟。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (6)

1.一种译码器，其特征在于，包括：

差分解码模块，所述差分解码模块将接收信号进行差分检测并输出p路并行的软解调信息，其中p为整数，为编码过程中差分编码的并行路数；

并串变换模块，所述并串变换模块将所述p路并行的所述软解调信息并串转换后串行输出；

去交织器模块，所述去交织模块将串行输入的所述软解调信息去交织后输出；

软输入软输出SISO译码模块，所述SISO译码模块将所述软解调信息进行译码，输出相应的软译码信息并反馈给差分解码模块，当译码迭代结束后所述SISO译码模块输出最后的译码信息；

交织器模块，所述交织器模块接收所述SISO译码模块输出的软译码信息，进行交织后输出，

串并变换模块，所述串并变换模块将交织后的所述软译码信息串并变换后分为p路并行输出，

差分编码重构模块，所述差分编码重构模块将并行输入的所述软译码信息经过差分编码重构处理后，反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码，其中，所述p路并行的软解调信息为

$L_e(a_j^{\left(l\right)}=s_n)=\underset{a_j^{\left(i\right)}\&Element;S,a_j^{\left(l\right)}=s_n,i\&NotEqual;l}{\min }\left({\left|\right|r_j+w_j-\underset{l=1}{\overset{p}{\mathrm{\&Sigma;}}}\underset{t=0}{\overset{m_l}{\mathrm{\&Sigma;}}}(h_t^{\left(i\right)}\&CenterDot;a_{j-t}^{\left(i\right)})\left|\right|}^2\right),$ 其中，n＝1,…,M，l＝1,…,p，i＝1，…，p，j＝1,…,L，代表在并且其中i≠l的条件下取x的最小值，||y||为复数y的模，中当j<0时，其为所述差分解码模块第i路寄存器的初始化的初始值，接收信号为r＝{r₁,…,r_L}，先验信息为w＝{w₁,…,w_L}，L为编码信息序列的信号长度或者信号个数，S＝{s₁,…,s_M}为调制星座M信号集合，包含M个信号，m_l为编码时第l路差分编码的寄存器个数，h_t ⁽ⁱ⁾为差分编码模块第i路寄存器对应的加权系数。

2.如权利要求1的译码器，其特征在于，所述SISO译码模块通过BCJR算法进行软输入软输出译码，对N个软解调信号L_e(c_i)进行相应的译码处理，输出相应的软译码信息e＝{e₁,…,e_N}和相应的二进制译码信息d′＝{d′₁,…,d′_K}，其中，每个软译码信息e_i包含M种软符号信息，分别对应于调制星座的信号集合S＝{s₁,…,s_M}中的M个信号的似然值，N＝L×p，其中，i＝1,…,N。

3.如权利要求2的译码器，其特征在于，所述差分编码重构模块在第j时刻，基于软译码信息e＝{e₁,…,e_N}经过交织处理、串并变换后在第j时刻输出的每路并行信号中的M种软符号信息给出每路信号的似然估计其中，l＝1,…,p；j＝1,…,L：

${\hat{a}}_j^{\left(l\right)}=\underset{n=1}{\overset{M}{\mathrm{\&Sigma;}}}(s_n\&CenterDot;P_n(l,j)),$ 其中， $P_n(l,j)=\frac{1}{{\sqrt{2\mathrm{\&pi;N}}}_0}{e}^{-e_{j,n}^{\left(l\right)}/2N_0},$ N₀为噪声功率谱密度，j＝1,…,L；

所述差分编码重构模块利用信号的似然估计重构编码信号b＝{b₁,…,b_L}的似然估计w＝{w₁,…,w_L}，在第j时刻，其中，l＝1,…,p；j＝1,…,L：

其中j＝1,…,L，m_i为编码时第i路差分编码的寄存器个数；

所述差分编码重构模块将所述似然估计w＝{w₁,…,w_L}反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。

4.一种译码方法，其特征在于，包括以下步骤：

差分解码模块将接收到的信号进行差分检测，输出p路并行的软解调信息，经并串变换模块并串转换后串行输出，其中p为整数，为编码过程中差分编码的并行路数；

去交织模块将串行输入的所述软解调信息去交织后输出；

软输入软输出SISO译码模块将所述软解调信息进行译码，输出相应的软译码信息并反馈给差分解码模块，当译码迭代结束后所述SISO译码模块输出最后的译码信息；

交织器模块接收所述SISO译码模块输出的软译码信息，进行交织后输出，经串并变换模块将交织后的所述软译码信息串并变换后分为p路并行输入到差分编码重构模块，所述差分编码重构模块将并行输入的所述软译码信息经过差分编码重构处理后，反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码，其中，所述p路并行的软解调信息为

$L_e(a_j^{\left(l\right)}=s_n)=\underset{a_j^{\left(i\right)}\&Element;S,a_j^{\left(l\right)}=s_n,i\&NotEqual;l}{\min }\left({\left|\right|r_j+w_j-\underset{l=1}{\overset{p}{\mathrm{\&Sigma;}}}\underset{t=0}{\overset{m_l}{\mathrm{\&Sigma;}}}(h_t^{\left(i\right)}\&CenterDot;a_{j-t}^{\left(i\right)})\left|\right|}^2\right),$ 其中，n＝1,…,M，l＝1,…,p，i＝1，…，p，j＝1,…,L，代表在并且其中i≠l的条件下取x的最小值，||y||为复数y的模，中当j<0时，其为所述差分解码模块第i路寄存器的初始化的初始值，接收信号为r＝{r₁,…,r_L}，先验信息为w＝{w₁,…,w_L}，L为编码信息序列的信号长度或者信号个数，S＝{s₁,…,s_M}为调制星座M信号集合，包含M个信号，m_l为编码时第l路差分编码的寄存器个数，h_t ⁽ⁱ⁾为差分编码模块第i路寄存器对应的加权系数。

5.如权利要求4的译码方法，其特征在于，所述SISO译码模块通过BCJR算法进行软输入软输出译码，对N个软解调信号L_e(c_i)进行相应的译码处理，输出相应的软译码信息e＝{e₁,…,e_N}和相应的二进制译码信息d′＝{d′₁,…,d′_K}，其中，每个软译码信息e_i包含M种软符号信息，分别对应于调制星座的信号集合S＝{s₁,…,s_M}中的M个信号的似然值，N＝L×p，其中，i＝1,…,N。

6.如权利要求5的译码方法，其特征在于，所述差分编码重构模块在第j时刻，基于软译码信息e＝{e₁,…,e_N}经过交织处理、串并变换后在第j时刻输出的每路并行信号中的M种软符号信息给出每路信号的似然估计其中，l＝1,…,p；j＝1,…,L：

${\hat{a}}_j^{\left(l\right)}=\underset{n=1}{\overset{M}{\mathrm{\&Sigma;}}}(s_n\&CenterDot;P_n(l,j)),$ 其中， $P_n(l,j)=\frac{1}{{\sqrt{2\mathrm{\&pi;N}}}_0}{e}^{-e_{j,n}^{\left(l\right)}/2N_0},$ N₀为噪声功率谱密度，j＝1,…,L；

所述差分编码重构模块利用信号的似然估计重构编码信号b＝{b₁,…,b_L}的似然估计w＝{w₁,…,w_L}，在第j时刻：

其中j＝1,…,L，m_i为编码时第i路差分编码的寄存器个数；

所述差分编码重构模块将所述似然估计w＝{w₁,…,w_L}反馈至所述差分解码模块，作为更新的先验信息参与所述差分解码模块的迭代差分解码。