CN101840676A - 半导体集成电路、液晶驱动电路以及液晶显示装置 - Google Patents

半导体集成电路、液晶驱动电路以及液晶显示装置 Download PDF

Info

Publication number
CN101840676A
CN101840676A CN201010000337A CN201010000337A CN101840676A CN 101840676 A CN101840676 A CN 101840676A CN 201010000337 A CN201010000337 A CN 201010000337A CN 201010000337 A CN201010000337 A CN 201010000337A CN 101840676 A CN101840676 A CN 101840676A
Authority
CN
China
Prior art keywords
output
digital
operational amplifier
analog converter
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010000337A
Other languages
English (en)
Inventor
兵头健司
一里塚尚志
木本卓也
东乡实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101840676A publication Critical patent/CN101840676A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/108—Converters having special provisions for facilitating access for testing purposes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/109—Measuring or testing for dc performance, i.e. static testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/662—Multiplexed conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种半导体集成电路、液晶驱动电路以及液晶显示装置，该半导体集成电路包括：第一D/A转换器；第二D/A转换器；放大器，用于放大第一D/A转换器的输出；运算放大器，用于输入第二D/A转换器的输出；以及选择器，用于实现在普通模式与测试模式之间的切换，普通模式为使所述运算放大器用作用于将所述第二D/A转换器的输出放大的放大器的模式，而测试模式为使所述运算放大器用作用于将所述第二D/A转换器的输出与所述第一D/A转换器的输出进行比较的比较器的模式。根据本发明，能够减小在装置测试时安装至输出节点的探针数，同时限制每个装置的包装面积，从而增加了能够同时测试的装置的数目。

Description

半导体集成电路、液晶驱动电路以及液晶显示装置
相关申请的引用
本发明包含于2009年1月21日向日本专利局提交的日本专利申请第2009-011153号的主题，其全部内容结合于此，作为参考。
技术领域
本发明涉及半导体集成电路、液晶驱动电路以及配备了数模(D/A)转换器和用于放大D/A转换器的输出的放大器的液晶显示装置。
背景技术
众所周知的一些半导体集成电路的每一个都设置了多个D/A转换器和多个用于放大这些D/A转换器的输出的放大器。这种半导体集成电路的实例为输出用于驱动在液晶面板上所排列的多个像素的驱动信号的液晶驱动电路。
如图14所示，上述类型的半导体集成电路包括：电阻梯形电路(resistance ladder circuit)101，用于生成多个基准电压；多个D/A转换器102a～102n；以及放大器103a～103n，用于放大D/A转换器102a～102n的输出。
D/A转换器102a～102n的每一个都由多个开关构成。给出外部输入数字信号(下文中，称作输入数字信号)，每个D/A转换器均选择这些开关中的一个，从而输出相应于输入数字信号的电压。
放大器103a～103n的每一个都由具有电压跟随器功能的运算放大器构成。即，运算放大器的反转输入节点被连接至其输出节点，使得被输入至运算放大器的非反转输入节点的模拟信号为用于输出的电流放大。
当按照说明书制造时，测试上述类型的半导体集成电路(下文中，也称作装置)。测试包括为了确定是否从放大器103a～103n输出了预定的模拟电压，将预定的数字信号输入至装置，从而激活其D/A转换器102a～102n。
这种一致性测试需要将测试探针安装至所有输出节点104a～104n，来观察是否正常输出了预定的模拟电压。这意味着，输出节点数目越大，所需的测试探针的数目也越大。由于在利用半导体测试设备的测试过程中能够使用的测试探针最大数目是有限的，所以输出节点数的增加转变为(导致了)在一个测试过程中可以测试的装置数目减少。结果导致测试成本的无限制升高。
如在图15中所示的日本专利公开第2006-279132号(专利文献1)的披露内容中，上述问题的一个解决方法包括设立用于比较两个D/A转换器的输出的比较器105。通过来自每个D/A转换器的输出电压的变化，检测比较器105所输出的电压，来观察是否每个D/A转换器都具有正常的功能。
发明内容
上述例举的专利文献1所披露的技术的一个缺点就是需要单独的比较器105。这就导致了半导体集成电路的包装面积的增大以及其制造成本的升高。
已经鉴于上述情况作出了本发明，并且本发明提供了一种半导体集成电路、液晶驱动电路、以及设计用于降低测试成本同时限制(约束，curbing)装置包装面积的增大的液晶显示装置。
在执行本发明并根据其一个实施方式的情况下，提供了一种半导体集成电路，包括：第一D/A转换器；第二D/A转换器；放大器，被配置为放大第一D/A转换器的输出；以及运算放大器，被配置为输入第二D/A转换器的输出。半导体集成电路还包括：选择器，被配置为实现在普通模式与测试模式之间的转换，普通模式为使运算放大器用作用于将第二D/A转换器的输出放大的放大器的模式，测试模式为使运算放大器用作用于将第二D/A转换器的输出与第一D/A转换器的输出进行比较的比较器的模式。
优选地，半导体集成电路还可以包括第二选择器，其被配置为当处于测试模式时，实现在第一测试模式与第二测试模式之间的转换。第一测试模式为第一D/A转换器的输出被输入至运算放大器的非反转输入节点并且第二D/A转换器的输出被输入至运算放大器的反转输入节点的模式。第二测试模式为第二D/A转换器的输出被输入至运算放大器的非反转输入节点并且第一D/A转换器的输出被输入至运算放大器的反转输入节点的模式。
优选地，半导体集成电路还可以包括：n个(n为2以上的整数)第一D/A转换器；n个第二D/A转换器；n个放大器，被配置为放大各个第一D/A转换器的输出；n个运算放大器，被配置为输入各个第二D/A转换器的输出；以及n个选择器。
优选地，半导体集成电路还可以包括逻辑电路，其被配置为当n个运算放大器的所有输出均为高或低时，输出表示正常检测的信号，并且当n个运算放大器中的至少一个的输出为低或高时(其余的输出均为高或低)，输出表示故障检测的信号。
根据本发明的另一个实施方式，提供了一种液晶驱动电路，包括：n个(n为2以上的整数)第一D/A转换器；n个第二D/A转换器；n个放大器，各自被配置为放大各个第一D/A转换器的输出，从而将放大的输出提供至液晶面板；以及n个运算放大器，各自被配置为输入各个第二D/A转换器的输出。液晶驱动器还包括n个选择器，用于在普通模式与测试模式之间的转换，普通模式为使运算放大器用作用于将第二D/A转换器的输出放大的放大器的模式，测试模式为使运算放大器用作用于将第二D/A转换器的输出与第一D/A转换器的输出进行比较的比较器的模式。
根据本发明的进一步的实施方式，提供了一种液晶显示装置，包括：液晶面板；以及液晶驱动电路，被配置为输出用于驱动在液晶面板上所提供的多个像素的驱动信号。液晶驱动电路包括：n个(n为2以上的整数)第一D/A转换器；n个第二D/A转换器；n个放大器，各自被配置为放大各个第一D/A转换器的输出，从而将放大的输出提供至液晶面板；以及n个运算放大器，各自被配置为输入各个第二D/A转换器的输出。液晶驱动电路还包括n个选择器，被配置为实现在普通模式与测试模式之间的转换，普通模式为使运算放大器用作用于将第二D/A转换器的输出放大的放大器的模式，测试模式为使运算放大器用作用于将第二D/A转换器的输出与第一D/A转换器的输出进行比较的比较器的模式。
因此，根据本发明，能够减小在装置测试时安装至输出节点的探针数，同时限制每个装置的包装面积，从而增加了能够同时测试的装置的数目。这有助于缩短用于测试每个装置所需的时间，并节省测试成本。
附图说明
图1是示出了实现本发明的半导体集成电路的结构的示意图；
图2A和图2B是说明了实现本发明的半导体集成电路如何操作的示意图；
图3是示出了实现本发明的另一半导体集成电路的结构的示意图；
图4是示出了配备了实现本发明的液晶驱动电路的液晶显示装置的结构的示意图；
图5是示出了图4中所示的液晶驱动电路的结构的示意图；
图6是示出了图4中所示的液晶驱动电路的另一种结构的示意图；
图7是示出了图4中所示的液晶驱动电路的又一种结构的示意图；
图8是说明了图4所示的液晶驱动电路的操作模式的示意图；
图9A和图9B是说明了图4中所示的液晶驱动电路的其他操作模式的示意图；
图10是说明了图4中所示的液晶驱动电路的操作模式的列表示图；
图11是说明了图4中所示的液晶驱动电路的操作模式的另一个列表示图；
图12是说明了另一个液晶驱动电路的操作模式的示意图；
图13是说明了又一个液晶驱动电路的操作模式的示意图；
图14是示出了配备了D/A转换器和放大器的现有的半导体集成电路的结构的示意图；以及
图15是示出了配备了D/A转换器和放大器的另一现有的半导体集成电路的结构的示意图。
具体实施方式
现在，将描述本发明的优选实施方式。将以下面的标题进行描述：
1.半导体集成电路的概述
2.液晶驱动电路及配备其的液晶显示设备的结构和操作
3.其他实施方式
[1.半导体集成电路的概述]
现在，将参照附图以专用术语来说明实现本发明的半导体集成电路。图1和图3示出了作为本发明实施方式的半导体集成电路的结构，并且图2A和图2B说明了发明的半导体集成电路的工作。
如图1所示，实现本发明的半导体集成电路1包括：第一D/A转换器10；第二D/A转换器11；放大器12，用于放大第一D/A转换器10的输出；以及运算放大器13，用于输入第二D/A转换器11的输出。
第一和第二D/A转换器10和11的每一个都输出基于外部输入的数字控制信号的电压值的模拟信号。D/A转换器10和11的每一个都具有多个开关，每个开关都连接至不同的电压。这些开关基于数字控制信号来控制，从而输出反映数字控制信号的电压值的模拟信号。
放大器12由运算放大器构成。运算放大器的非反转输入节点被用作输入，并且运算放大器的反转输入节点被连接至其输出节点。这种结构构成了电压跟随器。
半导体集成电路1还包括实现在普通模式与测试模式之间的转换的选择器14。普通模式为使运算放大器13用作放大器的模式，并且测试模式为使运算放大器13用作比较器的模式。
在普通模式中，运算放大器13电流放大第二D/A转换器11的输出，并通过输出节点16输出已被电流放大的输出。在测试模式中，运算放大器13比较第二D/A转换器11的输出与第一D/A转换器10的输出。
具体而言，如图2A所示，在普通模式中，运算放大器13的非反转输入节点被用作输入，并且运算放大器13的反转输入节点被连接至其输出节点。这个结构构成了电压跟随器。如图2B所示，在测试模式中，第一D/A转换器10的输出被输入至运算放大器13的反转输入节点，并且第二D/A转换器11的输出被输入至运算放大器13的非反转输入节点。
如上所述，使运算放大器13在普通模式中用作放大器，并且在测试模式中用作比较器。这意味着，不需要单独设置比较器，这使得能够将每个装置的包装面积的任何增加最小化。
在测试模式中，从第一D/A转换器10所输出的电压被设定为低于从第二D/A转换器11所输出的电压。通过维持这种电压关系，从第一和第二D/A转换器10和11所输出的电压逐渐升高。此时，如果D/A转换器10和11的每一个都为正常，则运算放大器13的输出为高(即，处于高电位电平)，如果任意其中一个转换器故障，则该输出为低(处于低电位电平)。因此，通过检测运算放大器13在输出节点16处的输出，能够检查每个D/A转换器10和11是否正常。
如果第一D/A转换器10故障并且其电压被固定至最小电压电平，那么该电压将总是低于第二D/A转换器11的输出。当第二D/A转换器11故障并且其电压被固定至最大电压电平时，也是同样的。因此，如上所述，可能会发生只要D/A转换器10和11保持输出它们的电压，则D/A转换器10和11的任意一个都不会被检测到故障。
通过将从第一D/A转换器10所输出的电压设定为高于从第二D/A转换器11所输出的电压，并且在测试后维持这种电压关系，通过逐渐升高从第一和第二D/A转换器10和11所输出的电压，来避免上述缺陷。此时，如果D/A转换器10和11的每一个都正常，则运算放大器13的输出为低，并且如果D/A转换器任意一个故障，则该输出为高。结合上述试验，在输出节点16处的电位电平的检测能够检查D/A转换器10和11的每一个是否正常。
如图3所示，可以设置多个第一D/A转换器10a和10b、多个第二D/A转换器11a和11b、多个放大器12a和12b、多个运算放大器13a和13b、及多个选择器14a和14b。在这种情况下，能够使测试模式下的输出是公用的。具体地，第二D/A转换器11a和11b的输出被输入至AND电路17，并且AND电路17的输出被连接至输出节点18。
如果运算放大器13a和13b的每一个都为正常，则输出节点18的输出为高，并且如果运算放大器中任意一个故障，则输出为低。当如上所述单个节点被用于检测D/A转换器10和11是否正常时，能够显著减少测试半导体集成电路1所需的探针数目。这种降低又导致了测试成本的降低。
上述每个运算放大器可以图示为具有高净增益并且通过两个输入之间的电位差所激活的微分放大器。因此，运算放大器可以具有任意的电路结构，只要其具有等效的功能性即可。这对于下面的描述也是一样的。
[2.液晶驱动电路和配备其的液晶显示装置的结构和操作]
下面将描述应用于液晶驱动电路(例如，下文中所说明的源驱动电路)的实现本发明的半导体集成电路的具体实例。首先，将说明集成了发明的液晶驱动电路的液晶显示装置的结构，接下来为液晶驱动电路的结构和操作。图4示出了包含液晶驱动电路的液晶显示装置的典型结构；图5～图7示出了液晶驱动电路的典型结构；并且图8～图11示出了液晶驱动电路的操作模式的说明。
[2.1液晶显示装置的结构]
如图4所示，液晶显示装置20由液晶面板21、具有多个源驱动电路23(液晶驱动电路的实例)的水平驱动电路22、具有多个栅驱动电路25的垂直驱动电路24、及接口(I/F)电路26构成。
液晶面板21在整个显示部上具有设置有透明像素电极及TFT的半导体基板以及构成单个透明电极的对向基板，两个基板在其间密封有液晶。控制每一个均具有切换能力的TFT，从而以反映具体的半色调等级的方式将电压施加于像素电极。这样在一方的像素电极与另一方的对向基板电极之间生成了电位差，从而改变液晶的透射率从而显示图像。
液晶面板21具有以矩阵形式垂直和水平排列的这些像素电极。在液晶面板21的半导体基板上具有多条数据线，这些数据线连接至以垂直方向排列的像素电极并向像素电极施加分级电压；以及扫描线，施加用于切换TFT的控制信号。
通过使用经由数据线而从源驱动电路23所输出的驱动信号将分级电压施加至像素电极。即，驱动信号在图像显示的单个帧期间内使分级电压施加至连接至数据线的所有像素电极。这样，在液晶面板21上依次驱动像素电极来显示图像。
基于从接口电路26所输出的信号，源驱动电路23将驱动信号输出至数据线，该驱动信号对于每个水平线而连续(依次)切换。
栅驱动电路25连续输出控制信号，从而切换每个水平线的TFT。通过逐一到达水平线，基于从源驱动电路23所输出的驱动信号在液晶面板21上显示图像。[2.2源驱动电路的结构]
如图5所示，每个源驱动电路23均由信号处理部30、线缓冲器31、电平转换器32、D/A(数模)转换组块33以及放大组块34来构成。
各种控制信号和数字视频信号通过接口电路26输入至信号处理部30。依次地，信号处理部30将反映数字视频信号的像素数据逐线输入至线缓冲器31。信号处理部30还将各种控制信号输出至放大组块34及其他组件。例如，信号处理部30基于通过接口电路26所输入的控制信号将测试控制信号(TEST控制信号)输出至放大组块34。如将在随后讨论的那样，测试控制信号包括测试使能信号及测试模式切换信号。
线缓冲器31保存从信号处理部30所输入的每条线的像素数据(在这种情况下，为12位数据)。随后，线缓冲器31以适当的定时方式逐线地将像素数据输出至电平转换器32。
电平转换器32以与液晶面板21的液晶及TFT的晶体管能力相对应的方式来转换从线缓冲器31所输出的像素数据的电平，从而生成数字驱动信号。
D/A转换组块33包括多个D/A转换器41和42(见图6和图7等)，它们将从电平转换器32所输出的数字驱动信号转换成模拟驱动信号。如将在随后讨论的那样，D/A转换器41和42的每一个都设置有连接至电阻梯形电路的基准电压节点的多个开关。控制这些开关，从而输出所期望的电压。
放大组块34具有与D/A转换组块33中的D/A转换器41和42相对应的放大器。放大器电流放大了从D/A转换器41和42所输出的模拟驱动信号，并且将电流放大的信号输出至液晶面板21，以驱动其像素。而且，基于从信号处理部30所输出的测试控制信号，放大组块34以测试模式操作，从而输出表示D/A转换器41和42是否正常的测试输出信号。
[2.3D/A转换组块和放大组块的具体结构]
下面将描述作为如上讨论所构造的源驱动电路23的特性的D/A转换组块33和放大组块34的具体结构和操作。
如图6和图7所示，D/A转换组块33包括第一电阻梯形电路40a、第二电阻梯形电路40b、第一D/A转换器41-a1、41-b1、…、41-an、41-bn；以及第二D/A转换器42-a1、42-b1、…、42-an、42-bn。在随后的描述中，在适当的情况下，第一D/A转换器41-a1、41-b1等中的一个或全部可以称作第一D/A转换器41，并且第二D/A转换器42-a1、42-b1等中的一个或全部可以被称作第二D/A转换器42。
第一电阻梯形电路40a生成高于公共电压Vcom的基准电压Vp1～Vp4，并且第二电阻梯形电路40b生成低于公共电压Vcom的基准电压Vn1～Vn4。为了简化和图示的目的，电阻梯形电路40a和40b的每一个都被假设具有4个基准电压节点(Vp1～Vp4，Vn1～Vn4)。具体地，存在乘以了进行D/A转换的位数的数目的电压节点。
如上所述，D/A转换组块33包括第一和第二电阻梯形电路40a和40b，它们在基准电压节点具有用作第一和第二D/A转换器41和42的基准电压的不同电压。
D/A转换器41和42的每一个都具有连接至电阻梯形电路的基准电压节点的多个开关。这些开关的其中一个被短路，从而选择基准电压节点，使得所选择的基准电压节点的电压被输出。
即，第一D/A转换器41-a1、41-a2等和第二D/A转换器42-a1、42-a2等的每一个都设置有连接至电阻梯形电路40a的基准电压节点(Vp1～Vp4)的多个开关，并且节点Vp1～Vp4的其中一个的基准电压被输出。第一D/A转换器41-b1、41-b2等和第二D/A转换器42-b1、42-b2等的每一个都设置有连接至电阻梯形电路40b的基准电压节点(Vn1～Vn4)的多个开关，并且节点Vn1～Vn4的其中一个的基准电压被输出。
基于从电平转换器32所输出的每个数字驱动信号，D/A转换器41和42控制它们的内部开关，从而输出相应于所述的数字驱动信号的电压。这就是如何生成并输出模拟驱动信号的过程。
放大组块34包括多个放大部34a。每个放大部34a都设置有放大器43-a1、43-a2、43-b1及43-b2；运算放大器44-a1、44-a2、44-b1及44-b2；第一选择器45-a1、45-a2、45-b1及45-b2；第二选择器46-a1、46-a2、46-b1及46-b2；及NAND电路47。
在随后的描述中，在适当的情况下，放大器43-a1、43-a2、43-b1及43-b2的其中一个或全部可以称作放大器43；运算放大器44-a1、44-a2、44-b1及44-b2的其中一个或全部可以称作运算放大器44；第一选择器45-a1、45-a2、45-b1及45-b2的其中一个或全部可以称作第一选择器45；第二选择器46-a1、46-a2、46-b1及46-b2的其中一个或全部可以称作第二选择器46。
放大器43由具有被用作输入的非反转输入节点(+)和连接至输出节点的反转输入节点(-)的运算放大器构成，从而构成电压跟随器。如此，放大器43电流放大了从第一D/A转换器41所输出的模拟驱动信号。
第一选择器45基于从信号处理部30所输出的测试使能信号将运算放大器44的输出节点或第二选择器46连接至运算放大器44的反转输入节点(-)。具体而言，当测试使能信号为高时，第二选择器46连接至运算放大器44的反转输入节点(-)；当测试使能信号为低时，运算放大器44连接至运算放大器44的反转输入节点(-)。
第二选择器46基于从信号处理部30所输出的测试模式切换信号实现在向运算放大器44的非反转输入节点(+)的输入与向第一选择器45的输入之间的转换。具体而言，当测试模式切换信号为低时，第一D/A转换器41的输出连接至运算放大器44的反转输入节点(-)，而第二D/A转换器42的输出连接至第一选择器45。当测试模式切换信号为高时，第二D/A转换器42的输出连接至运算放大器44的反转输入节点(-)，而第一D/A转换器41的输出连接至第一选择器45。
NAND电路47对运算放大器44-a1、44-a2、44-b1及44-b2的输出执行NAND操作。即，如果这些运算放大器44的输出都为高，则NAND电路47输出低电平信号；如果运算放大器44的任意一个输出为低，那么NAND电路47输出高电平信号。
源驱动电路23的每一个都包括多个OR电路48，其对多个放大部34a中的NAND电路47的输出执行OR(“或”)运算。如图7所示，来自一个OR电路48的输出和来自一个NAND电路47的输出输入至另一个OR电路48。在对来自多个放大部34a中的所有NAND电路47的输出进行了OR运算之后，最后级的OR电路48x输出OR运算的结果。因此，如果在多个放大部34a中的任意一个NAND电路47输出高电平信号，则最后阶段的OR电路48x输出高电平信号；否则最后阶段的OR电路48x输出低电平信号。第一级OR电路48a的两个输入节点的其中一个连接至接地电位。
[2.4D/A转换组块和放大组块的操作]
接下来是在如上所述所构造的每个源驱动电路23中对于D/A转换组块33和放大组块34的操作进行的具体说明。
源驱动电路23每一个都基于外部输入的控制信号以普通模式进行操作。除了以普通模式进行操作之外，以测试模式操作的源驱动电路23能够确定D/A转换器41和42是否正常。当以构成测试模式的第一测试模式和第二测试模式进一步操作时，源驱动电路23能够更精确地确定D/A转换器41和42是否正常。
[2.4.1以普通模式的操作]
现在，将描述以普通模式的操作。在普通模式中，反映待显示的图像的数字视频信号输入至每个源驱动电路23。基于所输入的数字视频信号，信号处理部30将待显示的图像的像素数据逐线输入至线缓冲器31。
线缓冲器31逐线输出与待显示的图像的每个像素相对应的数字驱动信号。通过电平转换器32调节输出信号的电平，并且所调节的信号被输入至D/A转换组块33。
D/A转换组块33将与每个像素相对应的数字驱动信号转换成模拟驱动信号。转换后的模拟驱动信号被输入至放大组块34。
随后，将模拟驱动信号从每个第一D/A转换器41输入至每个放大器43。在输出前，所输入的模拟驱动信号被每个放大器43所电流放大。
此时，来自信号处理部30的低电平测试使能信号和低电平测试模式切换信号被输入至放大组块34。依次地，第二选择器46将第二D/A转换器42的输出节点连接至运算放大器44的非反转输入节点(+)，并且第一选择器45将运算放大器44的输出节点连接至运算放大器44的反转输入节点(-)。即，运算放大器44用作电流放大该第二D/A转换器42的输出的电压跟随器。
由此，在普通模式中，如图8所示，运算放大器44构成电压跟随器，从而，从第二D/A转换器42所输出的模拟驱动信号在输出前被运算放大器44电流放大。从第一D/A转换器41所输出的模拟驱动信号在输出前被放大器43电流放大。
当低于公共电压Vcom的模拟驱动信号被输出至液晶面板21时，D/A转换器41-b1、…、41-bn、42-b1、…、42-bn进行操作；当高于公共电压Vcom的模拟驱动信号被输出至液晶面板21时，D/A转换器41-a1、…、41-an、42-a1、…、42-an进行操作。尽管没有示出，但是每个源驱动电路23都设置有在放大器43-a1和43-b1的输出之间切换的选择器、在放大器43-a2和43-b2的输出之间切换的选择器、在运算放大器44-a1和44-b1的输出之间切换的选择器、以及在运算放大器44-a2和44-b2的输出之间切换的选择器。
[2.4.2测试模式]
现在，将描述测试模式。测试模式由第一测试模式和第二测试模式构成，其中，通过半导体测试设备(没有示出)来切换对运算放大器44的输入。半导体测试设备将控制信号输入至每个源驱动电路23的输入节点，并且检测从输出节点TEST-OUT所输出的电压，从而确定D/A转换组块33是否正常。
当半导体测试设备将表示测试开始的控制信号输入至源驱动电路23时，从普通模式到达测试模式并开始。当表示测试结束的控制信号被输入至源驱动电路23时，测试模式被终止，并且到达普通模式。
当从半导体测试设备输入表示测试开始的控制信号时，信号处理部30将高电平测试使能信号提供至放大组块34。通过被输入至放大组块34的高电平测试使能信号，第一选择器45断开运算放大器44的输出节点与反转输入节点(-)的连接，并且将反转输入节点(-)连接至第二选择器46。这使得运算放大器44用作比较第一D/A转换器41的输出与第二D/A转换器42的输出的比较器。
响应于从半导体测试设备所输入的控制信号，信号处理部30在将切换信号输入至放大组块34之前使测试模式切换信号为高或低。
如果低电平测试模式切换信号被输入至放大组块34，则第二选择器46以第一测试模式操作。即，第二选择器46将第二D/A转换器42的输出节点连接至运算放大器44的非反转输入节点(+)，并且通过第一选择器45将第一D/A转换器41的输出节点连接至运算放大器44的反转输入节点(-)。
如果高电平测试模式切换信号被输入至运算放大组块34，则第二选择器46以第二测试模式操作。即，第二选择器46通过第一选择器45将第二D/A转换器42的输出节点连接至运算放大器44的反转输入节点(-)，并且将第一D/A转换器41的输出节点连接至运算放大器44的非反转输入节点(+)。
(第一测试模式)
在第一测试模式中，如上所述，第二D/A转换器42的输出节点被连接至运算放大器44的非反转输入节点(+)，并且第一D/A转换器41的输出节点通过第一选择器45被连接至运算放大器44的反转输入节点(-)。
并且，如图9A所示，编码A数字驱动信号被输入至第一D/A转换器41。依次地，第一D/A转换器41将数字驱动信号转换成被输入至放大器43的输入节点及输入至运算放大器44的反转输入节点(-)的模拟驱动信号。编码B数字驱动信号被输入至第二D/A转换器42。依次地，第二D/A转换器42将数字驱动信号转换成被提供至运算放大器44的非反转输入节点(+)的模拟驱动信号。
在上述状态下，以编码A模拟驱动信号的电压电平将变得低于编码B模拟驱动信号的电压电平的这种方式(即，使得以图10所示的输出顺序而输出编码A和编码B)来输入数字视频信号。即，以(00:01)、(01:10)、(10:11)的顺序连续输入(编码A:编码B)的关系。因此，当D/A转换器41和42的每一个都正常时，从第一D/A转换器41所输出的模拟驱动信号的电压电平从Vn1至Vn2至Vn3地改变，并且从第二D/A转换器42所输出的模拟驱动信号的电压电平从Vn2至Vn3至Vn4变化。因为保持Vn1＜Vn2＜Vn3＜Vn4的关系，所以运算放大器44持续输出高电平电压，并且NAND电路47输出表示正常检测的信号。这意味着，NAND电路47的输出电压变低。
但是，如果第一D/A转换器41或第二D/A转换器42故障，则上述输出操作基本上无效。运算放大器44不会持续输出高电平电压，并且NAND电路47暂时或持续输出高电平输出电压。即，NAND电路47输出表示故障检测的信号。结果，通过OR电路48x从输出节点TEST-OUT所输出的电压暂时或持续为高。
因此，如果在输出节点TEST-OUT的电压在第一测试模式中持续为低，则D/A转换组块33被确定为正常；如果在输出节点TEST-OUT的电压暂时或持续为高，则D/A转换组块33被确定为故障。
(第二测试模式)
在第二测试模式中，如上所述，第二D/A转换器42的输出节点通过第一选择器45被连接至运算放大器44的反转输入节点(-)，并且第一D/A转换器41的输出节点被连接至运算放大器44的非反转输入节点(+)。
并且，如图9B所示，编码A数字驱动信号被输入至第一D/A转换器41。依次地，第一D/A转换器41将所输入的数字驱动信号转换成输入至放大器43的输入节点和输入至运算放大器44的非反转输入节点(+)的模拟驱动信号。编码B数字驱动信号输入至第二D/A转换器42。依次地，第二D/A转换器42将所输入的数字驱动信号转换成被输入至运算放大器44的反转输入节点(-)的模拟驱动信号。
在上述状态下，以编码B模拟驱动信号的电压电平将变得低于编码A模拟驱动信号的电压电平的这种方式(即，使得以如图10所示的输出顺序而输出编码A和编码B)来输入数字视频信号。即，以(01:00)、(10:01)、(11:10)的顺序持续输入(编码A:编码B)的关系。因此，当D/A转换器41和42的每一个都正常时，第一D/A转换器41的输出电压电平从Vn2至Vn3至Vn4改变，并且第二D/A转换器42的输出电压电平从Vn1至Vn2至Vn3变化。运算放大器44持续输出高电平电压，并且NAND电路47输出表示正常检测的信号。因此，NAND电路47的输出电压变低。
但是，如果第一D/A转换器41或第二D/A转换器42故障，则上述输出操作基本上无效。运算放大器44不会持续输出高电平电压，并且NAND电路47暂时或持续输出高电平输出电压。即，NAND电路47输出表示故障检测的信号。结果，通过OR电路48x从输出节点TEST-OUT所输出的电压暂时或持续为高。
因此，如果输出节点TEST-OUT的电压在第二测试模式中持续为低，则D/A转换组块33被确定为正常；如果在输出节点TEST-OUT的电压暂时或持续为高，则D/A转换组块33被确定为故障。
第二测试模式有助于检测在第一测试模式中不能被检测的故障。例如，如果在第二D/A转换器42中的任意开关已经故障并且被持续连接至Vp4的电位节点，那么，在第一测试模式中运算放大器44的输出一直为高，并且从输出节点TEST-OUT输出低电平信号。另一方面，在第二测试模式中，运算放大器44暂时或持续输出低电平信号，使得从输出节点TEST-OUT暂时或持续输出高电平信号。同样地，也能够在第一测试模式中检测在第二测试模式中不能被检测的故障。
因此，当以第一和第二测试模式执行测试时，能够以高精度的方式执行故障D/A转换组块33的检测。
在以第一测试模式和第二测试模式连续执行测试的过程中，只有当来自输出节点TEST-OUT的电压持续为低时，半导体测试设备才认为D/A转换组块33正常；否则半导体测试设备确定D/A转换组块33故障。
可选地，如图11所示，通过取消第一测试模式或第二测试模式，可以在编码A＞编码B和编码A＜编码B的条件下执行测试。如图12所示，这个配置包含设置对运算放大器44-a1、44-b1、44-a2及44-b2的输出执行OR运算的OR电路50，以及选择性输出OR电路50的输出或NAND电路47的输出的第三选择器51。
在编码A＜编码B的条件下，控制第三选择器51，使NAND电路47的输出进入OR电路48；当编码A＞编码B时，控制第三选择器51，使OR电路50的输出进入OR电路48。这使得如果D/A转换组块33正常，则输出节点TEST-OUT的电压持续为低，而如果D/A转换组块33故障，则输出节点TEST-OUT的电压持续为高。因此，不需要设置第二选择器46。
尽管在图6和图7及其他中所出现的电路结构使运算放大器44的输出进入NAND电路47，使得当D/A转换组块33正常时低电平输出出现在输出节点TEST-OUT处，但是本发明不限于此。可选地，可以通过AND电路代替NAND电路47，使得当D/A转换组块33正常时，输出节点TEST-OUT给出高电平输出。在这种情况下，可以通过AND电路代替OR电路48，使得如果D/A转换组块33正常，则输出节点TEST-OUT持续输出高电平电压，或者如果D/A转换组块33故障，则暂时或持续输出低电平电压。
如上所述，源驱动电路23包括多达n个(n为整数)第一D/A转换器41、n个第二D/A转换器42、n个放大第一D/A转换器41的输出的放大器43、及n个输入第二D/A转换器42的输出的运算放大器44。
而且，源驱动电路23的每一个都包括实现在普通模式和测试模式之间的切换的第一选择器45。普通模式为使运算放大器44用作基于从半导体测试设备所输出的控制信号来放大第二D/A转换器42的输出的放大器的模式。测试模式为使运算放大器44用作比较第二D/A转换器42的输出与第一D/A转换器41的输出的比较器的模式。
在作为发明实施方式的一部分的每个源驱动电路23中，如上所述，使运算放大器44同时用作放大器和比较器。因此，不需要单独安装比较器。而且，在被输出前，通过逻辑电路来收敛来自多个比较器的输出。这样能够显著减少装置测试时被安装至输出节点的探针数，同时限制每个装置的包装面积的增大。在一个测试过程中，依次增加能够被同时测试的装置数目。测试每个装置所需的时间能够得以减少，并且能够降低测试成本。
以测试模式操作的每个源驱动电路23包括实现在第一测试模式与第二测试模式之间的切换的第二选择器46。第一测试模式为第一D/A转换器41的输出被输入至运算放大器44的反转输入节点(-)同时第二D/A转换器42的输出被输入至运算放大器44的非反转输入节点(+)的模式。第二测试模式为第二D/A转换器42的输出被输入至运算放大器44的反转输入节点(-)同时第一D/A转换器41的输出被输入至运算放大器44的非反转输入节点(+)的模式。
如上所述所建立的第一和第二测试模式有助于半导体测试设备更简单地执行测试。即，只有当在输出节点TEST-OUT处的电压在整个第一和第二测试模式中持续为低或高，则半导体测试设备认为D/A转换组块33正常。在任意其他情况下，半导体测试设备认为D/A转换组块33故障。
特别地，如图6及其他图所示，放大组块34被分割成每个都包括多个运算放大器44的多个放大部34a。运算放大器44的输出被输入至逻辑电路(例如，NAND电路47)，以用于AND或OR运算。这种配置简化了逻辑电路的结构，使得源驱动电路23的包装面积的增加能够被最小化。
在测试模式中，如以上所讨论的那样，从D/A转换器41和42所输出的电压被配置为逐渐升高或降低。这样提高了用作比较器的运算放大器44的响应性，并且有助于提高测试速度。结果，每个装置的测试时间缩短，并且能够降低测试成本。
[3.其他实施方式]
如上所述，以在高电压侧建立D/A转换器41a和42a并且在低电位侧建立D/A转换器41b和42b的方式设置了两种类型的电阻梯形电路40a和40b。但是，本发明不限于此。可选地，如图13所示，可以以从低电压侧至高电压侧的范围内生成基准电压的这种方式来设置电阻梯形电路40′。
示出以上的实施方式是为了，如果在测试模式中从运算放大器44输出相同电平的电压，则确定D/A转换组块33正常。但是，本发明不限于此。例如，向相邻运算放大器44的输入可以是交替的。如果从具有交替输入的相邻运算放大器44输出不同的电压，那么，D/A转换组块33也可以被确定为正常。
本领域的普通技术人员应当理解，根据设计要求和其他因素，可以进行各种变形、组合、子组合以及改变，只要它们在所附权利要求书的范围内或其等同范围内。

Claims (6)

1.一种半导体集成电路，包括：
第一数模转换器；
第二数模转换器；
放大器，被配置为放大所述第一数模转换器的输出；
运算放大器，被配置为输入所述第二数模转换器的输出；以及
选择器，被配置为实现在普通模式与测试模式之间的切换，所述普通模式为使所述运算放大器用作用于将所述第二数模转换器的输出放大的放大器的模式，所述测试模式为使所述运算放大器用作用于将所述第二数模转换器的输出与所述第一数模转换器的输出进行比较的比较器的模式。
2.根据权利要求1所述的半导体集成电路，还包括：
第二选择器，被配置为当处于所述测试模式时实现在第一测试模式与第二测试模式之间的切换，所述第一测试模式为所述第一数模转换器的输出被输入至所述运算放大器的非反转输入节点并且所述第二数模转换器的输出被输入至所述运算放大器的反转输入节点的模式，所述第二测试模式为所述第二数模转换器的输出被输入至所述运算放大器的非反转输入节点并且所述第一数模转换器的输出被输入至所述运算放大器的反转输入节点的模式。
3.根据权利要求1所述的半导体集成电路，还包括：
n个所述第一数模转换器，n是至少为2的整数；
n个所述第二数模转换器；
n个所述放大器，被配置为放大各个所述第一数模转换器的输出；
n个所述运算放大器，被配置为输入各个所述第二数模转换器的输出；以及
n个所述选择器。
4.根据权利要求3所述的半导体集成电路，还包括：
逻辑电路，被配置为当所述n个运算放大器的所有输出都为高或低时，输出表示正常检测的信号，并且其中当所述n个运算放大器中的至少一个的输出为低或高时，输出表示故障检测的信号。
5.一种液晶驱动电路，包括：
n个第一数模转换器，n是至少为2的整数；
n个第二数模转换器；
n个放大器，各自被配置为放大各个所述第一数模转换器的输出，从而将被放大的所述输出提供至液晶面板；
n个运算放大器，各自被配置为输入各个所述第二数模转换器的输出；以及
n个选择器，被配置为实现在普通模式与测试模式之间的切换，所述普通模式为使所述运算放大器用作用于将所述第二数模转换器的输出放大的放大器的模式，所述测试模式为使所述运算放大器用作用于将所述第二数模转换器的输出与所述第一数模转换器的输出进行比较的比较器的模式。
6.一种液晶显示装置，包括：
液晶面板；以及
液晶驱动电路，被配置为输出用于驱动设置在所述液晶面板上的像素的驱动信号，
其中，所述液晶驱动电路包括
n个第一数模转换器，n是至少为2的整数；
n个第二数模转换器；
n个放大器，各自被配置为放大各个所述第一数模转换器的输出，从而将被放大的所述输出提供至液晶面板；
n个运算放大器，各自被配置为输入各个所述第二数模转换器的输出；以及
n个选择器，被配置为实现在普通模式与测试模式之间的切换，所述普通模式为使所述运算放大器用作用于将所述第二数模转换器的输出放大的放大器的模式，所述测试模式为使所述运算放大器用作用于将所述第二数模转换器的输出与所述第一数模转换器的输出进行比较的比较器的模式。
CN201010000337A 2009-01-21 2010-01-20 半导体集成电路、液晶驱动电路以及液晶显示装置 Pending CN101840676A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-011153 2009-01-21
JP2009011153A JP2010171627A (ja) 2009-01-21 2009-01-21 半導体集積回路、液晶駆動回路及び液晶表示装置

Publications (1)

Publication Number Publication Date
CN101840676A true CN101840676A (zh) 2010-09-22

Family

ID=42111608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010000337A Pending CN101840676A (zh) 2009-01-21 2010-01-20 半导体集成电路、液晶驱动电路以及液晶显示装置

Country Status (6)

Country Link
US (1) US20100182299A1 (zh)
EP (1) EP2211331A1 (zh)
JP (1) JP2010171627A (zh)
KR (1) KR20100085835A (zh)
CN (1) CN101840676A (zh)
TW (1) TW201030358A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105547523A (zh) * 2014-10-29 2016-05-04 上海辰竹仪表有限公司 一功能安全型hart测量***
CN108010478A (zh) * 2016-10-27 2018-05-08 硅工厂股份有限公司 显示驱动装置
CN108933590A (zh) * 2018-03-12 2018-12-04 昆山龙腾光电有限公司 一种电压转换电路及点灯测试装置
US10902790B2 (en) 2017-02-16 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, display device, input/output device, and data processing device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101361949B1 (ko) * 2009-04-29 2014-02-11 엘지디스플레이 주식회사 유기 발광다이오드 표시장치 및 그 구동방법
EP2562931B1 (en) * 2011-08-24 2014-01-15 Nxp B.V. Integrated circuit and test method
US8704529B2 (en) * 2011-10-04 2014-04-22 Nanya Technology Corporation Circuit test interface and test method thereof
KR102051846B1 (ko) * 2012-07-31 2019-12-05 삼성디스플레이 주식회사 디스플레이 구동 회로 및 그것을 포함하는 표시 장치
TWI475539B (zh) * 2013-01-17 2015-03-01 Raydium Semiconductor Corp 具有內建自我測試功能之驅動電路
TWI595466B (zh) * 2016-01-29 2017-08-11 立錡科技股份有限公司 具有測試功能之顯示裝置及其中之驅動電路及其驅動方法
TWI602170B (zh) * 2016-09-08 2017-10-11 Chipone Technology (Beijing)Co Ltd Liquid crystal capacitor drive circuit and method
KR20180090731A (ko) 2017-02-03 2018-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 패널, 표시 장치, 입출력 장치, 정보 처리 장치
TWI649744B (zh) * 2018-02-09 2019-02-01 友達光電股份有限公司 影像顯示裝置、其驅動控制電路及其驅動方法
JP7286498B2 (ja) * 2019-09-24 2023-06-05 ラピスセミコンダクタ株式会社 レベル電圧生成回路、データドライバ及び表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119225A (ja) * 2004-10-19 2006-05-11 Rohm Co Ltd 電圧制御装置および表示装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166962A (en) * 1977-08-26 1979-09-04 Data General Corporation Current mode D/A converter
US4370632A (en) * 1981-05-08 1983-01-25 Motorola, Inc. Multiple function operational amplifier circuit
JPS6116624A (ja) * 1984-06-06 1986-01-24 Fuji Facom Corp アナログ出力装置の試験方式
JPH0683068B2 (ja) * 1986-04-23 1994-10-19 株式会社日立マイコンシステム アナログ信号入出力回路
JPS63299411A (ja) * 1987-05-29 1988-12-06 Hitachi Ltd Ｄａコンバ−タテスト法
US4837572A (en) * 1987-07-20 1989-06-06 Zdzislaw Gulczynski Digital-to-analog converter
US4958155A (en) * 1989-01-31 1990-09-18 Zdzislaw Gulczynski Ultra fast digital-to-analog converter with independent bit current source calibration
JPH0316740U (zh) * 1989-06-30 1991-02-19
DE4316080A1 (de) * 1993-05-13 1994-11-17 Inkjet Systems Gmbh Co Kg Schaltungsanordnung für einen DA- und AD-Wandler
US5841382A (en) * 1997-03-19 1998-11-24 Lucent Technologies Inc. Fast testing of D/A converters
JPH1117539A (ja) * 1997-06-27 1999-01-22 Mitsubishi Electric Corp Ｄ／ａコンバータ内蔵集積回路
JPH11251903A (ja) * 1998-03-05 1999-09-17 Asahi Kasei Micro Syst Co Ltd Ａｄ／ｄａ変換兼用回路
US6566857B1 (en) * 1999-12-20 2003-05-20 Intel Corporation Testing of digital-to-analog converters
US6456220B1 (en) * 2000-06-19 2002-09-24 Cygnal Integrated Products, Inc. Analog-to-digital converter for processing differential and single-ended inputs
JP2002043943A (ja) * 2000-07-21 2002-02-08 Toshiba Corp アナログ出力装置
US6795046B2 (en) * 2001-08-16 2004-09-21 Koninklijke Philips Electronics N.V. Self-calibrating image display device
US6445325B1 (en) * 2001-08-30 2002-09-03 Texas Instruments Incorporated Piecewise linear digital to analog conversion
US7015849B2 (en) * 2002-11-08 2006-03-21 Olympus Corporation Control circuit
US6917316B2 (en) * 2003-05-19 2005-07-12 Semtech Corporation Digital adjustment of gain and offset for digital to analog converters
KR100671698B1 (ko) * 2004-08-05 2007-01-18 매그나칩 반도체 유한회사 엘디아이 내 디지털 아날로그 변환기의 테스트 장치
JP4529007B2 (ja) * 2004-09-02 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP2006093833A (ja) * 2004-09-21 2006-04-06 Toshiba Lsi System Support Kk 半導体集積回路の試験装置及び試験方法
JP2006279132A (ja) * 2005-03-28 2006-10-12 Yamaha Corp Ｄ／ａコンバータの試験装置およびその試験方法
JP4652214B2 (ja) * 2005-11-18 2011-03-16 富士通セミコンダクター株式会社 アナログデジタル変換器
JP4609297B2 (ja) * 2005-12-06 2011-01-12 日本電気株式会社 デジタルアナログ変換器、それを用いたデータドライバ及び表示装置
WO2007122950A1 (ja) * 2006-03-23 2007-11-01 Matsushita Electric Industrial Co., Ltd. 半導体装置、半導体試験装置、及び半導体装置の試験方法
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
US7432844B2 (en) * 2006-12-04 2008-10-07 Analog Devices, Inc. Differential input successive approximation analog to digital converter with common mode rejection
KR100857122B1 (ko) * 2007-04-12 2008-09-05 주식회사 유니디스플레이 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로
US7773011B2 (en) * 2008-08-08 2010-08-10 Texas Instruments Incorporated Self-testing digital-to-analog converter
US7741981B1 (en) * 2008-12-30 2010-06-22 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006119225A (ja) * 2004-10-19 2006-05-11 Rohm Co Ltd 電圧制御装置および表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105547523A (zh) * 2014-10-29 2016-05-04 上海辰竹仪表有限公司 一功能安全型hart测量***
CN108010478A (zh) * 2016-10-27 2018-05-08 硅工厂股份有限公司 显示驱动装置
CN108010478B (zh) * 2016-10-27 2022-12-02 硅工厂股份有限公司 显示驱动装置
US10902790B2 (en) 2017-02-16 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display panel, display device, input/output device, and data processing device
CN108933590A (zh) * 2018-03-12 2018-12-04 昆山龙腾光电有限公司 一种电压转换电路及点灯测试装置

Also Published As

Publication number Publication date
EP2211331A1 (en) 2010-07-28
US20100182299A1 (en) 2010-07-22
JP2010171627A (ja) 2010-08-05
KR20100085835A (ko) 2010-07-29
TW201030358A (en) 2010-08-16

Similar Documents

Publication Publication Date Title
CN101840676A (zh) 半导体集成电路、液晶驱动电路以及液晶显示装置
CN108257553B (zh) Amoled光感测
CN100504974C (zh) 显示装置的驱动器电路
JP5778485B2 (ja) パネル表示装置のデータドライバ
CN109976574B (zh) 积分器、触摸显示装置及其驱动方法
CN102768827B (zh) 用于显示稳定的液晶面板驱动电路
CN101442312B (zh) 模拟数字转换器
CN108962146B (zh) 外部补偿电路及补偿方法、显示装置
CN107402674B (zh) 压力触控检测电路、方法和显示面板
KR100860243B1 (ko) 액정표시장치
KR20100108295A (ko) 소스 구동 칩
JP4180743B2 (ja) 液晶表示装置
CN101644587A (zh) 传感器元件、感光矩阵、触控面板及触控感测方法
CN101430849B (zh) 显示器驱动电路的测试装置
TW200628817A (en) Substrate for electro-optical device, testing method thereof, electro-optical device and electronic apparatus
JP2007183373A (ja) 表示制御装置
CN109992158A (zh) 触控显示面板、其驱动方法及显示装置
US20220319403A1 (en) Source driver and display device
TWI431587B (zh) 正負壓輸入操作放大器組
JP2011112970A (ja) ソースドライバ及び表示装置
US10606400B2 (en) Touch panel driving apparatus
CN102194398A (zh) 驱动器和使用驱动器的显示装置
CN113447697B (zh) 信号检测电路、信号检测方法、触摸面板及显示装置
JP5313061B2 (ja) ワンシート検査装置及びその検査方法
CN113050815B (zh) 触摸显示装置、触摸驱动电路和触摸感测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100922