CN101826791A - 一种欠压锁存电路 - Google Patents
一种欠压锁存电路 Download PDFInfo
- Publication number
- CN101826791A CN101826791A CN 201010165852 CN201010165852A CN101826791A CN 101826791 A CN101826791 A CN 101826791A CN 201010165852 CN201010165852 CN 201010165852 CN 201010165852 A CN201010165852 A CN 201010165852A CN 101826791 A CN101826791 A CN 101826791A
- Authority
- CN
- China
- Prior art keywords
- voltage
- schmidt trigger
- pipe
- pmos pipe
- under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种欠压锁存电路，该电路主要由施密特触发器、齐纳二极管和电流偏置组成，利用电源电压和齐纳二极管的阴极端的稳压电压之间的相对变化，将传统施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接入的电源电压变化引起施密特触发器翻转，从而实现了欠压锁存电路对电源电压的欠压锁存功能，由于该电路不需要额外的基准电压源和比较器，大大减小了器件，简化了电路结构，使得欠压锁存电路的占用面积较小，同时因器件的减少使得欠压锁存电路的响应时间有了很大的改善。
Description
技术领域
本发明涉及一种模拟集成电路中启动电路的欠压锁存技术，尤其是涉及一种欠压锁存电路。
背景技术
电源芯片上电启动时，电源会通过电源芯片输入端的等效电阻和电容对电源芯片进行充电，使得电源芯片的电源电压稳定上升，直到电源电压上升到电源芯片的开启电压时电源芯片才开始正常工作。然而当使用该电源芯片的***的负载电流较大时，有可能会将电源芯片的电源电压拉低到电源芯片的开启电压以下，这样将出现***一开启就被关断的现象。为了保证电源芯片正常进入启动状态且稳定工作，同时也为了电源芯片工作时电源电压的波动不会对电源芯片的集成电路和应用该电源芯片的***造成损害，一般需要使用欠压锁存(UnderVoltage LockOut，UVLO)电路对电源芯片的电源电压实时监控和锁存。
图1给出了电源管理类集成电路的一种欠压锁存电路，其包括电源分压电路11、第一比较器12、第二比较器13、用于提供带隙基准参考电压的基准电压源14和主要由一些逻辑器件组成的逻辑电路15，电源分压电路11的输入端接电源电压，电源分压电路11分别与第一比较器12的正向输入端和第二比较器13的反向输入端相连接，基准电压源14分别与第一比较器12的反向输入端和第二比较器13的正向输入端相连接，第一比较器12的输出端和第二比较器13的输出端相连接，且其公共连接端与逻辑电路15的输入端相连接，逻辑电路15的输出端输出欠压锁存电压信号，该欠压锁存电压信号作为电源芯片的集成电路的输入信号。这种欠压锁存电路由于主要由比较器和基准电压源组成，因此其所使用的元器件较多、占用面积较大，且响应时间较慢。
发明内容
本发明所要解决的技术问题是提供一种结构简单、器件少、占用面积小，且响应时间快的欠压锁存电路。
本发明解决上述技术问题所采用的技术方案为：一种欠压锁存电路，包括施密特触发器、用于稳定所述的施密特触发器的输入端的电压的齐纳二极管和用于维持所述的齐纳二极管稳压时的工作电流的电流偏置，所述的电流偏置具有第一连接端和第二连接端，所述的电流偏置的第一连接端接电源电压，所述的电流偏置的第二连接端分别与所述的施密特触发器的输入端和所述的齐纳二级管的阴极相连接，所述的齐纳二极管的阳极接地，所述的施密特触发器的输出端输出电压信号。
所述的电流偏置主要由电阻和电容组成，所述的电阻和所述的电容并联连接，所述的电阻的第一端与所述的电容的第一端相连接构成所述的电流偏置的第一连接端，所述的电阻的第二端与所述的电容的第二端相连接构成所述的电流偏置的第二连接端。
所述的施密特触发器主要由第一NMOS管、第二NMOS管、第三NMOS管、第四PMOS管、第五PMOS管和第六PMOS管组成，所述的第四PMOS管的源极、所述的第四PMOS管的衬底、所述的第五PMOS管的衬底、所述的第六PMOS管的衬底和所述的第三NMOS管的漏极均接电源电压，所述的第四PMOS管的漏极与所述的第五PMOS管的源极相连接，且其公共连接端与所述的第六PMOS管的源极相连接，所述的第四PMOS管的栅极、所述的第五PMOS管的栅极、所述的第二NMOS管的栅极和所述的第一NMOS管的栅极相连接作为所述的施密特触发器的输入端，并与所述的电流偏置的第二连接端相连接，所述的第五PMOS管的漏极与所述的第二NMOS管的漏极相连接，所述的第二NMOS管的源极与所述的第一NMOS管的漏极相连接，且其公共连接端与所述的第三NMOS管的源极相连接，所述的第二NMOS管的衬底、所述的第一NMOS管的衬底、所述的第一NMOS管的源极、所述的第三NMOS管的衬底和所述的第六PMOS管的漏极均接地，所述的第六PMOS管的栅极与所述的第三NMOS管的栅极相连接，所述的第五PMOS管的漏极与所述的第二NMOS管的漏极的公共连接端与所述的第六PMOS管的栅极与所述的第三NMOS管的栅极的公共连接端相连接作为所述的施密特触发器的输出端。
所述的施密特触发器的输出端连接有逻辑电路，所述的逻辑电路的输入端与所述的施密特触发器的输出端相连接，所述的逻辑电路的输出端输出欠压锁存电压信号。
所述的逻辑电路主要由反相器组成，所述的施密特触发器的输出端与所述的反相器的输入端相连接，所述的反相器的输出端输出欠压锁存电压信号。
与现有技术相比，本发明的优点在于该电路主要由施密特触发器、齐纳二极管和电流偏置组成，利用电源电压和齐纳二极管的阴极端的稳压电压之间的相对变化，将传统施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接入的电源电压变化引起施密特触发器翻转，从而实现了欠压锁存电路对电源电压的欠压锁存功能，由于该电路不需要额外的基准电压源和比较器，大大减小了器件，简化了电路结构，使得欠压锁存电路的占用面积较小，同时因器件的减少使得欠压锁存电路的响应时间有了很大的改善。
附图说明
图1为传统的欠压锁存电路的基本框图；
图2为本发明的欠压锁存电路的逻辑框图一；
图3为图2相应的电路原理图；
图4为本发明的欠压锁存电路的逻辑框图二；
图5为图4相应的电路原理图；
图6为本发明的欠压锁存电路的输出端输出的欠压锁存电压的波形示意图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：
本发明提出的一种欠压锁存电路主要利用施密特触发器的前沿触发电平V+和后沿触发电平V-，前沿触发电平V+和后沿触发电平V-可通过调节施密特触发器中相应器件的参数分别设定。将前沿触发电平V+作为本发明的欠压锁存电路的开启电压，将后沿触发电平V-作为本发明的欠压锁存电路的关闭电压；或者，将前沿触发电平V+作为本发明的欠压锁存电路的关闭电压，将后沿触发电平V-作为本发明的欠压锁存电路的开启电压，从而实现本发明的欠压锁存电路的基本功能。在此，为了得到欠压锁存电路所需要的迟滞电压，当前沿触发电平V+作为欠压锁存电路的开启电压，后沿触发电平V-作为欠压锁存电路的关闭电压时，需调节施密特触发器中相应器件参数，使得V+＞V-；同理，当后沿触发电平V-作为欠压锁存电路的开启电压，前沿触发电平V+作为欠压锁存电路的关闭电压时，只需调节施密特触发器中相应器件参数，使得V+＜V-即可。本实施例只对将前沿触发电平V+作为欠压锁存电路的关闭电压，后沿触发电平V-作为欠压锁存电路开启电压的工作原理进行说明。
本发明提出的一种欠压锁存电路如图2和图3所示，其包括施密特触发器2、用于稳定施密特触发器2的输入端的电压的齐纳二极管Z1和用于维持齐纳二极管Z1稳压时的工作电流的电流偏置1，电流偏置1具有第一连接端11和第二连接端12，电流偏置1的第一连接端11接电源电压Vcc，电流偏置1的第二连接端12分别与施密特触发器2的输入端和齐纳二级管Z1的阴极相连接，齐纳二极管Z1的阳极接地GND，施密特触发器2的输出端输出电压信号。
在此具体实施例中，电流偏置1主要由电阻R1和电容C1组成，电阻R1和电容C1并联连接，电阻R1的第一端与电容C1的第一端相连接构成电流偏置1的第一连接端11，接电源电压Vcc，电阻R1的第二端与电容C1的第二端相连接构成电流偏置1的第二连接端12，连接到施密特触发器2的输入端。在此，齐纳二极管Z1在发生击穿和恢复时瞬间需要一个较大的电流，为了减小欠压锁存电路的功耗，通常情况下电阻R1的电阻值会很大，一个很小的电流也会在电阻R1上产生一个较大的压降，会拉低施密特触发器2的输入电压Vz(即齐纳二极管Z1的阴极端的稳定电压Vz)，施密特触发器2容易产生误翻转，因此需要在电阻R1上并联一个电容来稳定齐纳二极管Z1的阴极端的稳定电压Vz，使欠压锁定电路能安全正常工作。
在此具体实施例中，施密特触发器2主要由第一NMOS管M1、第二NMOS管M2、第三NMOS管M3、第四PMOS管M4、第五PMOS管M5和第六PMOS管M6组成，第四PMOS管M4的源极、第四PMOS管M4的衬底、第五PMOS管M5的衬底、第六PMOS管M6的衬底和第三NMOS管M3的漏极均接电源电压Vcc，第四PMOS管M4的漏极与第五PMOS管M5的源极相连接，且其公共连接端与第六PMOS管M6的源极相连接，第四PMOS管M4的栅极、第五PMOS管M5的栅极、第二NMOS管M2的栅极和第一NMOS管M1的栅极相连接作为施密特触发器2的输入端，并与电流偏置1的第二连接端12相连接，第五PMOS管M5的漏极与第二NMOS管M2的漏极相连接，第二NMOS管M2的源极与第一NMOS管M1的漏极相连接，且其公共连接端与第三NMOS管M3的源极相连接，第二NMOS管M2的衬底、第一NMOS管M1的衬底、第一NMOS管M1的源极、第三NMOS管M3的衬底和第六PMOS管M6的漏极均接地GND，第六PMOS管M6的栅极与第三NMOS管M3的栅极相连接，第五PMOS管M5的漏极与第二NMOS管M2的漏极的公共连接端与第六PMOS管M6的栅极与第三NMOS管M3的栅极的公共连接端相连接作为施密特触发器2的输出端。在此，也可采用现有的其他任意成熟的施密特触发器。
在此，可以通过调节第一NMOS管M1和第三NMOS管M3的宽长比设定施密特触发器2发生翻转输出高电平时的电源电压Vcc，由此得到施密特触发器2的后沿触发电平V-，该后沿触发电平V-作为欠压锁存电路的开启电压；可以通过调节第四PMOS管M4和第六PMOS管M6的宽长比设定施密特触发器2发生翻转输出低电平时的电源电压Vcc，由此得到施密特触发器2的前沿触发电平V+，该前沿触发电平V+作为欠压锁存电路的关闭电压。
本发明的欠压锁存电路的基本原理为：利用电源电压Vcc和齐纳二极管Z1的阴极端的稳压电压Vz之间的相对变化，将传统施密特触发器由输入电压信号变化引起施密特触发器翻转转换为由施密特触发器接入的电源电压Vcc变化引起施密特触发器翻转，从而实现欠压锁存电路对电源电压Vcc的欠压锁存功能。欠压锁存电路刚启动时，齐纳二极管Z1未发生击穿，施密特触发器2的输入端的电压跟随电源电压Vcc变化。随着电源电压Vcc逐渐上升，齐纳二极管Z1发生齐纳击穿，施密特触发器2的输入端的电压被钳位在Vz，此时流过齐纳二极管Z1的电流Iz＝(Vcc-Vz)/R1，由于稳压电压Vz由齐纳二极管Z1的工艺决定，流过齐纳二极管Z1的电流Iz由电阻R1的电阻值决定，即电阻R1起到限制流过齐纳二极管Z1的电流Iz的作用。当电源电压Vcc上升到一定值时，齐纳二极管Z1开始稳压工作，电流偏置1提供齐纳二极管Z1的工作电流，齐纳二极管Z1的阴极端的稳压电压Vz作为施密特触发器2的输入端的输入信号。当电源电压Vcc继续上升时，由于齐纳二极管Z1的阴极端的稳压电压Vz基本不变，电源电压Vcc和稳压电压Vz发生相对变化，即两者的相对值逐渐增大，在此为了方便理解，可以看作电源电压Vcc不变，稳压电压Vz相对于电源电压Vcc逐渐减小，由施密特触发器的基本原理可知，当电源电压Vcc与稳压电压Vz的相对差值增大到施密特触发器的后沿触发电平V-时，施密特触发器发生翻转，输出与电源电压Vcc基本相等的高电平；当电源电压Vcc逐渐下降时，施密特触发器的输入电压Vz和电源电压Vcc的相对值逐渐减小，相当于电源电压Vcc不变时，施密特触发器的输入电压Vz逐渐上升，由施密特触发器的基本原理可知，当电源电压Vcc与稳压电压Vz的相对差值减小到施密特触发器的前沿触发电平V+时，施密特触发器发生翻转，施密特触发器输出低电平。施密特触发器的后沿触发电平V-滞后于前沿触发电平V+一定电压值，形成欠压锁存电路所需要的迟滞电压，如图6所示。
实施例二：
如图4和图5所示，本实施例与实施例一基本相同，不同之处仅在于在施密特触发器2的输出端连接有逻辑电路3，逻辑电路3的输入端与施密特触发器2的输出端相连接，施密特触发器2的输出端输出的电压信号经逻辑电路3处理后，由逻辑电路3的输出端输出后续电路需要的欠压锁存电压信号(波形)。
在此具体实施例中，逻辑电路3主要由一个反相器U1组成，施密特触发器2的输出端与反相器U1的输入端相连接，反相器U1的输出端输出欠压锁存电压信号。在此，该反相器U1主要用来整理施密特触发器2的输出端输出的电压信号，使该电压信号的上升沿和下降沿变的更加陡峭，以较好地满足后续电路的需要。
在此具体实施例中，逻辑电路3也可以为一条导线，当逻辑电路3仅为一条导线时，该逻辑电路3的输出端即为施密特触发器2的输出端，化简为了实施例一所述的欠压锁存电路。
图6给出了本发明的欠压锁存电路的输出端输出的欠压锁存电压波形的示意图，从图6中可以看出，在电源电压Vcc上升阶段，电源电压Vcc小于欠压锁存电路的开启电压时，欠压锁存电路的输出跟随电源电压Vcc变化，此时由欠压锁存电路所控制的***未开始工作，当电源电压Vcc上升到欠压锁存电路的开启电压时，施密特触发器2被触发并发生翻转，欠压锁存电路输出低电平，该低电平使欠压锁存电路所控制的***开始工作；在电源电压Vcc下降阶段，只要电源电压Vcc未下降到欠压锁存电路的关闭电压时，欠压锁存电路将保持低电平输出；当电源电压Vcc下降到欠压锁存电路的关闭电压时，施密特触发器2被触发并发生翻转，欠压锁存电路的输出跟随电源电压Vcc变化，由欠压锁存电路所控制的***将停止工作。开启电压和关闭电压的电压差值即为欠压锁存电路的迟滞电压。
Claims (5)
1.一种欠压锁存电路，其特征在于包括施密特触发器、用于稳定所述的施密特触发器的输入端的电压的齐纳二极管和用于维持所述的齐纳二极管稳压时的工作电流的电流偏置，所述的电流偏置具有第一连接端和第二连接端，所述的电流偏置的第一连接端接电源电压，所述的电流偏置的第二连接端分别与所述的施密特触发器的输入端和所述的齐纳二级管的阴极相连接，所述的齐纳二极管的阳极接地，所述的施密特触发器的输出端输出电压信号。
2.根据权利要求1所述的一种欠压锁存电路，其特征在于所述的电流偏置主要由电阻和电容组成，所述的电阻和所述的电容并联连接，所述的电阻的第一端与所述的电容的第一端相连接构成所述的电流偏置的第一连接端，所述的电阻的第二端与所述的电容的第二端相连接构成所述的电流偏置的第二连接端。
3.根据权利要求1或2所述的一种欠压锁存电路，其特征在于所述的施密特触发器主要由第一NMOS管、第二NMOS管、第三NMOS管、第四PMOS管、第五PMOS管和第六PMOS管组成，所述的第四PMOS管的源极、所述的第四PMOS管的衬底、所述的第五PMOS管的衬底、所述的第六PMOS管的衬底和所述的第三NMOS管的漏极均接电源电压，所述的第四PMOS管的漏极与所述的第五PMOS管的源极相连接，且其公共连接端与所述的第六PMOS管的源极相连接，所述的第四PMOS管的栅极、所述的第五PMOS管的栅极、所述的第二NMOS管的栅极和所述的第一NMOS管的栅极相连接作为所述的施密特触发器的输入端，并与所述的电流偏置的第二连接端相连接，所述的第五PMOS管的漏极与所述的第二NMOS管的漏极相连接，所述的第二NMOS管的源极与所述的第一NMOS管的漏极相连接，且其公共连接端与所述的第三NMOS管的源极相连接，所述的第二NMOS管的衬底、所述的第一NMOS管的衬底、所述的第一NMOS管的源极、所述的第三NMOS管的衬底和所述的第六PMOS管的漏极均接地，所述的第六PMOS管的栅极与所述的第三NMOS管的栅极相连接，所述的第五PMOS管的漏极与所述的第二NMOS管的漏极的公共连接端与所述的第六PMOS管的栅极与所述的第三NMOS管的栅极的公共连接端相连接作为所述的施密特触发器的输出端。
4.根据权利要求3所述的一种欠压锁存电路，其特征在于所述的施密特触发器的输出端连接有逻辑电路，所述的逻辑电路的输入端与所述的施密特触发器的输出端相连接，所述的逻辑电路的输出端输出欠压锁存电压信号。
5.根据权利要求4所述的一种欠压锁存电路，其特征在于所述的逻辑电路主要由反相器组成，所述的施密特触发器的输出端与所述的反相器的输入端相连接，所述的反相器的输出端输出欠压锁存电压信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101658528A CN101826791B (zh) | 2010-05-06 | 2010-05-06 | 一种欠压锁存电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010101658528A CN101826791B (zh) | 2010-05-06 | 2010-05-06 | 一种欠压锁存电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101826791A true CN101826791A (zh) | 2010-09-08 |
| CN101826791B CN101826791B (zh) | 2012-09-05 |
Family
ID=42690549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010101658528A Active CN101826791B (zh) | 2010-05-06 | 2010-05-06 | 一种欠压锁存电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101826791B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958640A (zh) * | 2010-10-15 | 2011-01-26 | 苏州大学 | 带有带隙基准结构的欠压锁存电路 |
| CN102130684A (zh) * | 2011-04-28 | 2011-07-20 | 上海宏力半导体制造有限公司 | 压控振荡器的保护电路 |
| CN102789255A (zh) * | 2012-07-18 | 2012-11-21 | 天津大学 | 翻转阈值可调欠压锁存和基准电压电路 |
| CN102830743A (zh) * | 2012-09-17 | 2012-12-19 | 电子科技大学 | 一种欠压锁定电路 |
| CN103677053A (zh) * | 2013-12-06 | 2014-03-26 | 深圳市华星光电技术有限公司 | 一种ic芯片输入电压范围优化电路及优化方法 |
| CN104639145A (zh) * | 2013-11-11 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 输入接口电路 |
| US9268349B2 (en) | 2013-12-06 | 2016-02-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Circuit and method for optimizing input voltage range of IC chip |
| CN107179513A (zh) * | 2017-05-30 | 2017-09-19 | 长沙方星腾电子科技有限公司 | 一种低电压检测电路 |
| CN107222193A (zh) * | 2017-05-04 | 2017-09-29 | 河北新华北集成电路有限公司 | 一种双侧信号边沿延时可调的负压转正压控制电路 |
| CN109842093A (zh) * | 2019-03-26 | 2019-06-04 | 江苏集萃微纳自动化***与装备技术研究所有限公司 | 一种欠压锁定电路及开关电源芯片 |
| CN115509286A (zh) * | 2021-06-07 | 2022-12-23 | 圣邦微电子（北京）股份有限公司 | 一种欠压锁定电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328672A (ja) * | 1995-06-02 | 1996-12-13 | Tokimec Inc | 安定化直流電圧回路および該回路を付随したスイッチング電源 |
| CN201682412U (zh) * | 2010-05-06 | 2010-12-22 | 日银Imp微电子有限公司 | 一种欠压锁存电路 |
-
2010
- 2010-05-06 CN CN2010101658528A patent/CN101826791B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08328672A (ja) * | 1995-06-02 | 1996-12-13 | Tokimec Inc | 安定化直流電圧回路および該回路を付随したスイッチング電源 |
| CN201682412U (zh) * | 2010-05-06 | 2010-12-22 | 日银Imp微电子有限公司 | 一种欠压锁存电路 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958640A (zh) * | 2010-10-15 | 2011-01-26 | 苏州大学 | 带有带隙基准结构的欠压锁存电路 |
| CN102130684B (zh) * | 2011-04-28 | 2015-06-24 | 上海华虹宏力半导体制造有限公司 | 压控振荡器的保护电路 |
| CN102130684A (zh) * | 2011-04-28 | 2011-07-20 | 上海宏力半导体制造有限公司 | 压控振荡器的保护电路 |
| CN102789255A (zh) * | 2012-07-18 | 2012-11-21 | 天津大学 | 翻转阈值可调欠压锁存和基准电压电路 |
| CN102830743A (zh) * | 2012-09-17 | 2012-12-19 | 电子科技大学 | 一种欠压锁定电路 |
| CN102830743B (zh) * | 2012-09-17 | 2014-04-30 | 电子科技大学 | 一种欠压锁定电路 |
| CN104639145B (zh) * | 2013-11-11 | 2017-10-31 | 上海华虹集成电路有限责任公司 | 输入接口电路 |
| CN104639145A (zh) * | 2013-11-11 | 2015-05-20 | 上海华虹集成电路有限责任公司 | 输入接口电路 |
| US9268349B2 (en) | 2013-12-06 | 2016-02-23 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Circuit and method for optimizing input voltage range of IC chip |
| CN103677053B (zh) * | 2013-12-06 | 2015-12-09 | 深圳市华星光电技术有限公司 | 一种ic芯片输入电压范围优化电路及优化方法 |
| WO2015081628A1 (zh) * | 2013-12-06 | 2015-06-11 | 深圳市华星光电技术有限公司 | 一种ic芯片输入电压范围优化电路及优化方法 |
| GB2536584A (en) * | 2013-12-06 | 2016-09-21 | Shenzhen China Star Optoelect | Circuit and method for optimizing input voltage range of IC chip |
| CN103677053A (zh) * | 2013-12-06 | 2014-03-26 | 深圳市华星光电技术有限公司 | 一种ic芯片输入电压范围优化电路及优化方法 |
| RU2653179C2 (ru) * | 2013-12-06 | 2018-05-08 | Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. | Схема и способ для оптимизации диапазона входного напряжения интегральной микросхемы |
| GB2536584B (en) * | 2013-12-06 | 2020-10-28 | Shenzhen China Star Optoelect | Circuit and method for optimizing input voltage range of IC chip |
| CN107222193A (zh) * | 2017-05-04 | 2017-09-29 | 河北新华北集成电路有限公司 | 一种双侧信号边沿延时可调的负压转正压控制电路 |
| CN107222193B (zh) * | 2017-05-04 | 2020-12-22 | 河北新华北集成电路有限公司 | 一种双侧信号边沿延时可调的负压转正压控制电路 |
| CN107179513A (zh) * | 2017-05-30 | 2017-09-19 | 长沙方星腾电子科技有限公司 | 一种低电压检测电路 |
| CN109842093A (zh) * | 2019-03-26 | 2019-06-04 | 江苏集萃微纳自动化***与装备技术研究所有限公司 | 一种欠压锁定电路及开关电源芯片 |
| CN115509286A (zh) * | 2021-06-07 | 2022-12-23 | 圣邦微电子（北京）股份有限公司 | 一种欠压锁定电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101826791B (zh) | 2012-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101826791B (zh) | 一种欠压锁存电路 | |
| CN1862934B (zh) | 升压dc-dc转换器和具有升压dc-dc转换器的半导体器件 | |
| CN105652949B (zh) | 具软启动电路的电压调整器 | |
| CN102195462B (zh) | 高压电源启动电路 | |
| CN201319558Y (zh) | 欠压锁定电路 | |
| CN102570785A (zh) | 一种直流电源热插拔缓启动控制电路及控制方法 | |
| CN105553247B (zh) | 开关电源的输出过压打嗝保护装置 | |
| CN201682412U (zh) | 一种欠压锁存电路 | |
| CN102377416A (zh) | 电源重置电路 | |
| CN101355293B (zh) | 电源软启动电路 | |
| CN103326315B (zh) | 一种欠压保护电路以及高压集成电路 | |
| CN102694471B (zh) | 光伏逆变器辅助电源*** | |
| CN103199842A (zh) | 单节电池供电***的按键控制电路 | |
| CN208508789U (zh) | 一种小型化低功耗开关电源启动电路 | |
| CN204442165U (zh) | 一种低功耗开关电源启动电路 | |
| CN204794681U (zh) | 降低掉电时反复重启的dc-dc电路 | |
| CN109391137A (zh) | 抑制电源浪涌的软启动电路及方法 | |
| CN102123553B (zh) | 一种cot模式led照明驱动电路 | |
| CN204518162U (zh) | 一种电荷泵式led驱动芯片 | |
| CN208046214U (zh) | 一种供电模块 | |
| CN207588827U (zh) | 一种自锁式电源开关装置 | |
| CN203086434U (zh) | 单节电池供电***的按键控制电路 | |
| CN204156835U (zh) | 待机启动电路及电子设备 | |
| CN209282925U (zh) | 一种用于自动转换开关电器控制器的驱动电路 | |
| CN206977310U (zh) | 一种光伏逆变器辅助电源启动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161213 Address after: 315809 Beilun City, Ningbo Province, Wan Chai street, Wan Jing Road, No. G, block, floor three, 12-3, 213 Patentee after: Core integrated circuit (Ningbo) Co., Ltd. Address before: Ningbo city science and Technology Park in Zhejiang province 315040 lease Poplar Road No. 7 Lane 578 Patentee before: Daily Silver IMP Microelectronics Co., Ltd. |