CN101819951B - 基板及应用其的半导体封装件与其制造方法 - Google Patents

基板及应用其的半导体封装件与其制造方法 Download PDF

Info

Publication number
CN101819951B
CN101819951B CN2010101775358A CN201010177535A CN101819951B CN 101819951 B CN101819951 B CN 101819951B CN 2010101775358 A CN2010101775358 A CN 2010101775358A CN 201010177535 A CN201010177535 A CN 201010177535A CN 101819951 B CN101819951 B CN 101819951B
Authority
CN
China
Prior art keywords
layer
contacts
dielectric protection
metal
patterned line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101775358A
Other languages
English (en)
Other versions
CN101819951A (zh
Inventor
黄士辅
李俊哲
李达钧
陈姿慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010101775358A priority Critical patent/CN101819951B/zh
Publication of CN101819951A publication Critical patent/CN101819951A/zh
Application granted granted Critical
Publication of CN101819951B publication Critical patent/CN101819951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

一种基板及应用其的半导体封装件与其制造方法。基板包括图案化线路层、第一介电保护层、第二介电保护层、金属支撑层及金属遮蔽层。图案化线路层具有相对的第一面与第二面。第一面具有数个第一接点，第二面具有数个第二接点。第一介电保护层形成于第一面上并露出该些第一接点。第二介电保护层形成于第二面上并露出该些第二接点。金属支撑层埋设于第二介电保护层内以强化基板的结构强度。金属遮蔽层夹设于金属支撑层与图案化线路层之间。

Description

基板及应用其的半导体封装件与其制造方法
技术领域
本发明是有关于一种基板及应用其的半导体封装件与其制造方法，且特别是有关于一种具有可强化基板强度的支撑结构的基板及应用其的半导体封装件与其制造方法。
背景技术
传统的基板包括基材、上图案化线路层及下图案化线路层并具有导通贯孔。为了增加基板的电路铺设范围及增加输出入接点数目，上图案化线路层及下图案化线路层分别形成于基材的相对二面，且透过导通贯孔彼此电性连接。一芯片可设于基板上以形成半导体封装件。
然而，传统的基材一整块塑料基板，其厚度较厚、体积较大，使最后形成的半导体封装件的体积无法有效缩小。并且，于基材上形成导通贯孔也会降低材板的结构强度。在此情况下，为了维持基板的结构强度，需要选用厚度较厚的基材，如此将使得传统的半导体封装件的体积无法有效缩小。
发明内容
本发明有关于一种基板及应用其的半导体封装件与其制造方法，基板具有金属支撑层，可强化基板的结构强度。
根据本发明的第一方面，提出一种基板。基板包括一图案化线路层、一第一介电保护层、一第二介电保护层、一金属支撑层及一金属遮蔽层。图案化线路层具有相对的一第一面与一第二面。第一面具有数个第一接点，第二面具有数个第二接点。第一介电保护层形成于第一面上并露出该些第一接点。第二介电保护层形成于第二面上并露出该些第二接点。金属支撑层埋设于该第二介电保护层内，用以强化基板的结构强度。金属遮蔽层夹设于金属支撑层与图案化线路层之间。
根据本发明的第二方面，提出一种半导体封装件。半导体封装件包括一基板、数个焊球及一半导体组件。基板包括一图案化线路层、一第一介电保护层、一第二介电保护层、一金属支撑层及一金属遮蔽层。图案化线路层具有相对的一第一面与一第二面。第一面具有数个第一接点，第二面具有数个第二接点。第一介电保护层形成于第一面上并露出该些第一接点。第二介电保护层形成于第二面上并露出该些第二接点。金属支撑层埋设于该第二介电保护层内，用以强化基板的结构强度。金属遮蔽层夹设于金属支撑层与图案化线路层之间。该些焊球电性连接于该些第二接点。半导体组件电性连接于该些第一接点。
根据本发明的第三方面，提出一种基板的制造方法。制造方法包括以下步骤：提供一载板，载板具有一第一载板表面；形成一基板结构于第一载板表面；分离载板与第二黏贴膜；以及，移除第一介电保护层上的第二黏贴膜。其中，于形成该基板结构的该步骤包括以下步骤：将一金属支撑板经由一第一黏贴膜于设置于该载板上；形成一蚀刻阻障层(Etching Stop Layer)于金属支撑板上；形成一遮蔽图案于蚀刻阻障层上；形成一图案化线路层于蚀刻阻障层中未被遮蔽图案覆盖上部分上，其中图案化线路层具有相对的一第一面与一第二面，图案化线路层的第一面具有数个第一接点且图案化线路层的第二面具有数个第二接点，图案化线路层的第二面面向蚀刻阻障层；移除遮蔽图案；形成一第一介电保护层于图案化线路层的第一面，第一介电保护层并露出该些第一接点；黏贴一第二黏贴膜于第一介电保护层上；倒置金属支撑板、第一黏贴膜、图案化线路层、蚀刻阻障层、第一介电保护层及第二黏贴膜，并使第二黏贴膜黏贴于载板上；移除第一黏贴膜；移除金属支撑板的一部分以形成一金属支撑层，金属支撑层露出蚀刻阻障层的一部分；移除蚀刻阻障层的该部分，以形成一金属遮蔽层，该金属遮蔽层露出该些第二接点；形成一第二介电保护层于第二面，第二介电保护层并露出该些第二接点。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1A绘示依照本发明较佳实施例的半导体封装件的剖视图。
图1B绘示图1A的图案化线路层的上视图。
图2A及2B绘示依照本发明较佳实施例的基板的制造方法流程图。
图3A至3O绘示图1的基板的制造示意图。
图4绘示图3O中往方向V1观看到的基板结构的上视图。
主要组件符号说明
100：半导体封装件
102：基板
104：第一表面处理层
106：第二焊球
108：半导体组件
110：第二表面处理层
112：图案化线路层
114：第一介电保护层
116：蚀刻阻障层
118：金属支撑板
120：第二介电保护层
122：第一面
124：第二面
126：第一开孔
128：载板
130：第一载板表面
132：第二载板表面
134、134a：走线
136：第一黏贴膜
138：图案化强化层
146：遮蔽图案
152：第二黏贴膜
164：金属支撑层
166：蚀刻阻障层的一部分
172：金属遮蔽层
176：第二开孔
178：第一接点
182：第二接点
192：第一焊球
194、196、198：侧面
S102-S132：步骤
具体实施方式
以下提出较佳实施例作为本发明的说明，然而实施例所提出的内容，仅为举例说明之用，而绘制的图式为配合说明，并非作为限缩本发明保护范围之用。再者，实施例的图示亦省略不必要的组件，以利清楚显示本发明的技术特点。
请参照图1A及图1B，图1A绘示依照本发明较佳实施例的半导体封装件的剖视图，图1B绘示图1A的图案化线路层的上视图。其中，图1A的图案化线路层112的剖视方向图1B中的方向1A-1A’。
如图1A所示，半导体封装件100包括基板102、数个第二焊球106及半导体组件108。
基板102包括图案化线路层112、第一介电保护层114、金属遮蔽层172、金属支撑层164、第二介电保护层120、第一表面处理层104及第二表面处理层110。
金属遮蔽层172夹设于金属支撑层164与图案化线路层112之间。
金属支撑层164埋设于第二介电保护层120内并位于基板102的边缘部分。金属支撑层164可由金属板件所形成，可强化基板102的结构强度。由于金属支撑层164的强化作用，使本实施例的基板102可往轻薄短小的方向来设计。
图案化线路层112可应用电镀(plating)技术完成，故其厚度甚薄，可大幅缩小基板102的厚度及体积。根据一个实施例，该图案化线路层112的材质为铜。
图案化线路层112包括数个条走线(tracer)134及图案化强化层138并具有相对的第一面122与第二面124。走线134的上表面与图案化强化层138的上表面定义出图案化线路层112的第一面122，走线134的下表面与图案化强化层138的下表面定义出图案化线路层112的第二面124。图案化强化层138具有强化基板102的结构强度的作用。
该些走线134的其中一走线134a电性连接于图案化强化层138。图案化强化层138可电性连接于一接地端(未绘示)，使走线134a成为接地(grounding)走线。
第一面122具有数个第一接点178，第二面124具有数个第二接点182，第一接点178及第二接点182分别定义于走线134中相对二表面上。其中，每条走线134上的第一接点178与第二接点182可沿着图案化线路层112的延伸方向错开一距离。
第一介电保护层114具有数个第一开孔126，该些第一开孔126对应地露出该些第一接点178。第二介电保护层120具有数个第二开孔176，该些第二开孔176对应地露出该些第二接点182。第一接点178及第二接点182分别成为基板102中相对二面的电性接点。
半导体组件108例如是覆晶(flip chip)，其具有数个第一焊球192，第一焊球192电性连接于第一接点178。半导体封装件100的第二焊球106电性连接于第二接点182。也就是说，分别位于基板102的相对二侧的半导体组件108与第二焊球106透过图案化线路层112进行电性连接。
以下说明形成图1A的基板的制造方法。请参照图2A及2B及图3A至3O，图2A及2B绘示依照本发明较佳实施例的基板的制造方法流程图，图3A至3O绘示图1A的基板的制造示意图。
于图2A的步骤S102中，如图3A所示，提供载板128。载板128具有相对的第一载板表面130与第二载板表面132。其中，载板128可以是环氧玻璃纤维板(FR-4)、BT基板、其它塑料或金属制成的载板。
接下来的工艺步骤中，可同时于载板128中相对的第一载板表面130与第二载板表面132上分别形成二组相似的结构，使产能加倍。以下仅以形成于第一载板表面130上的基板结构为例作说明。
接着，于步骤S104中，如图3B所示，将金属支撑板118经由第一黏贴膜136设于载板128的第一载板表面130上。其中，第一黏贴膜136的材质例如是干膜光阻(dry film photoresist)。
上述金属支撑板118的材质例如是铜(Cu)。例如，金属支撑板118可以是铜箔(copper foil)、铜片(copper sheet)或铜板(copper plate)。
金属支撑板118具有适当的强度，可作为后续工艺的支撑作用，以强化工艺中所形成的结构的整体强度。此外，金属支撑板118的一部分(即金属支撑层164)可保留至最终的基板成品中，可强化基板的结构强度。
然后，于步骤S106中，如图3C所示，应用电镀技术形成蚀刻阻障层116于金属支撑板118上。其中，蚀刻阻障层116的材质例如是镍(Ni)或任何的选择性蚀刻金属(selectively etchable metal)层。当金属支撑板118与蚀刻阻障层116同时处于蚀刻环境时，蚀刻液选择性地蚀刻选择性蚀刻金属层而不会蚀刻金属支撑板118，如后续步骤S122所示。
然后，于步骤S108中，如图3D所示，形成遮蔽图案146于蚀刻阻障层116的一部分上。此处的遮蔽图案146例如是由干膜光阻或光阻层应用微影工艺(photolithography)所形成。
在上述微影工艺之前，可涂布(apply)一光阻材料于蚀刻阻障层116上，然后烘烤该光阻材料形成光阻材料层后，再对该光阻材料层进行微影工艺以形成遮蔽图案146。
然后，于步骤S110中，如图3E所示，应用电镀技术形成图案化线路层112于蚀刻阻障层116的另一部分上。
由于受到遮蔽图案146的阻挡，图案化线路层112形成于蚀刻阻障层116中未被遮蔽图案146覆盖的部分上。进一步地说，图案化线路层112的分布范围与遮蔽图案146的分布范围互补。
图案化线路层112包括数条走线134及图案化强化层138(图案化强化层138绘示于图1B)并具有相对的第一面122与第二面124，第二面124面向蚀刻阻障层116。此外，走线134中相对二表面分别定义有第一接点178及第二接点182，其作为基板对外电性连接的输出/入电性接点。
然后，于步骤S110之后，移除遮蔽图案146。
然后，于步骤S112中，如图3F所示，形成第一介电保护层114于图案化线路层112的第一面122上。第一介电保护层114并具有数个第一开孔126，该些第一开孔126对应地露出该些第一接点178。
于形成第一介电保护层114的过程中，可先涂布一保护层材料(未绘示)于图案化线路层112的第一面122上，然后再应用微影工艺图案化该保护层材料以形成第一开孔126，藉此形成如图3F所示的第一介电保护层114。此处的保护层材料例如是介电材料。
然后，于步骤S114中，如图3G所示，黏贴第二黏贴膜152于第一介电保护层114上。
然后，于步骤S116中，如图3H所示，倒置(invert)金属支撑板118、第一黏贴膜136、图案化线路层112、蚀刻阻障层116、第一介电保护层114及第二黏贴膜152，并使第二黏贴膜152黏贴于第一载板表面130上。
然后，于图2B的步骤S118中，如图3I所示，剥除第一黏贴膜136，以将第一黏贴膜136自金属支撑板118上移除，以露出金属支撑板118。
然后，于步骤S120中，如图3J所示，应用蚀刻技术选择性移除金属支撑板118的一部分以形成金属支撑层164。金属支撑层164围绕该些第二接点182并露出蚀刻阻障层116的一部分166。
在蚀刻金属支撑板118的过程中，蚀刻阻障层116可保护其下方的图案化线路层112。
然后，于步骤S122中，如图3K所示，应用蚀刻技术移除蚀刻阻障层116中露出于金属支撑层164的该部分166(该部分166绘示于图3J)，以形成金属遮蔽层172。金属遮蔽层172露出被蚀刻阻障层116的该部分166覆盖的该些第二接点182。
然后，于步骤S124中，如图3L所示，形成第二介电保护层120于图案化线路层112的第二面124上并覆盖金属支撑层164。第二介电保护层120具有数个第二开孔176，该些第二开孔176对应地露出该些第二接点182。
形成第二介电保护层120的技术可相似于形成第一介电保护层114的技术，在此不再重复赘述。
然后，于步骤S126中，如图3M所示，形成第二表面处理层110于第二接点182上。
第二表面处理层110的材质利如是镍、钯(Pa)与金(Au)中至少一者，其可应用例如是电镀技术形成；或者，于另一实施方面中，第二表面处理层110亦可为有机保焊层(Organic Solderability Preservative，OSP)。
然后，于步骤S128中，如图3N所示，分离载板128与第二黏贴膜152，使第二黏贴膜152裸露出来。
上述分离的方式例如是剥除方式。进一步地说，由于金属支撑层164、图案化线路层112、金属遮蔽层172、第一介电保护层114及第二介电保护层120紧密地连结在一起并紧密地黏贴于第二黏贴膜152上。故，当分离第二黏贴膜152与载板128后，上述紧密连接的结构仍完整保留。
然后，于步骤S130中，如图3O所示，以剥除方式将第二黏贴膜152自第一介电保护层114上移除，以露出第一开孔126。
然后，于步骤S132中，形成如图1A所示的第一表面处理层104于第一接点178(第一接点178绘示于图3O)上。此处第一表面处理层104的材质与形成方式相似于第二表面处理层110，在此不再重复赘述。至此，形成二组相似的基板结构。
然后，请同时参照图4，其绘示图3O中往方向V1观看到的基板结构的上视图。可沿着切割路径P切割上述基板结构，以形成数个如图1A所示的基板102。为不使图示过于复杂，图4仅绘示出金属支撑层164及第二开孔176。
切割路径P通过重迭的金属支撑层164、金属遮蔽层172(未绘示于图4)及图案化线路层112(未绘示于图4)，使切割后的金属支撑层164的侧面194、图案化线路层112的侧面196及金属遮蔽层172的侧面198大致上齐平，如图1A所示。
由于切割路径P通过金属支撑层164，使切割后的金属支撑层164的侧面194成为基板102的边缘侧面。即，金属支撑层164大致上位于基板102的周边部位，可大幅强化基板102的整体结构强度。
此外，在一实施方面中，于切割步骤之后或之前，可对应地形成数个如图1A所示的第二焊球106于第二介电保护层120的该些第二开孔176内，以使第二焊球106电性连接于图案化线路层112。
此外，另一实施方面中，于切割步骤之后或之前，可提供如图1A所示的半导体组件108。半导体组件108的该些第一焊球192与基板102的该些第一开孔126(第一开孔126绘示于图1A)对接，以使第一焊球192电性连接于图案化线路层112。藉此，半导体组件108与第二焊球106可透过图案化线路层112电性连接。
另外，当第一表面处理层104及第二表面处理层110为有机保焊层时，在形成焊球的回焊(reflow)工艺后，第一表面处理层104及第二表面处理层110蒸发消失。也就是说，当第一表面处理层104及第二表面处理层110为有机保焊层时，在图1A的半导体封装件100不会有第一表面处理层104及第二表面处理层110的存在。
本发明上述实施例所揭露的基板及应用其的半导体封装件与其制造方法，基板透过其的图案化线路层中相对二表面提供电性接点，由于图案化线路层的厚度较薄，可有小缩小基板的体积及厚度。此外，基板的金属支撑层位于基板的边缘部分，其可由金属板件所形成，可强化基板的结构强度。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种基板，包括：
一图案化线路层，具有相对的一第一面与一第二面，该第一面具有数个第一接点，该第二面具有数个第二接点；
一第一介电保护层，形成于该第一面上并露出该些第一接点；
一第二介电保护层，形成于该第二面上并露出该些第二接点；
一金属支撑层，埋设于该第二介电保护层内，用以强化该基板的结构强度；以及
一金属遮蔽层，夹设于该金属支撑层与该图案化线路层之间。
2.如权利要求1所述的基板，其中该金属支撑层围绕该些第二接点。
3.如权利要求1所述的基板，其中该第二介电保护层更覆盖该金属支撑层。
4.如权利要求1所述的基板，其中该金属遮蔽层的材质为镍。
5.如权利要求1所述的基板，其中该金属支撑层及该图案化线路层的材质为铜。
6.如权利要求1所述的基板，更包括：
一第一表面处理层，形成于该些第一接点上；以及
一第二表面处理层，形成于该些第二接点上。
7.一种半导体封装件，包括：
一基板，包括：
一图案化线路层，具有相对的一第一面与一第二面，该第一面具有数个第一接点，该第二面具有数个第二接点；
一第一介电保护层，形成于该第一面上并露出该些第一接点；
一金属遮蔽层，形成于该第二面上；
一金属支撑层，形成于该金属遮蔽层上并埋设于第二介电保护层内，用以强化该基板的结构强度；及
一第二介电保护层，形成于该第二面上并露出该些第二接点；
数个焊球，电性连接于该些第二接点；以及
一半导体组件，电性连接于该些第一接点，
其中，该金属遮蔽层夹设于该金属支撑层与该图案化线路层之间。
8.一种基板的制造方法，包括：
提供一载板，该载板具有一第一载板表面；
形成一基板结构于该第一载板表面上，包括以下步骤：
将一金属支撑板经由一第一黏贴膜于设置于该载板上；
形成一蚀刻阻障层于该金属支撑板上；
形成一遮蔽图案于该蚀刻阻障层上；
形成一图案化线路层于该蚀刻阻障层中未被该遮蔽图案覆盖的部分上，其中该图案化线路层具有相对的一第一面与一第二面，该图案化线路层的该第一面具有数个第一接点且该图案化线路层的该第二面具有数个第二接点，该图案化线路层的该第二面面向该蚀刻阻障层；
移除该遮蔽图案；
形成一第一介电保护层于该图案化线路层的该第一面上，该第一介电保护层露出该些第一接点；
黏贴一第二黏贴膜于该第一介电保护层上；
倒置该金属支撑板、该第一黏贴膜、该图案化线路层、该蚀刻阻障层、该第一介电保护层及该第二黏贴膜，并使该第二黏贴膜黏贴于该载板上；
移除该第一黏贴膜；
移除该金属支撑板的一部分以形成一金属支撑层，该金属支撑层露出该蚀刻阻障层的一部分；
移除该蚀刻阻障层的该部分以形成一金属遮蔽层；及
形成一第二介电保护层于该第二面上，该第二介电保护层并露出该些第二接点；
分离该载板与该第二黏贴膜；以及
移除该第一介电保护层上的该第二黏贴膜。
9.如权利要求8所述的制造方法，其中该载板更具有一与该第一载板表面相对的第二载板表面，该制造方法更包括：
形成另一基板结构于该第二载板表面上。
10.如权利要求8所述的制造方法，其中于移除该金属支撑板的该部分的该步骤中，该金属支撑层围绕该些第二接点。
11.如权利要求8所述的制造方法，其中于形成该第二介电保护层于该第二面的该步骤中，该第二介电保护层更覆盖该金属支撑层。
CN2010101775358A 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法 Active CN101819951B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010101775358A CN101819951B (zh) 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101775358A CN101819951B (zh) 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法

Publications (2)

Publication Number Publication Date
CN101819951A CN101819951A (zh) 2010-09-01
CN101819951B true CN101819951B (zh) 2012-01-25

Family

ID=42654980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101775358A Active CN101819951B (zh) 2010-05-07 2010-05-07 基板及应用其的半导体封装件与其制造方法

Country Status (1)

Country Link
CN (1) CN101819951B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101982876B (zh) * 2010-09-07 2013-03-06 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN103915356B (zh) * 2014-04-08 2016-07-20 安捷利（番禺）电子实业有限公司 一种芯片的封装方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1213754A3 (en) * 1994-03-18 2005-05-25 Hitachi Chemical Co., Ltd. Fabrication process of semiconductor package and semiconductor package
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
JP5065586B2 (ja) * 2005-10-18 2012-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101819951A (zh) 2010-09-01

Similar Documents

Publication Publication Date Title
CN102770957B (zh) 模穿孔聚合物块封装
CN103458628B (zh) 多层电路板及其制作方法
US9173298B2 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
CN106030791A (zh) 具有金属桩互连的底部封装
CN101425512B (zh) 堆叠半导体封装及其制造方法
CN104576596B (zh) 半导体基板及其制造方法
CN101937894A (zh) 具有贯通电极的半导体器件及其制造方法
US7651886B2 (en) Semiconductor device and manufacturing process thereof
US8384205B2 (en) Electronic device package and method of manufacture
CN106206625A (zh) 一种芯片尺寸等级的感测芯片封装体及其制造方法
CN100392817C (zh) 半导体装置的制造方法
CN101930958A (zh) 半导体封装件及其制造方法
US8416577B2 (en) Coreless substrate and method for making the same
JP2005101552A5 (zh)
CN106328624A (zh) 制造具有多层囊封的传导基板的半导体封装的方法及结构
CN102569242A (zh) 整合屏蔽膜的半导体封装件及其制造方法
CN101819960B (zh) 基板及应用其的半导体封装件与其制造方法
CN101819951B (zh) 基板及应用其的半导体封装件与其制造方法
TWI309467B (en) Substrate strip and substrate structure and method for manufacturing the same
US8186043B2 (en) Method of manufacturing a circuit board
CN111863832A (zh) 显示面板及其制造方法、电子设备
CN103857204B (zh) 承载板及其制作方法
CN101714532B (zh) 封装件及其制造方法
TW201712812A (zh) 玻璃基板封裝及其製造方法
CN106783634B (zh) 一种扇出封装器件及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant