CN101814463B - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN101814463B
CN101814463B CN201010121385.9A CN201010121385A CN101814463B CN 101814463 B CN101814463 B CN 101814463B CN 201010121385 A CN201010121385 A CN 201010121385A CN 101814463 B CN101814463 B CN 101814463B
Authority
CN
China
Prior art keywords
platform
moulded parts
resin moulded
lead
dorsal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010121385.9A
Other languages
English (en)
Other versions
CN101814463A (zh
Inventor
福田芳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN101814463A publication Critical patent/CN101814463A/zh
Application granted granted Critical
Publication of CN101814463B publication Critical patent/CN101814463B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体封装结构，包括半导体芯片、具有安装在表面上的半导体芯片的矩形平台、排布在平台的周边中且电连接到半导体芯片的多个引线、将半导体芯片、平台和引线密封于其中的树脂模制件同时在树脂模制件的下表面上将平台的背侧向外暴露。特别地，至少一个突出部在设置在树脂模制件的密封部分之外的树脂模制件的外部部分中的一位置处形成在树脂模制件的上表面或下表面上。树脂模制件的具有突出部的外部部分的高度大于平台的厚度和树脂模制件的密封部分的厚度之和。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构，其将安装在用树脂模制件密封的引线框架的平台上的半导体芯片进行包封。本发明还涉及半导体封装结构的制造方法。
背景技术
如专利文献1这样的各种文献已经开发和描述了各种半导体封装结构。在半导体封装结构中，半导体芯片安装在被树脂模制件密封的引线框架的矩形平台的表面上。为了有效地将热量从半导体芯片散出，平台的背侧不用树脂模制件密封但向外暴露。半导体封装结构中，镀层被施加到平台的背侧，以便改善钎焊润湿性，因为平台背侧完全钎焊到电路板，以便将半导体芯片的热量经由电路板散掉。在这种情况下，在形成树脂模制件之后执行镀层。
专利文献1：日本专利申请公开No.2000-150725
在镀层之后半导体封装结构被组装在一起且共同运输到预定地点。在竖直地组装的半导体封装结构的运输过程中，施加到“上”半导体封装结构的平台背侧的镀层会粘到“下”半导体封装结构的树脂模制件，以使得镀层会部分地脱落。
当镀层被施加到许多半导体封装结构时，有必要在竖直地组装的上下半导体封装结构之间设置间隔件。在半导体封装结构之间设置间隔件很麻烦，且很可能降低半导体封装结构的制造效率。
发明内容
本发明的目的是提供一种半导体封装结构，该封装结构能简化平台的背侧上的镀层过程，该平台的表面上安装半导体芯片，且该封装结构能防止镀层脱落。
本发明的半导体封装结构包括半导体芯片、具有安装在表面上的半导体芯片的矩形平台、排布在平台的周边中且电连接到半导体芯片的多个引线、将半导体芯片、平台和引线密封于其中的树脂模制件同时在树脂模制件的下表面上将平台的背侧向外暴露。特别地，至少一个突出部在设置在树脂模制件的密封部分之外的树脂模制件的外部部分中的一位置处形成在树脂模制件的上表面或下表面上。树脂模制件的具有突出部的外部部分的高度大于平台的厚度和树脂模制件的密封部分的厚度之和。
当多个半导体封装结构竖直地组装时，形成在下半导体封装结构的树脂模制件外部部分的上表面上的突出部与上半导体封装结构的树脂模制件外部部分的下表面接触，或形成在上半导体封装结构的树脂模制件外部部分的下表面上的突出部与下半导体封装结构的树脂模制件外部部分的上表面接触。由此，相应于突出部的间隙形成在上半导体封装结构的平台的暴露背侧与下半导体封装结构的树脂模制件上表面之间。由于这种间隙，可以可靠地防止上半导体封装结构的平台的暴露背侧与下半导体封装结构的树脂模制件的上表面接触，由此防止施加到平台背侧的镀层脱落。
由于突出部的形成，本发明不需要插置在竖直地邻近的半导体封装结构之间的常规间隔件。这简化了施加到每个半导体封装结构的平台背侧的镀层过程，由此改善半导体封装结构的制造效率。
当镀层之后多个半导体封装结构竖直地组装时，可以防止施加到上半导体封装结构的平台背侧的镀层粘到下半导体封装结构的树脂模制件的上表面。
在以上中，突出部形成为环圈形状，在俯视图中包围树脂模制件的密封部分。替换地，多个突出部绕在平台背侧中心处竖直地延伸的轴线轴对称地设置。
上述半导体封装结构的制造方法，包括：处理薄金属板以便制备上述引线框架的引线框架制备步骤；将半导体芯片安装在平台的表面上并将半导体芯片与引线电连接的半导体芯片安装步骤；形成将半导体芯片、平台、和引线进行密封的树脂模制件同时将平台的背侧在树脂模制件的下表面上向外暴露的模制步骤；和对从树脂模制件向外暴露的平台的背侧和引线的背侧施加镀层的镀层步骤。在模制步骤中，在设置在树脂模制件的密封部分之外的树脂模制件的外部部分中的一位置处在树脂模制件的上表面或下表面上形成至少一个突出部。树脂模制件的具有突出部的外部部分的高度大于平台的厚度和树脂模制件的密封部分的厚度之和。
在镀层之前，引线框架竖直地与具有与引线框架相同构成的第二引线框架组装，其方式是，引线框架的平台的背侧与第二引线框架的树脂模制件的上表面以一间隙略微间隔开，该间隙相当于它们之间的突出部。随后对引线框架和第二引线框架一起施加镀层。
附图说明
参照所附附图更详细地描述本发明的其他目的、方面和实施例。
图1是根据本发明优选实施例的半导体封装结构的俯视图，该半导体封装结构经由薄金属板连结到另一半导体封装结构。
图2是从树脂模制件的下表面观察的半导体封装结构的背侧视图。
图3是沿图1和2中A-A线截取的截面图。
图4是用于制造图1的半导体封装结构的引线框架的背侧视图。
图5是图3的两个半导体封装结构竖直地组装在一起的部分截面图。
图6是半导体封装结构的变化例的俯视图，该半导体封装结构具有形成在树脂模制件表面上的四个角部中的四个圆点状突出部。
图7是半导体封装结构的另一变化例的俯视图，该半导体封装结构具有形成在树脂模制件表面上的两个相对角部中的两个圆点状突出部。
图8是显示了两个竖直地组装的半导体封装结构的截面图，每个半导体封装结构具有在树脂模制件的表面的一个角部中的一个圆点状突出部。
图9是显示了作为本实施例的半导体封装结构的进一步变化例的方型扁平式封装结构的截面图。
具体实施方式
参照附图通过例子更加详细地描述本发明。
参照附图1到5描述根据本发明优选实施例的半导体封装结构1。多个半导体封装结构(每个相当于本实施例的半导体封装结构1)经由薄金属板20统一连结在一起且随后在制造的最终阶段被分成独立的部件。
如图1到3所示，半导体封装结构1包括半导体芯片3、具有让半导体芯片3安装于其上的表面5a的矩形平台5、设置在半导体芯片3的周边并电连接到半导体芯片3的多个内部引线7和将半导体芯片3、平台5和内部引线7密封在其中的树脂模制件9。
平台5和内部引线7形成在引线框架21中，该引线框架用于制造半导体封装结构1。如图4所示，多个引线框架(每个相当于具有一个平台5的引线框架21)沿一条线或沿多条线对准并共同地通过在薄金属板21上执行压力加工和蚀刻来形成。随后的描述涉及具有一个平台5的引线框架21的一个单元。
引线框架21包括在俯视图中具有矩形形状的平台5、设置在平台5的周边中的多个引线23、将引线23互连在一起的框架25和将平台5和框架25互连在一起的多个互连引线27。框架25的内边沿在俯视图中形成为矩形形状，将平台5包围在其中。在薄金属板20中，框架25由连结在一起的两个引线框架共用。
平台5的四个侧边沿框架25的四个侧边设置。多个引线23从框架25的内边沿的四个侧边每一个向内朝向平台5延伸，其中在引线23的末端与平台5四个侧边每一个之间设置有间隙。在这种情况下，引线23每一个沿与平台5每个侧边和框架25内边沿的每个侧边垂直的方向延伸。互连引线27从框架25的内边沿的四个角部向内朝向平台5的四个角部延伸。
引线23的端部部分构成半导体封装结构1的内部引线7，且互连引线27的内部部分(该部分靠***台5定位)构成半导体封装结构1。
阻挡条(dam bar)29形成为沿这些条的纵向方向将引线23的中点和互连引线27的中点互连。阻挡条29在俯视图中形成矩形环圈形状，具有的四个侧边平行于平台5的四个侧边和框架25的四个侧边。
引线框架21全部形成与薄金属板20相同的厚度，其中，仅互连引线27的内部部分设置在平台5和阻挡条29之间并与薄金属板的原始厚度相比厚度减小。互连引线27的内部部分设置在与将半导体芯片3安装于其上的表面5a相对的平台5的背侧5b上，其中，互连引线27的内部部分的背侧经历半蚀刻(half-etching)并由此略高于平台5的背侧5b。在图4中，阴影区域代表互连引线27内部部分的被半蚀刻的背侧。
半导体封装结构1的树脂模制件9将定位在阻挡条29内的引线框架21的内部区域密封，该区域包括平台5、引线23的末端23(构成内部引线7)和互连引线27的内部部分。树脂模制件9在俯视图中形成为类似厚矩形板，其中模制件的四个侧边沿阻挡条29的四个侧边设置。
从平台5的厚度方向上看，在树脂模制件9的平坦下表面9b上平台5的背侧5b和内部引线7向外暴露。因为互连引线27的内部部分的背侧略高于平台5的背侧5b，所以它们不会在树脂模制件9的下表面9b上向外暴露。
树脂模制件9的上表面9a是平表面，其定位在平台5的表面5a上方并平行于该表面5a。在俯视图中具有矩形环圈形状的突出部11形成在树脂模制件9的上表面9a上。
突出部11在树脂模制件的密封部分(或层叠部分)S之外形成在树脂模制件9的外部部分O中，该密封部分的水平区域在俯视图中重叠平台5的背侧5b的区域且该密封部分沿平台的厚度方向覆盖平台5。具体说，在俯视图中，在树脂模制件9的外部部分O中，突出部11定位在平台5和内部引线7的末端之间。换句话说，在俯视图中，突出部11定位为不与引线框架21的暴露部分重叠(该暴露部分在树脂模制件9的下表面9b上向外暴露)。
由此，具有突出部11的树脂模制件的外部部分O处的厚度T1大于与树脂模制件9的密封部分S的厚度和平台5的厚度之和相当的厚度T2。
接下来描述半导体封装结构1的制造方法。
(a)引线框架制备步骤
首先，多个引线框架(每个对应于引线框架21)通过使用薄金属板20来制备。
(b)半导体芯片安装步骤
接下来，半导体芯片3附接到平台5的表面5a上并经由连结线31电连接到引线23的末端(即内部引线7)。
(c)模制步骤
树脂模制件9形成为将半导体芯片3、平台5、引线23和互连引线27的内部部分进行密封，同时向外暴露出平台5的背侧5b和引线23的背侧。在该步骤中，引线框架21被放到金属模具中，该模具的内部形状相应于具有突出部11的树脂模制件9的外部形状，熔化的树脂注射到该模具中以便形成树脂模制件9。
在模制步骤之后，如图1到3所示制造经由薄金属板20连结到另一半导体封装结构1的半导体封装结构1。
(d)镀层步骤
在模制步骤之后，镀层被施加到平台5的暴露部分和引线23的暴露部分，所述暴露部分从树脂模制件9向外暴露。镀层步骤在图5的状态下执行，在该状态中已经经历了引线框架制备步骤、半导体芯片安装步骤和模制步骤的多个半导体封装结构1竖直地组装。即，在引线框架制备步骤中制备每个具有多个引线框架21的多个薄金属板20且该多个薄金属板随后顺序地经历半导体芯片安装步骤和模制步骤，由此多个薄金属板20组装在一起，以便竖直地组装多个平台5。
在以上中，两个引线框架21竖直地组装，其方式是“下”引线框架21的树脂模制件9的突出部11接触“上”引线框架21的树脂模制件9的下表面9b，即在俯视图中在树脂模制件9的外部部分O中下表面9b的规定区域插置在平台5和内部引线7的末端之间。在接触状态下，平台5的背侧5b和内部引线7——它们在上引线框架5的树脂模制件9的下表面9b上向外暴露——略微与下引线框架21的树脂模制件9的上表面9a间隔开，在二者之间形成间隙。由于这种间隙，可以防止“上”半导体封装结构1的内部引线7和平台5的背侧5b意外地与“下”半导体封装结构1的树脂模制件9的接触。
如上所述，多个半导体封装结构1竖直地组装并随后经历镀层。镀层步骤例如以竖直地组装的多个半导体封装结构1浸在填充有电镀溶液的电镀槽中的方式来执行。因为所有半导体封装结构1让平台5的背侧5b和内部引线7的背侧从树脂模制件9向外暴露，所以镀层被施加到平台5的背侧5b和内部引线7的背侧。
(e)切割步骤
插置在树脂模制件9和阻挡条29之间的引线23和互连引线27经历切割，由此制造出独立的一件件的半导体封装结构1。在切割步骤之后，半导体封装结构1构造为使得引线23和互连引线27的切割面在树脂模制件9的横向侧向外暴露。
根据半导体封装结构1及其制造方法的本实施例，不必在竖直地组装的引线框架21之间设置常规的间隔件，且可以对简单地组装在一起的半导体封装结构1的平台5的背侧5b施加镀层。由此，可以简化镀层操作且改善半导体封装结构1的制造效率。
在镀层步骤之后，甚至当多个半导体封装结构1竖直地组装时，也可以可靠地防止施加到“上”半导体封装结构1的平台5的背侧5b和内部引线7的背侧上的镀层粘到“下”半导体封装结构1的树脂模制件9的上表面9a。换句话说，甚至当已经经历了镀层的多个半导体封装结构1竖直地组装时，也可以可靠地防止镀层从平台5的背侧5b和内部引线7的背侧脱落。
在本实施例的制造方法中，用薄金属板20互连的多个半导体封装结构1竖直地组装且共同经历镀层。替代地，镀层步骤可在切割步骤之后执行，以使得半导体封装结构1被分成独立的部件、组装在一起并随后经历镀层。此外，引线框架制备步骤可以被修改为使得单个引线框架21从每个薄金属板20抽出。
在俯视图中具有矩形环圈形状的突出部11的顶部区域沿周向方向保持处于同一平面，换句话说，在突出部11中沿其周向方向保持同一高度。这使得可以以稳定的方式竖直地组装多个半导体封装结构1。甚至当在切割步骤之后执行镀层步骤时，也可以向引线23的切割面和互连引线27的切割面施加镀层，这些切割面从树脂模制件9的横向侧向外暴露。
本实施例不必设计为使得在俯视图中具有矩形环圈形状的突出部11形成在树脂模制件9的上表面9a上。替代地，可以形成每个具有图6到8所示的圆点状形状的多个突出部。
图6显示了半导体封装结构2，其中在树脂模制件9的上表面9a上的四个角部中形成四个圆点状突出部13。图7显示了半导体封装结构4，其中在树脂模制件9的上表面9a上的两个相对角部中形成两个圆点状突出部13。图6和7所示的突出部13关于中心轴线L1轴对称地定位，该轴线在背侧5b的中心处沿平台5的厚度方向延伸。图8显示了半导体封装结构6，其中，一个圆点状突出部13形成在树脂模制件9的上表面9a上的一个角部中。所有上述突出部13相对于互连引线27竖直地定位。
具有突出部13的上述变化例不必以类似于上述实施例的方式来设计，使得突出部13相对于内部引线7竖直地形成在树脂模制件9的外部部分O中的一些位置处。即，突出部13可以相对于内部引线7和平台5竖直地形成在除了树脂模制件9的中央部分之外的树脂模制件9的外部部分O中的任何位置处。图6、7和8所示的每个半导体封装结构2、4和6允许突出部(一个或多个)13相对于内部引线7和平台5竖直地形成在树脂模制件9的中央部分以外的树脂模制件9的外部部分O中，但是可以实现与本实施例类似的效果。
在组装状态下——其中每一个具有一个圆点状突出部13的多件独立的半导体封装结构6竖直地组装，“下”半导体封装结构6的树脂模制件9的上表面9a在定位为与刚好在突出部13上方的一个角部相对的相对角部处与“上”半导体封装结构6的树脂模制件9的下表面9b接触，且在该相对的角部中在树脂模制件9的下表面9b中不存在引线框架21的暴露部分。因此，类似于本实施例的半导体封装结构1，下半导体封装结构6的树脂模制件9的上表面9a略微与上半导体封装结构6的树脂模制件9的下表面9b间隔开，以使得在平台5的背侧5b和树脂模制件9的上表面9a之间形成间隙且在内部引线7的背侧和树脂模制件9的上表面9a之间形成间隙，其中，平台5的背侧5b和内部引线7的背侧向外暴露。由此，可以可靠地防止上半导体封装结构6的平台5和内部引线7与下半导体封装结构6的树脂模制件9接触。
可以在切割步骤之后以稳定的方式竖直地组装图7所示的多个半导体封装结构4，因为绕中心轴线L1轴对称地定位的三个或更多个突出部13的顶部区域定位在同一平面中，该中心轴线在平台5的背侧5b的中心处沿平台5的厚度方向延伸。
在这种情况下，可以通过使用用在模制步骤中的金属模具(未示出)起模杆(ejector pin)来形成圆点状突出部13，其中起模杆最初是用于将相应于树脂模制件9的模制物体拔出。可以在突出部13的顶部区域上形成平面。可在突出部13的顶部区域上压印出代表金属模具的辨识号码的腔穴号码。
半导体封装结构1、2、4和6设计为使得突出部11和13每一个形成在树脂模制件9的“平坦”上表面9a上；但这不是一种限制。代替形成突出部11和13，可以部分地在外部部分O中而不是在密封部分S中将树脂模制件9的上表面9a的高度提高。例如，在树脂模制件9的上表面9a上在密封部分S和外部部分O之间形成阶梯差，由此形成突出部。替换地，树脂模制件9的上表面9a以凹坑或凹槽的形状形成，以使得其较低区域构成密封部分S而其较高的区域构成突出部。
突出部11和13不必形成为从树脂模制件9的上表面9a向上突出，因为本实施例要求具有突出部11或13的树脂模制件9的外部部分O的厚度大于树脂模制件9的密封部分S的厚度与平台5的厚度之和。为此，突出部可以形成为从树脂模制件9的下表面9b向下突出。
至少一个突出部形成在树脂模制件9的下表面9b上的上述变化例可以实现与前述实施例相同的效果。此外，可以在电路板上形成与上述突出部相适应的至少一个孔，该电路板与平台5的背侧5b接触。可以容易地建立半导体封装结构的所需定位，该封装结构的突出部被***到电路板的孔中。
半导体封装结构1、2、4和6是QFN(Quad Flat No-leaded，方形扁平无引脚封装)封装结构，其中，内部引线7在树脂模制件9的下表面9b上向外暴露；但是本实施例仅需让平台5的背侧5b在树脂模制件9的下表面9b上向外暴露。因此，可以以QFP(quad flat package方形扁平式封装)的形式来重新设计本实施例，其中，内部引线7不向外暴露而是埋在树脂模制件9中，且连接到内部引线7的引线23的基部部分用作从树脂模制件9的横向侧向外突出的外部引线。
最后，本发明不必限制为本实施例和其变化例，可以在所附权利要求限定的本发明的范围内进一步修改本发明。
本申请要求日本专利申请No.2009-38319的优先权，其全部内容通过引用合并于此。

Claims (5)

1.一种半导体封装结构，包括：
半导体芯片；
矩形平台，具有安装在表面上的半导体芯片；
多个引线，排布在平台的周边中且电连接到半导体芯片；
树脂模制件，将半导体芯片、平台和引线密封于其中，
其特征在于：
平台和引线的背侧在树脂模制件的下表面上沿平台的厚度方向暴露在外；
镀层被施加至所述平台和引线的背侧；
突出部形成为从位于平台的表面的上方的树脂模制件的上表面沿平台的厚度方向突起；且
该突出部形成在沿平台的厚度方向和平台以及引线的背侧不重叠的位置处，
使得当多个所述半导体封装结构沿通过平台的背侧的中心且沿平台的厚度方向延伸的轴线竖直地堆叠时，在所述半导体封装结构之间存在间隙。
2.如权利要求1所述的半导体封装结构，其中，突出部形成为环圈形状，在俯视图中包围沿平台的厚度方向和平台的背侧重叠的树脂模制件的密封部分。
3.如权利要求1所述的半导体封装结构，其中，多个突出部关于通过平台的背侧的中心且沿平台的厚度方向延伸的轴线轴对称地设置。
4.一种半导体封装结构的制造方法，包括：
处理薄金属板，以便制备引线框架，该引线框架包括矩形平台、排布在该平台周边中的多个引线、将引线互连以便包围平台的框架、和将框架和平台互连在一起的多个互连引线；
将半导体芯片安装在平台的表面上并将半导体芯片与引线电连接；
用树脂模制件将半导体芯片、平台、和引线密封，同时在树脂模制件的下表面上将平台的背侧向外暴露；
在设置在树脂模制件的密封部分之外的树脂模制件的外部部分中的一位置处、在树脂模制件的上表面上形成至少一个突出部，该密封部分在俯视图中沿该平台的厚度方向覆盖平台的背侧并密封该平台，其中所述位置沿平台的厚度方向和平台以及引线的背侧不重叠，且其中，树脂模制件的具有突出部的外部部分的高度大于平台的厚度和树脂模制件的密封部分的厚度之和；和
对从树脂模制件向外暴露的平台的背侧和引线的背侧施加镀层。
5.如权利要求4所述的半导体封装结构的制造方法，其中在镀层之前，引线框架竖直地与具有与所述引线框架相同构造的第二引线框架组装，其方式是，所述引线框架的平台的背侧与第二引线框架的树脂模制件的上表面以一间隙略微间隔开，该间隙相应于它们之间的突出部，且随后对所述引线框架和第二引线框架一起施加镀层。
CN201010121385.9A 2009-02-20 2010-02-11 半导体封装结构及其制造方法 Expired - Fee Related CN101814463B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009038319A JP5136458B2 (ja) 2009-02-20 2009-02-20 半導体パッケージ及びその製造方法
JP038319/09 2009-02-20

Publications (2)

Publication Number Publication Date
CN101814463A CN101814463A (zh) 2010-08-25
CN101814463B true CN101814463B (zh) 2014-10-15

Family

ID=42621668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010121385.9A Expired - Fee Related CN101814463B (zh) 2009-02-20 2010-02-11 半导体封装结构及其制造方法

Country Status (3)

Country Link
US (1) US20100213586A1 (zh)
JP (1) JP5136458B2 (zh)
CN (1) CN101814463B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8951841B2 (en) * 2012-03-20 2015-02-10 Infineon Technologies Ag Clip frame semiconductor packages and methods of formation thereof
CN104952857B (zh) * 2015-06-30 2017-12-26 通富微电子股份有限公司 一种无载体的半导体叠层封装结构
JP6332251B2 (ja) * 2015-12-09 2018-05-30 日亜化学工業株式会社 パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
WO2018202615A1 (en) * 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas
JP7024269B2 (ja) * 2017-09-12 2022-02-24 富士電機株式会社 半導体装置、半導体装置の積層体、及び、半導体装置の積層体の搬送方法
JP2021174954A (ja) * 2020-04-30 2021-11-01 Tdk株式会社 電子部品、電子部品の製造方法、電子部品パッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303520A (zh) * 1998-05-29 2001-07-11 罗姆股份有限公司 半导体器件

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447035A (en) * 1987-08-18 1989-02-21 Nec Corp Manufacture of optical semiconductor device
JPS6482657A (en) * 1987-09-25 1989-03-28 Nec Corp Integrated circuit containing photodetector
JPH0513607A (ja) * 1991-07-09 1993-01-22 Mitsubishi Electric Corp 半導体装置
JPH06151648A (ja) * 1992-11-06 1994-05-31 Hitachi Ltd 半導体装置
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5521429A (en) * 1993-11-25 1996-05-28 Sanyo Electric Co., Ltd. Surface-mount flat package semiconductor device
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JPH11145339A (ja) * 1997-11-04 1999-05-28 Seiko Epson Corp 半導体装置および実装基板
US6667541B1 (en) * 1998-10-21 2003-12-23 Matsushita Electric Industrial Co., Ltd. Terminal land frame and method for manufacturing the same
JP2000150725A (ja) * 1998-11-05 2000-05-30 Sony Corp 半導体装置およびその製造方法
US6448633B1 (en) * 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6320251B1 (en) * 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
US6404046B1 (en) * 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
JP3429246B2 (ja) * 2000-03-21 2003-07-22 株式会社三井ハイテック リードフレームパターン及びこれを用いた半導体装置の製造方法
US6518659B1 (en) * 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6667544B1 (en) * 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
JP4669166B2 (ja) * 2000-08-31 2011-04-13 エルピーダメモリ株式会社 半導体装置
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP4761662B2 (ja) * 2001-07-17 2011-08-31 三洋電機株式会社 回路装置の製造方法
US20080067641A1 (en) * 2006-09-15 2008-03-20 En-Min Jow Package semiconductor and fabrication method thereof
US7923846B2 (en) * 2007-11-16 2011-04-12 Stats Chippac Ltd. Integrated circuit package-in-package system with wire-in-film encapsulant
US7964450B2 (en) * 2008-05-23 2011-06-21 Stats Chippac, Ltd. Wirebondless wafer level package with plated bumps and interconnects
US8455988B2 (en) * 2008-07-07 2013-06-04 Stats Chippac Ltd. Integrated circuit package system with bumped lead and nonbumped lead

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1303520A (zh) * 1998-05-29 2001-07-11 罗姆股份有限公司 半导体器件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP昭64-47035A 1989.02.21
JP昭64-82657A 1981.03.28

Also Published As

Publication number Publication date
US20100213586A1 (en) 2010-08-26
CN101814463A (zh) 2010-08-25
JP5136458B2 (ja) 2013-02-06
JP2010192848A (ja) 2010-09-02

Similar Documents

Publication Publication Date Title
US8124447B2 (en) Manufacturing method of advanced quad flat non-leaded package
CN101814463B (zh) 半导体封装结构及其制造方法
CN101656238B (zh) 四方扁平无引脚封装结构及制造方法
US7102213B2 (en) Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method
US7476569B2 (en) Leadframe enhancement and method of producing a multi-row semiconductor package
KR102330403B1 (ko) 반도체 장치 및 그 제조 방법
CN102479767A (zh) 具有电磁屏蔽的半导体器件封装
JP2005079372A (ja) 樹脂封止型半導体装置とその製造方法
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
CN104681529B (zh) 半导体封装和用于生产半导体封装的方法
CN102403298A (zh) 用于半导体器件的引线框
US20130249071A1 (en) Semiconductor device and method of assembling same
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
CN113990831A (zh) 用于半导体器件的表面贴装封装件
KR20220121173A (ko) 선택적 몰딩을 통한 도금을 위한 패키징 프로세스
TW201939624A (zh) 半導體裝置及其製造方法
US10304759B2 (en) Electronic device and method of making same
CN102891090A (zh) 半导体器件及其封装方法
JP5025443B2 (ja) 半導体装置の製造方法および半導体装置
CN112713090B (zh) 一种qfn器件的制备方法及qfn器件
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JP5660801B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
CN101989586B (zh) 金属接线端及其构造方法
JP2001135768A (ja) 電子部品およびその製造方法
KR200334397Y1 (ko) 핀이 없는 반도체 부품 패키지 구조개선

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141015

Termination date: 20170211

CF01 Termination of patent right due to non-payment of annual fee