CN101788740B - 薄膜晶体管阵列基板 - Google Patents

Abstract

本发明提供一种薄膜晶体管阵列基板，包括：相互交叉排列的至少两条栅极线和至少两条数据线，以及位于非显示区域内的、与所述栅极线和数据线耦接的测试装置；所述测试装置包括：扫描测试单元，与所述栅极线相连，数据测试单元，与所述数据线相连，以及栅极线短路杆和数据线短路杆；其中，所述栅极线短路杆分别与所述扫描测试单元的开关端和所述数据测试单元的开关端相连，用以控制所述扫描测试单元和所述数据测试单元的开关。所述薄膜晶体管阵列基板在电测过程中，不需要额外的控制信号，而且正常工作时不需要输入额外的低电平信号。

Description

薄膜晶体管阵列基板

技术领域

本发明涉及液晶显示技术领域，特别涉及一种薄膜晶体管阵列基板。

背景技术

近年来，随着信息通讯领域的迅速发展，各种类型的显示设备的需求日益增加。目前主流的显示设备主要有：阴极射线管显示器，液晶显示器(LiquidCrystal Display，LCD)，等离子体显示器，电致发光显示器和真空荧光显示器等。其中，LCD以其高清晰度、真彩视频显示、外观轻薄、耗电量少、无辐射污染等优点而成为显示设备发展的主流趋势。

通常，LCD包括用于显示画面的液晶显示面板和用于向所述液晶显示面板提供驱动信号的驱动电路模块，所述液晶显示面板通常包括薄膜晶体管(Thin Film Transistor，TFT)阵列基板和滤色片基板，它们彼此粘接在一起并通过液晶间隙(CELL GAP)彼此间隔开，而液晶材料注入到所述薄膜晶体管阵列基板和滤色片基板之间的CELL GAP中。

薄膜晶体管阵列基板包括：第一玻璃基板，所述第一玻璃基板上形成的多条栅极线和多条数据线，由栅极线和数据线的相互交叉而限定出的多个像素区域，设置在相应的每个像素区域中的像素电极，和与每个像素电极连接的薄膜晶体管；其中，多条栅极线以固定的间隔彼此分开并沿着第一方向延伸，而多条数据线以固定的间隔彼此分开并且沿着基本上垂直于第一方向的第二方向延伸；所述薄膜晶体管能够响应提供给相应的每条栅极线的信号并将来自数据线的信号发送给对应的每个像素电极。

在LCD制造过程中，为了节省成本及有效的控制良率，在向液晶显示面板上安装驱动电路模块之前，需要对薄膜晶体管阵列基板进行电测(CellVisual Test)，以捡出不能正常工作的阵列基板，从而在后续工艺前及时的排除不良产品，以此来节约生产成本。

目前，薄膜晶体管阵列基板的电测方法有比较普遍的两种。一种方法是用若干短路杆(Shorting Bar)分别将各数据线或栅极线短路连接在一起，再通过所述短路杆向薄膜晶体管阵列输入测试信号，测试完成后用激光将短路杆与各数据线或栅极线的连接切断，以便进行下一步的驱动电路模块组装。此方法的不足之处在于，增加了激光切断的工艺，影响生产效率的提高。

还有另一种电测方法，如图1所示，位于薄膜晶体管阵列基板200非显示区域的测试装置250由多个薄膜晶体管260和短路杆270构成，其中，各个薄膜晶体管260的漏极分别对应连接数据线或栅极线230，源极均连接到一短路杆270，另有一控制线280连接所述各个薄膜晶体管260的栅极；驱动电路模块240设计于所述薄膜晶体管阵列基板200的第一侧S1，所述测试装置250位于与所述第一侧S1相对的第二侧S2。

上述方法在电测时，只有通过控制线280输入高电平而将薄膜晶体管260打开，才能通过短路杆270输入测试信号进行测试，在测试完成后，向各个薄膜晶体管260输入低电平，使它们均处于关断状态而不会影响面板组装后正常工作，因此，相对于第一种方法而言，不必切断短路杆与各数据线或栅极线的连接。

但是，第二种方法在测试过程中需要对控制线280额外输入高电平的控制信号，并且在液晶显示器正常工作时需要对薄膜晶体管260额外加入一个的低电平信号，以保证正常工作时不会由所述薄膜晶体管260引起相关的电性缺陷，这样不仅使得测试过程较复杂，而且正常工作时额外加入一个的低电平信号容易导致可靠性的问题。

发明内容

本发明解决的问题是提供一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板在电测过程中，不需要额外的控制信号，而且正常工作时不需要输入额外的低电平信号。

为解决上述问题，本发明提供一种薄膜晶体管阵列基板，包括：相互交叉排列的至少两条栅极线和至少两条数据线，以及位于非显示区域内的、与所述栅极线和数据线耦接的测试装置；其特征在于，所述测试装置包括：

扫描测试单元，与所述栅极线相连，

数据测试单元，与所述数据线相连，以及

栅极线短路杆和数据线短路杆；

其中，所述栅极线短路杆分别与所述扫描测试单元的开关端和所述数据测试单元的开关端相连，用以控制所述扫描测试单元和所述数据测试单元的开关。

所述栅极线短路杆还与所述扫描测试单元的输入端相连，所述数据线短路杆与所述数据测试单元的输入端相连，用以分别向所述扫描测试单元和所述数据测试单元输入测试信号。

所述扫描测试单元为薄膜晶体管，并且所述薄膜晶体管的栅极和源极与所述栅极线短路杆相连，漏极与所述栅极线相连。

所述数据测试单元为薄膜晶体管，所述薄膜晶体管的栅极与所述栅极线短路杆相连，源极与所述数据线短路杆相连，漏极与所述数据线相连。

所述扫描测试单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的栅极和源极连接于所述栅极线短路杆，所述第一薄膜晶体管的栅极和漏极分别与第二薄膜晶体管的源极和栅极连接，所述第二薄膜晶体管的栅极和漏极连接于所述栅极线。

所述栅极线短路杆包括第一栅极线短路杆和第二栅极线短路杆，其中所述第一栅极线短路杆通过所述扫描测试单元与第奇数条栅极线相连，所述第二栅极线短路杆通过所述扫描测试单元与第偶数条栅极线相连。

所述数据测试单元的开关端包括第一开关端和第二开关端，分别与所述第一栅极线短路杆和第二栅极线短路杆相连。

所述数据测试单元包括第三薄膜晶体管和第四薄膜晶体管，所述第四薄膜晶体管的源极和所述第三薄膜晶体管的源极连接于所述的数据线短路杆，所述第四薄膜晶体管的漏极和所述第三薄膜晶体管的漏极连接于所述的数据线，所述第四薄膜晶体管的栅极和所述第三薄膜晶体管的栅极分别与所述第一栅极线短路杆或所述第二栅极线短路杆相连。

所述基板还包括位于非显示区域内的驱动电路装置，所述测试装置与所述驱动电路装置位于非显示区域的同一侧或相对侧。

所述测试装置与所述驱动电路装置的位置重叠或者分离。

所述栅极线短路杆包括至少两条栅极线短路杆，所述至少两条栅极线分为至少两个栅极线组，所述各个栅极线短路杆分别连接各个栅极线组。

所述数据线短路杆包括至少两条数据线短路杆，所述至少两条数据线分为至少两个数据线组，所述各个数据线短路杆分别连接各个数据线组。

所述测试装置还包括提供测试相对电位的公共电极线。

与现有技术相比，上述技术方案具有以下优点：

所述薄膜晶体管阵列基板中，由栅极线短路杆和数据线短路杆输入测试信号，通过测试信号中的扫描测试信号的高电压或低电压状态就可控制栅极测试单元和数据测试单元的导通或关闭，换言之，栅极线短路杆可以向扫描测试单元同时提供控制信号和扫描测试信号，进而根据测试治具中的扫描测试信号和数据测试信号来实现所述阵列基板中不同的画面显示，以达到检验产品电学性能的要求，因而在电测过程中，不需要额外的控制线输入额外的控制信号。

其次，测试完成后，检验合格的阵列基板不需要进行激光切断测试装置的工序，可直接进入到模块组装工序，从而可以极大地提高生产效率以及产品良率。而且组装后的液晶显示面板正常工作时，由于在某一时刻扫描线中仅有一条扫描线输入高电平信号，而其余扫描线均输入低电平信号，则因此扫描线中的漏电流即可为栅极线短路杆提供低电压状态，而不需要为栅极线短路杆输入额外的低电压，从而可以避免所述阵列基板上未去除的测试装置引起的电性问题，提高液晶显示面板的可靠性。

另外，所述栅极线和数据线还可以分组分别连接于不同的栅极线短路杆和数据线短路杆，通过选择性的导通各个数据线组与数据线短路杆的连接、各个栅极线组与栅极线短路杆的连接，即可实现对数据线和栅极线的分组测试。

附图说明

通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1现有技术中一种薄膜晶体管阵列基板的示意图；

图2为实施例一中薄膜晶体管阵列基板的示意图；

图3为实施例一中薄膜晶体管阵列基板测试装置的局部放大图；

图4为实施例一中另一薄膜晶体管阵列基板的示意图；

图5为实施例一中又一薄膜晶体管阵列基板的示意图；

图6为实施例一中再一薄膜晶体管阵列基板的示意图；

图7为实施例二中薄膜晶体管阵列基板的示意图；

图8为实施例二中薄膜晶体管阵列基板测试装置的局部放大图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示装置结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为突出本发明的特点，附图中没有给出与本发明的发明点必然直接相关的部分。

目前的薄膜晶体管阵列基板的电测过程中，需要额外输入高电平的控制信号以打开测试装置中的开关元件，并且在液晶显示器正常工作时需要对所述开关元件额外加入一个低电平信号，以保证正常工作时不会由所述开关元件引起相关的电性缺陷，这样不仅使得测试过程较复杂，而且正常工作时额外加入一个的低电平信号容易导致可靠性的问题。

基于此，本发明提供一种薄膜晶体管阵列基板，在电测过程中不需要额外的控制信号，仅通过测试信号就能够实现对所述薄膜晶体管阵列基板的测试。

所述薄膜晶体管阵列基板具体包括：相互交叉排列的至少两条栅极线和至少两条数据线，以及位于非显示区域内的、与所述栅极线和数据线耦接的测试装置；其特征在于，所述测试装置包括：

扫描测试单元，与所述栅极线相连，

数据测试单元，与所述数据线相连，以及

栅极线短路杆和数据线短路杆；

其中，所述栅极线短路杆分别与所述扫描测试单元的开关端和所述数据测试单元的开关端相连，用以控制所述扫描测试单元和所述数据测试单元的开关。

所述栅极线短路杆还与所述扫描测试单元的输入端相连，所述数据线短路杆与所述数据测试单元的输入端相连，用以分别向所述扫描测试单元和所述数据测试单元输入测试信号。

所述扫描测试单元为薄膜晶体管，并且所述薄膜晶体管的栅极和源极与所述栅极线短路杆相连，漏极与所述栅极线相连。

所述数据测试单元为薄膜晶体管，所述薄膜晶体管的栅极与所述栅极线短路杆相连，源极与所述数据线短路杆相连，漏极与所述数据线相连。

所述扫描测试单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的栅极和源极连接于所述栅极线短路杆，所述第一薄膜晶体管的栅极和漏极分别与第二薄膜晶体管的源极和栅极连接，所述第二薄膜晶体管的栅极和漏极连接于所述栅极线。

所述栅极线短路杆包括第一栅极线短路杆和第二栅极线短路杆，其中所述第一栅极线短路杆通过所述扫描测试单元与第奇数条栅极线相连，所述第二栅极线短路杆通过所述扫描测试单元与第偶数条栅极线相连。

所述数据测试单元的开关端包括第一开关端和第二开关端，分别与所述第一栅极线短路杆和第二栅极线短路杆相连。

所述数据测试单元包括第三薄膜晶体管和第四薄膜晶体管，所述第四薄膜晶体管的源极和所述第三薄膜晶体管的源极连接于所述的数据线短路杆，所述第四薄膜晶体管的漏极和所述第三薄膜晶体管的漏极连接于所述的数据线，所述第四薄膜晶体管的栅极和所述第三薄膜晶体管的栅极分别与所述第一栅极线短路杆或所述第二栅极线短路杆相连。

所述基板还包括位于非显示区域内的驱动电路装置，所述测试装置与所述驱动电路装置位于非显示区域的同一侧或相对侧。

所述测试装置与所述驱动电路装置的位置重叠或者分离。

所述栅极线短路杆包括至少两条栅极线短路杆，所述至少两条栅极线分为至少两个栅极线组，所述各个栅极线短路杆分别连接各个栅极线组。

所述数据线短路杆包括至少两条数据线短路杆，所述至少两条数据线分为至少两个数据线组，所述各个数据线短路杆分别连接各个数据线组。

所述测试装置还包括提供测试相对电位的公共电极线。

以下结合附图详细说明本发明所述薄膜晶体管阵列基板的一个实施例。

实施例一

图2为本实施例中薄膜晶体管阵列基板的示意图，图3为所述阵列基板中测试装置的局部放大图。

如图2和图3所示，薄膜晶体管阵列基板100至少包括：所述基板100上的相互交叉排列的至少两条栅极线110和至少两条数据线120，以及与所述栅极线110和数据线120耦接的测试装置130。

其中，所述至少两条栅极线110间距相同的平行排列，至少两条数据线120沿垂直于所述栅极线110的方向也间距相同的平行排列；所述栅极线110和数据线120交叉分隔出像素单元140的阵列，所述每一像素单元至少包括一个像素薄膜晶体管(图中未示出)，所述像素薄膜晶体管的栅极与所述栅极线110连接，源极与所述数据线120连接。

所述像素单元140的阵列构成所述薄膜晶体管阵列基板100的显示区域A，而显示区域之外为非显示区域B，所述非显示区域B包括相对的第一侧S1和第二侧S2，所述第一侧S1和第二侧S2将显示区域A包围。

所述测试装置130包括：所述阵列基板100上非显示区域B内的栅极线短路杆131和数据线短路杆132，以及非显示区域B内的扫描测试单元150a和数据测试单元150b，所述扫描测试单元150a与所述栅极线110(或称扫描线)相连，所述数据测试单元150b与所述数据线120相连。

其中，所述栅极线短路杆131分别与所述扫描测试单元150a的开关端和所述数据测试单元150b的开关端相连，用以控制所述扫描测试单元150a和所述数据测试单元150b的开关；

所述栅极线短路杆131还与所述扫描测试单元150a的输入端相连，所述数据线短路杆132与所述数据测试单元150b的输入端相连，用以分别向所述扫描测试单元150a和所述数据测试单元150b输入测试信号。

这样以来，栅极线短路杆131不仅用以向栅极线110输入扫描测试信号，而且通过扫描测试信号的高电压或低电压状态就可以控制所述扫描测试单元150a和所述数据测试单元150b的开关，同时数据线短路杆132向数据线120输入数据测试信号(即显示测试信号)，从而实现对薄膜晶体管阵列基板的电测。

具体的，如图2和图3所示，所述扫描测试单元150a包括：第一薄膜晶体管151和第二薄膜晶体管152，所述数据测试单元150b包括：第三薄膜晶体管153；

其中，所述栅极线短路杆131通过相互耦接的第一薄膜晶体管151和第二薄膜晶体管152与相应的栅极线110连接，所述数据线短路杆132和栅极线短路杆131通过第三薄膜晶体管153与所述数据线120连接。

具体的，所述栅极线短路杆131通过相互耦接的第一薄膜晶体管151和第二薄膜晶体管152与所述栅极线110连接例如为：参见图3所示图2中椭圆圈内的放大图，第一薄膜晶体管151的栅极和源极连接于所述栅极线短路杆131，该第一薄膜晶体管151的栅极和漏极分别与第二薄膜晶体管152的源极和栅极连接，所述第二薄膜晶体管152的栅极和漏极连接于所述栅极线110；第一薄膜晶体管151的栅极即为所述栅极测试单元150a的开关端，源极即为所述栅极测试单元150a的输入端。

所述数据线短路杆132和栅极线短路杆131通过第三薄膜晶体管153与数据线120连接例如为：参见图2所示，所述第三薄膜晶体管153的栅极与栅极线短路杆131相连，源极与数据线短路杆132相连，漏极与数据线120相连。所述第三薄膜晶体管153的栅极即为所述数据测试单元150b的开关端，源极即为所述数据测试单元150b的输入端。

以上所有数据线短路杆132和栅极线短路杆131的焊垫170集中设置于所述非显示区域B中的第一侧S1，用于电测时由这些焊垫170输入测试信号。

所述测试装置130还包括提供测试相对电位的公共电极线180，该公共电极线180也位于第一侧S1。

对上述薄膜晶体管阵列基板100进行电测时，采用测试治具把测试信号通过焊垫170传送到数据线短路杆132和栅极线短路杆131，之后通过各个栅极线110和数据线120将所述测试信号输入到整个阵列基板100中的各个像素单元，其中，所述测试信号中包括用于控制像素薄膜晶体管TFT打开或关闭的扫描测试信号和控制像素单元电场强度的数据测试信号，通过栅极线110为所述阵列基板100提供扫描测试信号，而通过数据线120为所述阵列基板100提供数据测试信号(即显示测试信号)；

在扫描测试信号为高电压输入状态下，第一薄膜晶体管151、第二薄膜晶体管152和第三薄膜晶体管153均打开，此时测试信号中的扫描测试信号和数据测试信号能够分别通过栅极线110和数据线120输入到各个像素单元中，实现不同的显示效果，在扫描测试信号为低电压输入状态下，第一薄膜晶体管151、第二薄膜晶体管152和第三薄膜晶体管153均关闭，此时扫描测试信号和数据测试信号则不能输入到各个像素单元中，从而使阵列基板中的各个像素单元保持着前一个显示信号。

可见，与现有技术相比，本实施例中的薄膜晶体管阵列基板仅通过测试信号中的扫描测试信号就可控制栅极线短路杆和数据线短路杆分别与栅极线和数据线之间的信号输入的导通或关闭，进而根据测试治具中的扫描测试信号和数据测试信号来实现所述阵列基板中不同的画面显示，以达到检验产品电学性能的要求，因而在电测过程中，不需要额外的控制信号。

此外，测试完成后，检验合格的阵列基板不需要进行激光切断测试装置的工序，可直接进入到模块组装工序，从而可以极大地提高生产效率以及产品良率。而且组装后的液晶显示面板正常工作时，由于在某一时刻扫描线中仅有一条扫描线输入高电平信号，而其余扫描线均输入低电平信号，因此扫描线中的漏电流即可为栅极线短路杆131提供低电压状态，而不需要为栅极线短路杆131输入额外的低电压，从而可以避免所述阵列基板上未去除的测试装置引起的电性问题，提高液晶显示面板的可靠性。

以上所述的扫描测试单元150a至少包括两个薄膜晶体管，除此以外，扫描测试单元还可以仅包括一个薄膜晶体管，该薄膜晶体管的栅极和源极与所述栅极线短路杆相连，漏极与所述栅极线相连；这样的扫描测试单元与相互连接的第一薄膜晶体管151和第二薄膜晶体管152构成的扫描测试单元能够实现同样的效果。

由两个薄膜晶体管构成的扫描测试单元相对于仅由一个薄膜晶体管构成的扫描测试单元，其输入所述栅极线短路杆的漏电流更小，可以避免连接在栅极线短路杆的数据线短路，进而能够提高测试装置的可靠性。

在本实施例中，所述薄膜晶体管阵列基板还可以包括位于非显示区域内的驱动电路装置(图中未示出)，该驱动电路装置包括栅极线驱动模块和数据线驱动模块，它们位于所述非显示区域B的第一侧S1；所述测试装置130也位于所述第一侧S1，即与所述驱动电路装置位于非显示区域B内的同一侧。如果薄膜晶体管阵列基板使用单芯片型(One chip)驱动电路，则所述栅极线驱动模块和数据线驱动模块集成于一个模块中。

在本实施例的另一薄膜晶体管阵列基板中，所述测试装置还可以与所述驱动电路装置位于非显示区域内的相对侧，参见图4所示，驱动电路装置160’位于非显示区域B内的第二侧S2，而测试装置130’位于与所述第二侧S2相对的第一侧S1。当所述测试装置与驱动电路装置分别位于非显示区域B内的两侧时，可以不必占用过多面板位置，能够获得更小尺寸的液晶显示器。

当所述测试装置与所述驱动电路装置位于非显示区域内的同一侧时，它们位置可以重叠或者分离，在本实施例的又一薄膜晶体管阵列基板100”中，参见图5所示，测试装置130”与驱动电路装置160”均位于非显示区域B内的第一侧S1，它们的位置重叠，例如测试装置130”可以位于所述驱动电路装置160”的下层，这样可以节省测试装置占用的面积，有利于获得更小的液晶显示器。

在本实施例的再一薄膜晶体管阵列基板100”’中，参见图6所示，测试装置130”’与所述驱动电路装置160”’的位置分离，例如，驱动电路装置160”’相对于测试装置130”’更远离显示区域A，当然也可以测试装置更远离显示区域A。

以上实施例中，所有的栅极线均连接于一条栅极线短路杆，所有的数据线均连接于一条数据线短路杆，事实上，所述栅极线和数据线还可以分组分别连接于不同的栅极线短路杆和数据线短路杆，具体在以下实施例中说明。

实施例二

图7为本实施例中薄膜晶体管阵列基板的示意图，图8为所述基板中测试装置的局部放大图。

如图7所示，本实施例中，所述薄膜晶体管阵列基板300测试装置330包括：数据测试单元350b，以及至少两条栅极线短路杆331和至少两条数据线短路杆332；其中，所述数据测试单元350b包括相互耦接的第三薄膜晶体管353和第四薄膜晶体管354，所述数据线短路杆332和栅极线短路杆331通过相互耦接的第三薄膜晶体管353和第四薄膜晶体管354与各个数据线组连接。

具体的，至少两条栅极线310分为两个栅极线组310a、310b，例如，从上至下计数，第偶数条栅极线属于栅极线组310a，第奇数条栅极线属于栅极线组310b，两条栅极线短路杆331a、331b分别通过相应的薄膜晶体管与栅极线组310a和栅极线组310b中的各个栅极线310连接；

例如，栅极线组310a中的每一栅极线310通过相互耦接的第一薄膜晶体管351和第二薄膜晶体管352连接于栅极线短路杆331a，栅极线组310b中的每一栅极线310通过相互耦接的第一薄膜晶体管351和第二薄膜晶体管352连接于栅极线短路杆331b；

数据线320分为三个数据线组320a、320b、320c，分别对应红、绿、蓝三原色的子像素；三条数据线短路杆332a、332b、332c通过相互耦接的第三薄膜晶体管353和第四薄膜晶体管354分别与三个数据线组中的各个数据线320连接；

例如，参见图8所示图7中椭圆圈内的放大图，第四薄膜晶体管354的源极和第三薄膜晶体管353的源极连接于数据线短路杆332b，第四薄膜晶体管354的漏极和第三薄膜晶体管353的漏极连接于数据线320b，第四薄膜晶体管354的栅极与所述栅极线短路杆331b相连，第三薄膜晶体管353的栅极与所述栅极线短路杆331a相连。所述第三薄膜晶体管353的栅极和第四薄膜晶体管354的栅极分别为所述数据测试单元350b的第一开关端和第二开关端，而所述第三薄膜晶体管353的源极和第四薄膜晶体管354的源极为所述数据测试单元350b的输入端。

这样以来，通过选择性的导通各个数据线组与数据线短路杆的连接、各个栅极线组与栅极线短路杆的连接，即可对数据线和栅极线的分组测试。例如，当对第奇数条栅极线310b进行测试时，对于栅极线短路杆331b输入高电平信号，从而将各组栅极线中的第奇数条栅极线310b导通，同时导通所有的第四薄膜晶体管354，从而通过数据线短路杆332将数据测试信号输入到像素内的薄膜晶体管已经打开的像素内，从而实现第奇数条栅极线的电性测试；或者当对红色子像素进行测试时，将对应红色子像素单元的数据线组320a与数据线短路杆332a之间的连接导通，即第三薄膜晶体管353和第四薄膜晶体管354打开，并导通栅极线310和栅极线短路杆331之间的连接，就能一次测试所有红色子像素区域。

除此之外，栅极线和数据线的分组依据可以采用其他的选择。

本实施例中，测试装置的位置设置，以及测试装置的组成和各部件的连接关系均与实施例一中的相同，在此不再赘述。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。

虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (12)

1.一种薄膜晶体管阵列基板，包括：相互交叉排列的至少两条栅极线和至少两条数据线，以及位于非显示区域内的、与所述栅极线和数据线耦接的测试装置；其特征在于，所述测试装置包括：

扫描测试单元，与所述栅极线相连，

数据测试单元，与所述数据线相连，以及

栅极线短路杆和数据线短路杆；

其中，所述栅极线短路杆分别与所述扫描测试单元的开关端和所述数据测试单元的开关端相连，用以控制所述扫描测试单元和所述数据测试单元的开关；

所述栅极线短路杆还与所述扫描测试单元的输入端相连，所述数据线短路杆与所述数据测试单元的输入端相连，用以分别向所述扫描测试单元和所述数据测试单元输入测试信号。

2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述扫描测试单元为薄膜晶体管，并且所述薄膜晶体管的栅极和源极与所述栅极线短路杆相连，漏极与所述栅极线相连。

3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述数据测试单元为薄膜晶体管，所述薄膜晶体管的栅极与所述栅极线短路杆相连，源极与所述数据线短路杆相连，漏极与所述数据线相连。

4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述扫描测试单元包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的栅极和源极连接于所述栅极线短路杆，所述第一薄膜晶体管的栅极和漏极分别与第二薄膜晶体管的源极和栅极连接，所述第二薄膜晶体管的栅极和漏极连接于所述栅极线。

5.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述栅极线短路杆包括第一栅极线短路杆和第二栅极线短路杆，其中所述第一栅极线短路杆通过所述扫描测试单元与第奇数条栅极线相连，所述第二栅极线短路杆通过所述扫描测试单元与第偶数条栅极线相连。

6.根据权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述数据测试单元的开关端包括第一开关端和第二开关端，分别与所述第一栅极线短路杆和第二栅极线短路杆相连。

7.根据权利要求6所述的薄膜晶体管阵列基板，其特征在于，所述数据测试单元包括第三薄膜晶体管和第四薄膜晶体管，所述第四薄膜晶体管的源极和所述第三薄膜晶体管的源极连接于所述的数据线短路杆，所述第四薄膜晶体管的漏极和所述第三薄膜晶体管的漏极连接于所述的数据线，所述第四薄膜晶体管的栅极和所述第三薄膜晶体管的栅极分别与所述第一栅极线短路杆或所述第二栅极线短路杆相连。

8.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述基板还包括位于非显示区域内的驱动电路装置，所述测试装置与所述驱动电路装置位于非显示区域的同一侧或相对侧。

9.根据权利要求8所述的薄膜晶体管阵列基板，其特征在于，所述测试装置与所述驱动电路装置的位置重叠或者分离。

10.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述栅极线短路杆包括至少两条栅极线短路杆，所述至少两条栅极线分为至少两个栅极线组，所述各个栅极线短路杆分别连接各个栅极线组。

11.根据权利要求1或10所述的薄膜晶体管阵列基板，其特征在于，所述数据线短路杆包括至少两条数据线短路杆，所述至少两条数据线分为至少两个数据线组，所述各个数据线短路杆分别连接各个数据线组。

12.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述测试装置还包括提供测试相对电位的公共电极线。

Images