CN101762912B - 液晶显示装置 - Google Patents

Abstract

本发明是关于一种液晶显示装置，所述的装置包含像素晶体管、电连接于像素晶体管的像素电极、电连接于像素晶体管的驱动晶体管、对应于像素电极的第一电极、以及对应于驱动晶体管的栅极的第二电极。像素晶体管与像素电极设置于基板的显示区，驱动晶体管设置于基板的周边区。第一电极设置于对向基板的显示区，第二电极设置于对向基板的周边区，且与第一电极绝缘。第一电极用来接收像素晶体管运作所需的第一共用电压，据以显示影像。第二电极用来接收第二共用电压，据以提升驱动晶体管的导通电流与降低驱动晶体管的漏电流。

Description

液晶显示装置

技术领域

本发明提供一种液晶显示装置，尤指一种具复数对向电极的液晶显示装置。

背景技术

液晶显示装置(Liquid Crystal Display；LCD)是目前广泛使用的一种平面显示***，其具有外型轻薄、省电以及低辐射等优点。液晶显示装置的工作原理为通过调变液晶层两端的电压差来控制液晶分子的排列状态，据以操作液晶层的透光性，再配合背光模块所提供的光源以显示影像。一般而言，液晶显示装置包含一基板与一对向基板，其中基板用来设置像素阵列与扫描驱动电路，对向基板用来设置对向电极与彩色滤光单元。更精确地说，像素阵列设置于基板的显示区，扫描驱动电路设置于基板的周边区，对向电极设置于对向基板的显示区与周边区，彩色滤光单元则夹置于对向电极与对向基板之间。对向电极所接收的共用电压针对像素阵列的运作需求而设定，亦即像素阵列的运作需配合对向电极的共用电压以显示影像。但由于对向电极的分布涵盖显示区与周边区，所以扫描驱动电路的运作受对向电极的共用电压影响，然而对向电极的共用电压并非针对扫描驱动电路的运作而设计，因此可能降低扫描驱动电路的运作效能。

发明内容

依据本发明的实施例，其揭露一种液晶显示装置，其包含基板、像素晶体管、电连接于像素晶体管的像素电极、电连接于像素晶体管的上拉晶体管、对向基板、对应于像素电极的第一电极、以及对应于上拉晶体管的栅极的第二电极。像素晶体管与像素电极设置于基板的显示区，上拉晶体管设置于基板的周边区。第一电极设置于对向基板的显示区，第二电极设置于对向基板的周边区，且与第一电极绝缘。第一电极用来接收像素晶体管运作所需的第一共用电压，据以显示影像。第二电极用来接收第二共用电压，据以提升上拉晶体管的导通电流与降低上拉晶体管的漏电流。

附图说明

图1为本发明液晶显示装置的第一实施例的剖面示意图。

图2为本发明液晶显示装置的第一实施例的电路架构示意图。

图3为图2所示的第二电压提供单元的第一实施例的电路示意图。

图4为图2所示的第二电压提供单元的第二实施例的电路示意图。

图5为图2所示的第二电压提供单元的第三实施例的电路示意图。

图6为图2所示的第二电压提供单元的第四实施例的电路示意图。

图7为本发明液晶显示装置的第二实施例的电路架构示意图。

附图标号：

200、700   液晶显示装置

201、701   扫描驱动电路

205、705   移位缓存器

210        基板

220        上拉晶体管

221        漏极

222        源极

223        栅极

224        栅极绝缘层

225        半导体通道

226        高掺杂区域

227        保护层

230            下拉晶体管

235            输入晶体管

240            栅极线

250            像素电极

270            第一电压提供单元

275、275_1、   第二电压提供单元275_2、275_3、275_4

276            第三电压提供单元

277            第四电压提供单元

280            对向基板

285            彩色滤光单元

290            第一电极

291            数据线

295            第二电极

296            第三电极

297            第四电极

299            像素阵列

311、411       第一比较器

312、412       第二比较器

313、413       第三比较器

321、521、621  第一晶体管

322、522、622  第二晶体管

323、523、623  第三晶体管

331            第一电阻

332            第二电阻

333         第三电阻

350         输出电阻

Cc1         第一耦合电容

Cc2         第二耦合电容

Cc3         第三耦合电容

Clc         液晶电容

PTr         像素晶体管

PX          像素

V1          第一电压

V2          第二电压

V3          第三电压

Vcom1       第一共用电压

Vcom2       第二共用电压

Vcom3       第三共用电压

Vcom4       第四共用电压

Vg、Vg′    栅极驱动电压

VH          高电压

Vin1        第一输入电压

Vin2        第二输入电压

VL          低电压

具体实施方式

下文依本发明的液晶显示装置，特举实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围。

图1为本发明液晶显示装置的第一实施例的剖面示意图。如图1所示，液晶显示装置200包含基板210、对向基板280、复数像素晶体管PTr、复数像素电极250、上拉晶体管220、第一电极290、第二电极295、以及彩色滤光单元285。上拉晶体管220配置于基板210的周边区，复数像素晶体管PTr与复数像素电极250配置于基板210的显示区，其中上拉晶体管220经由栅极线240电连接于复数像素晶体管PTr。第一电极290配置于对向基板280的显示区，用来接收第一共用电压Vcom1。第二电极295配置于对向基板280的周边区，用来接收第二共用电压Vcom2，第二电极295与第一电极290绝缘。彩色滤光单元285部分夹置于第一电极290与对向基板280之间，以及部分夹置于第二电极295与对向电极280之间。在另一实施例中，彩色滤光单元285仅配置于对向基板280的显示区，亦即仅夹置于第一电极290与对向基板280之间。第一电极290为透明导电单元，第二电极295为透明导电单元或遮光导电单元。像素电极250与第一电极290配合其间的液晶层形成液晶电容Clc。每一像素PX由对应像素晶体管PTr、对应液晶电容Clc与彩色滤光单元285的对应彩色滤光区所组成，而第一共用电压Vcom1根据像素PX的运作需求而设定。

上拉晶体管220的结构包含栅极223、栅极绝缘层224、半导体信道225、高掺杂区域226、漏极221、源极222、以及保护层227，其中源极222电连接于栅极线240。上拉晶体管220的栅极223与第二电极295形成第一耦合电容Cc1，半导体通道225的导通状态，除了会受到栅极223的栅极电压影响，亦会受到第二电极295的第二共用电压Vcom2影响。换句话说，第二电极295的第二共用电压Vcom2可经由第一耦合电容Cc1的耦合作用以控制上拉晶体管220的操作特性，亦即第二共用电压Vcom2根据上拉晶体管220的运作需求而设定。

图2为本发明液晶显示装置的第一实施例的电路架构示意图。如图2所示，扫描驱动电路201、第一电压提供单元270与第二电压提供单元275设置于周边区，像素阵列299设置于显示区，其包含复数像素PX。每一像素PX包含对应像素晶体管PTr与对应液晶电容Clc。像素晶体管PTr包含第一端、第二端与栅极，其中第一端电连接于数据线291，栅极电连接于栅极线240，第二端电连接于液晶电容Clc。像素晶体管PTr根据栅极驱动电压Vg控制数据线291的数据信号的写入运作，进而据以显示影像。

扫描驱动电路201包含复数级移位缓存器205，其中第N级移位缓存器205包含上拉晶体管220、下拉晶体管230与输入晶体管235，栅极驱动电压Vg即从上拉晶体管220的源极222输出至栅极线240，进而馈入至复数对应像素PX的像素晶体管PTr。第一电压提供单元270用来提供固定或可调的第一共用电压Vcom1至第一电极290。第二电压提供单元275用来提供固定或可调的第二共用电压Vcom2至第二电极295。当上拉晶体管220导通时，第二共用电压Vcom2可用来提升上拉晶体管220的导通电流。或者，当上拉晶体管220截止时，第二共用电压Vcom2可用来降低上拉晶体管220的漏电流。若第二共用电压Vcom2为固定电压，则仅用以提升上拉晶体管220的导通电流或降低上拉晶体管220的漏电流。若第二共用电压Vcom2为可调电压，则可用以提升上拉晶体管220的导通电流与降低上拉晶体管220的漏电流。此外，第二电压提供单元275另可根据环境温度及/或开机时间以进一步调整第二共用电压Vcom2的大小。

图3为图2所示的第二电压提供单元的第一实施例的电路示意图。如图3所示，第二电压提供单元275_1包含第一比较器311、第二比较器312、第三比较器313、第一晶体管321、第二晶体管322、第三晶体管323、第一电阻331、第二电阻332、第三电阻333、以及输出电阻350。第一比较器311包含正输入端、负输入端、输出端、第一电源端与第二电源端，其中正输入端用来接收第一参考电压Vr1，负输入端电连接于上拉晶体管220的源极222以接收栅极驱动电压Vg，输出端用来输出第一电压V1，第一电源端用来接收高电压VH，第二电源端用来接收低电压VL。第二比较器312包含正输入端、负输入端、输出端、第一电源端与第二电源端，其中正输入端用来接收小于第一参考电压Vr1的第二参考电压Vr2，负输入端电连接于上拉晶体管220的源极222以接收栅极驱动电压Vg，输出端用来输出第二电压V2，第一电源端用来接收高电压VH，第二电源端用来接收低电压VL。第三比较器313包含正输入端、负输入端、输出端、第一电源端与第二电源端，其中正输入端用来接收小于第二参考电压Vr2的第三参考电压Vr3，负输入端电连接于上拉晶体管220的源极222以接收栅极驱动电压Vg，输出端用来输出第三电压V3，第一电源端用来接收高电压VH，第二电源端用来接收低电压VL。

第一晶体管321包含第一端、第二端与栅极，其中第一端电连接于第一电阻331，栅极电连接于第一比较器311的输出端以接收第一电压V1，第二端用来接收第一输入电压Vin1。第二晶体管322包含第一端、第二端与栅极，其中第一端电连接于第二电阻332，栅极电连接于第二比较器312的输出端以接收第二电压V2，第二端用来接收第一输入电压Vin1。第三晶体管323包含第一端、第二端与栅极，其中第一端电连接于第三电阻333，栅极电连接于第三比较器313的输出端以接收第三电压V3，第二端用来接收第一输入电压Vin1。第一晶体管321、第二晶体管322与第三晶体管323为N型薄膜晶体管或N型场效晶体管。

第一电阻331包含第一端与第二端，其中第一端用来接收第二输入电压Vin2，第二端电连接于第一晶体管321的第一端。第二电阻332包含第一端与第二端，其中第一端电连接于第一电阻的第一端，第二端电连接于第二晶体管322的第一端。第三电阻333包含第一端与第二端，其中第一端电连接于第一电阻的第一端，第二端电连接于第三晶体管323的第一端。输出电阻350包含第一端与第二端，其中第一端用来输出第二共用电压Vcom2，第二端电连接于第一电阻331的第一端。

第二电压提供单元275_1用来根据栅极驱动电压Vg以提供第二共用电压Vcom2。若栅极驱动电压Vg小于第三参考电压Vr3，则第一电压V1、第二电压V2与第三电压V3均为高电压VH，所以第一晶体管321、第二晶体管322与第三晶体管323均导通，此时第二共用电压Vcom2可以下列公式(1)表示。

$\mathrm{Vcom}2=\mathrm{Vin}1+(\mathrm{Vin}2-\mathrm{Vin}1)(1+\frac{\mathrm{Ro}}{R1//R2//R3})$ …公式(1)

在公式(1)中，R1为第一电阻331的电阻值，R2为第二电阻332的电阻值，R3为第三电阻333的电阻值，Ro为输出电阻350的电阻值。

若栅极驱动电压Vg介于第三参考电压Vr3与第二参考电压Vr2之间，则第三电压V3为低电压VL，且第一电压V1与第二电压V2为高电压VH，所以第三晶体管323截止，而第一晶体管321与第二晶体管322导通，此时第二共用电压Vcom2可以下列公式(2)表示。

$\mathrm{Vcom}2=\mathrm{Vin}1+(\mathrm{Vin}2-\mathrm{Vin}1)(1+\frac{\mathrm{Ro}}{R1//R2})$ …公式(2)

若栅极驱动电压Vg介于第二参考电压Vr2与第一参考电压Vr1之间，则第三电压V3与第二电压V2为低电压VL，且第一电压V1为高电压VH，所以第三晶体管323与第二晶体管322截止，而第一晶体管321导通，此时第二共用电压Vcom2可以下列公式(3)表示。

$\mathrm{Vcom}2=\mathrm{Vin}1+(\mathrm{Vin}2-\mathrm{Vin}1)(1+\frac{\mathrm{Ro}}{R1})$ …公式(3)

若栅极驱动电压Vg大于第一参考电压Vr1，则第一电压V1、第二电压V2与第三电压V3均为低电压VL，所以第一晶体管321、第二晶体管322与第三晶体管323均截止，此时第二共用电压Vcom2等于第二输入电压Vin2。

在第二电压提供单元275_1的运作中，当第一输入电压Vin1大于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式增加。当第一输入电压Vin1小于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式减小。在一实施例中，第二电压提供单元275_1可以仅包含第一比较器311、第一晶体管321、第一电阻331、以及输出电阻350，而第二电压提供单元275_1根据栅极驱动电压Vg的高低以输出第二输入电压Vin2或公式(3)所示的第二共用电压Vcom2。在另一实施例中，第二电压提供单元275_1可以包含更多级的比较器与晶体管，而第二电压提供单元275_1根据栅极驱动电压Vg的大小所输出的第二共用电压Vcom2可具有更多阶的电压变化。

若上拉晶体管220为N型薄膜晶体管或N型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_1的运作中，第一输入电压Vin1大于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_1输出较高的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_1输出较低的第二共用电压Vcom2以降低上拉晶体管220的漏电流。或者，若上拉晶体管220为P型薄膜晶体管或P型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_1的运作中，第一输入电压Vin1小于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_1输出较低的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_1输出较高的第二共用电压Vcom2以降低上拉晶体管220的漏电流。此外，第一输入电压Vin1与第二输入电压Vin2的电压值可根据环境温度及/或开机时间而调整。

图4为图2所示的第二电压提供单元的第二实施例的电路示意图。如图4所示，第二电压提供单元275_2类似于图3所示的第二电压提供单元275_1，主要差异在于将第一比较器311、第二比较器312与第三比较器313分别置换为第一比较器411、第二比较器412与第三比较器413。第一比较器411包含正输入端、负输入端、输出端、第一电源端与第二电源端，其中正输入端电连接于上拉晶体管220的源极222以接收栅极驱动电压Vg，负输入端用来接收第一参考电压Vr1，输出端用来输出第一电压V1至第一晶体管321的栅极，第一电源端用来接收高电压VH，第二电源端用来接收低电压VL。第二比较器412包含正输入端、负输入端、输出端、第一电源端与第二电源端，其中正输入端电连接于上拉晶体管220的源极222以接收栅极驱动电压Vg，负输入端用来接收小于第一参考电压Vr1的第二参考电压Vr2，输出端用来输出第二电压V2至第二晶体管322的栅极，第一电源端用来接收高电压VH，第二电源端用来接收低电压VL。第三比较器413包含正输入端、负输入端、输出端、第一电源端与第二电源端，其中正输入端电连接于上拉晶体管220的源极222以接收栅极驱动电压Vg，负输入端用来接收小于第二参考电压Vr2的第三参考电压Vr3，输出端用来输出第三电压V3至第三晶体管323的栅极，第一电源端用来接收高电压VH，第二电源端用来接收低电压VL。

同理，第二电压提供单元275_2用来根据栅极驱动电压Vg以提供第二共用电压Vcom2。若栅极驱动电压Vg小于第三参考电压Vr3，则第一电压V1、第二电压V2与第三电压V3均为低电压VL，所以第一晶体管321、第二晶体管322与第三晶体管323均截止，此时第二共用电压Vcom2等于第二输入电压Vin2。

若栅极驱动电压Vg介于第三参考电压Vr3与第二参考电压Vr2之间，则第三电压V3为高电压VH，且第一电压V1与第二电压V2为低电压VL，所以第三晶体管323导通，而第一晶体管321与第二晶体管322截止，此时第二共用电压Vcom2可以下列公式(4)表示。

$\mathrm{Vcom}2=\mathrm{Vin}1+(\mathrm{Vin}2-\mathrm{Vin}1)(1+\frac{\mathrm{Ro}}{R3})$ …公式(4)

若栅极驱动电压Vg介于第二参考电压Vr2与第一参考电压Vr1之间，则第三电压V3与第二电压V2为高电压VH，且第一电压V1为低电压VL，所以第三晶体管323与第二晶体管322导通，而第一晶体管321截止，此时第二共用电压Vcom2可以下列公式(5)表示。

$\mathrm{Vcom}2=\mathrm{Vin}1+(\mathrm{Vin}2-\mathrm{Vin}1)(1+\frac{\mathrm{Ro}}{R2//R3})$ …公式(5)

若栅极驱动电压Vg大于第一参考电压Vr1，则第一电压V1、第二电压V2与第三电压V3均为高电压VH，所以第一晶体管321、第二晶体管322与第三晶体管323均导通，此时第二共用电压Vcom2可以公式(1)表示。

在第二电压提供单元275_2的运作中，当第一输入电压Vin1大于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式减小。当第一输入电压Vin1小于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式增加。若上拉晶体管220为N型薄膜晶体管或N型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_2的运作中，第一输入电压Vin1小于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_2输出较高的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_2输出较低的第二共用电压Vcom2以降低上拉晶体管220的漏电流。或者，若上拉晶体管220为P型薄膜晶体管或P型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_2的运作中，第一输入电压Vin1大于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_2输出较低的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_2输出较高的第二共用电压Vcom2以降低上拉晶体管220的漏电流。

图5为图2所示的第二电压提供单元的第三实施例的电路示意图。如图5所示，第二电压提供单元275_3类似于图4所示的第二电压提供单元275_2，主要差异在于将第一晶体管321、第二晶体管322与第三晶体管323分别置换为第一晶体管521、第二晶体管522与第三晶体管523。第一晶体管521、第二晶体管522与第三晶体管523为P型薄膜晶体管或P型场效晶体管。

同理，第二电压提供单元275_3用来根据栅极驱动电压Vg以提供第二共用电压Vcom2。若栅极驱动电压Vg小于第三参考电压Vr3，则第一电压V1、第二电压V2与第三电压V3均为低电压VL，所以第一晶体管521、第二晶体管522与第三晶体管523均导通，此时第二共用电压Vcom2可以公式(1)表示。

若栅极驱动电压Vg介于第三参考电压Vr3与第二参考电压Vr2之间，则第三电压V3为高电压VH，且第一电压V1与第二电压V2为低电压VL，所以第三晶体管523截止，而第一晶体管521与第二晶体管522导通，此时第二共用电压Vcom2可以公式(2)表示。

若栅极驱动电压Vg介于第二参考电压Vr2与第一参考电压Vr1之间，则第三电压V3与第二电压V2为高电压VH，且第一电压V1为低电压VL，所以第三晶体管523与第二晶体管522截止，而第一晶体管521导通，此时第二共用电压Vcom2可以公式(3)表示。

若栅极驱动电压Vg大于第一参考电压Vr1，则第一电压V1、第二电压V2与第三电压V3均为高电压VH，所以第一晶体管521、第二晶体管522与第三晶体管523均截止，此时第二共用电压Vcom2等于第二输入电压Vin2。

在第二电压提供单元275_3的运作中，当第一输入电压Vin1大于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式增加。当第一输入电压Vin1小于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式减小。若上拉晶体管220为N型薄膜晶体管或N型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_3的运作中，第一输入电压Vin1大于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_3输出较高的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_3输出较低的第二共用电压Vcom2以降低上拉晶体管220的漏电流。或者，若上拉晶体管220为P型薄膜晶体管或P型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_3的运作中，第一输入电压Vin1小于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_3输出较低的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_3输出较高的第二共用电压Vcom2以降低上拉晶体管220的漏电流。

图6为图2所示的第二电压提供单元的第四实施例的电路示意图。如图6所示，第二电压提供单元275_4类似于图3所示的第二电压提供单元275_1，主要差异在于将第一晶体管321、第二晶体管322与第三晶体管323分别置换为第一晶体管621、第二晶体管622与第三晶体管623。第一晶体管621、第二晶体管622与第三晶体管623为P型薄膜晶体管或P型场效晶体管。

同理，第二电压提供单元275_4用来根据栅极驱动电压Vg以提供第二共用电压Vcom2。若栅极驱动电压Vg小于第三参考电压Vr3，则第一电压V1、第二电压V2与第三电压V3均为高电压VH，所以第一晶体管621、第二晶体管622与第三晶体管623均截止，此时第二共用电压Vcom2等于第二输入电压Vin2。

若栅极驱动电压Vg介于第三参考电压Vr3与第二参考电压Vr2之间，则第三电压V3为低电压VL，且第一电压V1与第二电压V2为高电压VH，所以第三晶体管623导通，而第一晶体管621与第二晶体管622截止，此时第二共用电压Vcom2可以公式(4)表示。

若栅极驱动电压Vg介于第二参考电压Vr2与第一参考电压Vr1之间，则第三电压V3与第二电压V2为低电压VL，且第一电压V1为高电压VH，所以第三晶体管623与第二晶体管622导通，而第一晶体管621截止，此时第二共用电压Vcom2可以公式(5)表示。

若栅极驱动电压Vg大于第一参考电压Vr1，则第一电压V1、第二电压V2与第三电压V3均为低电压VL，所以第一晶体管621、第二晶体管622与第三晶体管623均导通，此时第二共用电压Vcom2可以公式(1)表示。

在第二电压提供单元275_4的运作中，当第一输入电压Vin1大于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式减小。当第一输入电压Vin1小于第二输入电压Vin2时，第二共用电压Vcom2随栅极驱动电压Vg的增加而步阶式增加。若上拉晶体管220为N型薄膜晶体管或N型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_4的运作中，第一输入电压Vin1小于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_4输出较高的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_4输出较低的第二共用电压Vcom2以降低上拉晶体管220的漏电流。或者，若上拉晶体管220为P型薄膜晶体管或P型场效晶体管，为改善上拉晶体管220的操作特性，在第二电压提供单元275_4的运作中，第一输入电压Vin1大于第二输入电压Vin2，如此则当上拉晶体管220导通以提供具高准位的栅极驱动电压Vg时，第二电压提供单元275_4输出较低的第二共用电压Vcom2以提升上拉晶体管220的导通电流，而当上拉晶体管220截止以提供具低准位的栅极驱动电压Vg时，第二电压提供单元275_4输出较高的第二共用电压Vcom2以降低上拉晶体管220的漏电流。

图7为本发明液晶显示装置的第二实施例的电路架构示意图。如图7所示，液晶显示装置700类似于图1与图2所示的液晶显示装置200，主要差异在于另配置第三电极296与第四电极297于对向基板280，以及另设置第三电压提供单元276与第四电压提供单元277。第三电压提供单元276用来提供固定或可调的第三共用电压Vcom3至第三电极296，第四电压提供单元277用来提供固定或可调的第四共用电压Vcom4至第四电极297。第一电极290、第二电极295、第三电极296与第四电极297互相绝缘。

在液晶显示装置700的电路架构中，扫描驱动电路701、第一电压提供单元270、第二电压提供单元275、第三电压提供单元276与第四电压提供单元277设置于周边区，像素阵列299设置于显示区。扫描驱动电路701包含复数级移位缓存器705，其中第N级移位缓存器705包含上拉晶体管220、下拉晶体管230与输入晶体管235。栅极驱动电压Vg从上拉晶体管220的源极222输出至栅极线240，进而馈入至复数对应像素PX的像素晶体管PTr。下拉晶体管230的漏极电连接于上拉晶体管220与栅极线240。下拉晶体管230的栅极与第四电极297形成第三耦合电容Cc3，所以第四共用电压Vcom4可经由第三耦合电容Cc3的耦合作用以控制下拉晶体管230的操作特性。输入晶体管235的源极电连接于上拉晶体管220，输入晶体管235的漏极电连接于前级移位缓存器(未显示)以接收栅极驱动电压Vg′。输入晶体管235的栅极与第三电极296形成第二耦合电容Cc2，所以第三共用电压Vcom3可经由第二耦合电容Cc2的耦合作用以控制输入晶体管235的操作特性。

当下拉晶体管230导通时，第四共用电压Vcom4可用来提升下拉晶体管230的导通电流。或者，当下拉晶体管230截止时，第四共用电压Vcom4可用来降低下拉晶体管230的漏电流。若第四共用电压Vcom4为固定电压，则仅用以提升下拉晶体管230的导通电流或降低下拉晶体管230的漏电流。若第四共用电压Vcom4为可调电压，则可用以提升下拉晶体管230的导通电流与降低下拉晶体管230的漏电流。当输入晶体管235导通时，第三共用电压Vcom3可用来提升输入晶体管235的导通电流。或者，当输入晶体管235截止时，第三共用电压Vcom3可用来降低输入晶体管235的漏电流。若第三共用电压Vcom3为固定电压，则仅用以提升输入晶体管235的导通电流或降低输入晶体管235的漏电流。若第三共用电压Vcom3为可调电压，则可用以提升输入晶体管235的导通电流与降低输入晶体管235的漏电流。

第四电压提供单元277可电连接于下拉晶体管230的漏极，用来根据栅极驱动电压Vg以提供第四共用电压Vcom4。若将图3的第二电压提供单元275_1的第二共用电压Vcom2置换为第四共用电压Vcom4，则可用来作为第四电压提供单元277的第一电路实施例。若下拉晶体管230为N型薄膜晶体管或N型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第一电路实施例的电路运作中，第一输入电压Vin1小于第二输入电压Vin2，如此则当下拉晶体管230导通以提供具低准位的栅极驱动电压Vg时，第四电压提供单元277输出较高的第四共用电压Vcom4以提升下拉晶体管230的导通电流，而当下拉晶体管230截止以提供具高准位的栅极驱动电压Vg时，第四电压提供单元277输出较低的第四共用电压Vcom4以降低下拉晶体管230的漏电流。或者，若下拉晶体管230为P型薄膜晶体管或P型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第一电路实施例的电路运作中，第一输入电压Vin1大于第二输入电压Vin2，如此则当下拉晶体管230导通以提供具低准位的栅极驱动电压Vg时，第四电压提供单元277输出较低的第四共用电压Vcom4以提升下拉晶体管230的导通电流，而当下拉晶体管230截止以提供具高准位的栅极驱动电压Vg时，第四电压提供单元277输出较高的第四共用电压Vcom4以降低下拉晶体管230的漏电流。

若将图4的第二电压提供单元275_2的第二共用电压Vcom2置换为第四共用电压Vcom4，则可用来作为第四电压提供单元277的第二电路实施例。若下拉晶体管230为N型薄膜晶体管或N型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第二电路实施例的电路运作中，第一输入电压Vin1大于第二输入电压Vin2，据以提升下拉晶体管230的导通电流与降低下拉晶体管230的漏电流。或者，若下拉晶体管230为P型薄膜晶体管或P型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第二电路实施例的电路运作中，第一输入电压Vin1小于第二输入电压Vin2，据以提升下拉晶体管230的导通电流与降低下拉晶体管230的漏电流。

若将图5的第二电压提供单元275_3的第二共用电压Vcom2置换为第四共用电压Vcom4，则可用来作为第四电压提供单元277的第三电路实施例。若下拉晶体管230为N型薄膜晶体管或N型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第三电路实施例的电路运作中，第一输入电压Vin1小于第二输入电压Vin2，据以提升下拉晶体管230的导通电流与降低下拉晶体管230的漏电流。或者，若下拉晶体管230为P型薄膜晶体管或P型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第三电路实施例的电路运作中，第一输入电压Vin1大于第二输入电压Vin2，据以提升下拉晶体管230的导通电流与降低下拉晶体管230的漏电流。

若将图6的第二电压提供单元275_4的第二共用电压Vcom2置换为第四共用电压Vcom4，则可用来作为第四电压提供单元277的第四电路实施例。若下拉晶体管230为N型薄膜晶体管或N型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第四电路实施例的电路运作中，第一输入电压Vin1大于第二输入电压Vin2，据以提升下拉晶体管230的导通电流与降低下拉晶体管230的漏电流。或者，若下拉晶体管230为P型薄膜晶体管或P型场效晶体管，为改善下拉晶体管230的操作特性，在第四电压提供单元277的第四电路实施例的电路运作中，第一输入电压Vin1小于第二输入电压Vin2，据以提升下拉晶体管230的导通电流与降低下拉晶体管230的漏电流。

第三电压提供单元276可电连接于输入晶体管235的漏极，用来根据栅极驱动电压Vg′以提供第三共用电压Vcom3。若将图3的第二电压提供单元275_1的第二共用电压Vcom2置换为第三共用电压Vcom3，并将栅极驱动电压Vg置换为栅极驱动电压Vg′，则可用来作为第三电压提供单元276的第一电路实施例。若输入晶体管235为N型薄膜晶体管或N型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第一电路实施例的电路运作中，第一输入电压Vin1大于第二输入电压Vin2，如此则当输入晶体管235导通以输入栅极驱动电压Vg′时，第三电压提供单元276输出较高的第三共用电压Vcom3以提升输入晶体管235的导通电流，而当输入晶体管235截止时，第三电压提供单元276输出较低的第三共用电压Vcom3以降低输入晶体管235的漏电流。或者，若输入晶体管235为P型薄膜晶体管或P型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第一电路实施例的电路运作中，第一输入电压Vin1亦大于第二输入电压Vin2，如此则当输入晶体管235导通以输入栅极驱动电压Vg′时，第三电压提供单元276输出较低的第三共用电压Vcom3以提升输入晶体管235的导通电流，而当输入晶体管235截止时，第三电压提供单元276输出较高的第三共用电压Vcom3以降低输入晶体管235的漏电流。

若将图4的第二电压提供单元275_2的第二共用电压Vcom2置换为第三共用电压Vcom3，并将栅极驱动电压Vg置换为栅极驱动电压Vg′，则可用来作为第三电压提供单元276的第二电路实施例。若输入晶体管235为N型薄膜晶体管或N型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第二电路实施例的电路运作中，第一输入电压Vin1小于第二输入电压Vin2，据以提升输入晶体管235的导通电流与降低输入晶体管235的漏电流。或者，若输入晶体管235为P型薄膜晶体管或P型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第二电路实施例的电路运作中，第一输入电压Vin1亦小于第二输入电压Vin2，据以提升输入晶体管235的导通电流与降低输入晶体管235的漏电流。

若将图5的第二电压提供单元275_3的第二共用电压Vcom2置换为第三共用电压Vcom3，并将栅极驱动电压Vg置换为栅极驱动电压Vg′，则可用来作为第三电压提供单元276的第三电路实施例。若输入晶体管235为N型薄膜晶体管或N型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第三电路实施例的电路运作中，第一输入电压Vin1大于第二输入电压Vin2，据以提升输入晶体管235的导通电流与降低输入晶体管235的漏电流。或者，若输入晶体管235为P型薄膜晶体管或P型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第三电路实施例的电路运作中，第一输入电压Vin1亦大于第二输入电压Vin2，据以提升输入晶体管235的导通电流与降低输入晶体管235的漏电流。

若将图6的第二电压提供单元275_4的第二共用电压Vcom2置换为第三共用电压Vcom3，并将栅极驱动电压Vg置换为栅极驱动电压Vg′，则可用来作为第三电压提供单元276的第四电路实施例。若输入晶体管235为N型薄膜晶体管或N型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第四电路实施例的电路运作中，第一输入电压Vin1小于第二输入电压Vin2，据以提升输入晶体管235的导通电流与降低输入晶体管235的漏电流。或者，若输入晶体管235为P型薄膜晶体管或P型场效晶体管，为改善输入晶体管235的操作特性，在第三电压提供单元276的第四电路实施例的电路运作中，第一输入电压Vin1亦小于第二输入电压Vin2，据以提升输入晶体管235的导通电流与降低输入晶体管235的漏电流。

综上所述，本发明液晶显示装置在其对向基板上配置互相绝缘的复数电极，用来分别提供像素阵列所需的第一共用电压与扫描驱动电路所需的第二共用电压，并通过控制第二共用电压的电压值以提升扫描驱动电路的运作效能。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何具有本发明所属技术领域的通常知识者，在不脱离本发明的精神和范围内，当可作各种更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (19)

1.一种液晶显示装置，其特征在于，所述的液晶显示装置包含：

一基板，包含一显示区与一周边区；

一像素晶体管，设置于所述的基板的显示区；

一像素电极，设置于所述的基板的显示区，所述的像素电极电连接于所述的像素晶体管；

一上拉晶体管，设置于所述的基板的周边区，所述的上拉晶体管电连接于所述的像素晶体管；

一对向基板，包含一显示区与一周边区；

一第一电极，设置于所述的对向基板的显示区，用来接收一第一共用电压，所述的第一电极对应于所述的像素电极；以及

一第二电极，设置于所述的对向基板的周边区，用来接收一第二共用电压，所述的第二电极与所述的第一电极绝缘，所述的上拉晶体管的栅极与所述的第二电极形成一耦合电容，所述的第二共用电压经由所述的耦合电容的耦合作用以控制所述的上拉晶体管的操作特性。

2.如权利要求1所述的液晶显示装置，其特征在于：

所述的第一电极为一透明导电单元；以及

所述的第二电极为一透明导电单元或一遮光导电单元。

3.如权利要求1所述的液晶显示装置，其特征在于，所述的液晶显示装置另包含：

一第一电压提供单元，电连接于所述的第一电极，用来提供所述的第一共用电压；以及

一第二电压提供单元，电连接于所述的第二电极，用来提供所述的第二共用电压。

4.如权利要求3所述的液晶显示装置，其特征在于：

所述的第一电压提供单元所提供的所述的第一共用电压为固定或可调；以及

所述的第二电压提供单元所提供的所述的第二共用电压为固定或可调。

5.如权利要求3所述的液晶显示装置，其特征在于，所述的第二电压提供单元包含：

一第一比较器，包含一第一输入端、一第二输入端与一输出端，其中所述的第一输入端用来接收一第一参考电压，所述的第二输入端电连接于所述的上拉晶体管的一源极以接收一栅极驱动电压，所述的输出端用来输出一第一电压；

一第一晶体管，包含一第一端、一第二端与一栅极，其中所述的栅极电连接于所述的第一比较器的输出端以接收所述的第一电压，所述的第二端用来接收一第一输入电压；

一第一电阻，包含一第一端与一第二端，其中所述的第一端用来接收一第二输入电压，所述的第二端电连接于所述的第一晶体管的第一端；以及

一输出电阻，包含一第一端与一第二端，其中所述的第二端电连接于所述的第一电阻的第一端，所述的第一端用来输出所述的第二共用电压；

其中所述的第二输入电压大于或小于所述的第一输入电压。

6.如权利要求5所述的液晶显示装置，其特征在于，所述的第二电压提供单元另包含：

一第二比较器，包含一第一输入端、一第二输入端与一输出端，其中所述的第一输入端用来接收一第二参考电压，所述的第二输入端电连接于所述的上拉晶体管的源极以接收所述的栅极驱动电压，所述的输出端用来输出一第二电压；

一第二晶体管，包含一第一端、一第二端与一栅极，其中所述的栅极电连接于所述的第二比较器的输出端以接收所述的第二电压，所述的第二端用来接收所述的第一输入电压；以及

一第二电阻，包含一第一端与一第二端，其中所述的第一端电连接于所述的第一电阻的第一端，所述的第二端电连接于所述的第二晶体管的第一端；

其中所述的第二参考电压大于或小于所述的第一参考电压。

7.如权利要求6所述的液晶显示装置，其特征在于：

所述的第一晶体管与所述的第二晶体管为N型薄膜晶体管或P型薄膜晶体管。

8.如权利要求6所述的液晶显示装置，其特征在于：

所述的第一比较器的第一输入端与所述的第二比较器的第一输入端为正输入端或负输入端。

9.如权利要求1所述的液晶显示装置，其特征在于：

当所述的上拉晶体管导通时，所述的第二共用电压用来提升所述的上拉晶体管的导通电流；以及

当所述的上拉晶体管截止时，所述的第二共用电压用来降低所述的上拉晶体管的漏电流。

10.如权利要求1所述的液晶显示装置，其特征在于，所述的液晶显示装置另包含：

一下拉晶体管，设置于所述的基板的周边区，所述的下拉晶体管电连接于所述的上拉晶体管与所述的像素晶体管；

一第三电极，设置于所述的对向基板的周边区，用来接收一第三共用电压，所述的第三电极对应于所述的下拉晶体管的一栅极，且与所述的第一电极以及所述的第二电极绝缘；以及

一电压提供单元，电连接于所述的第三电极，用来提供所述的第三共用电压。

11.如权利要求10所述的液晶显示装置，其特征在于，所述的电压提供单元所提供的所述的第三共用电压为固定或可调。

12.如权利要求10所述的液晶显示装置，其特征在于，所述的电压提供单元另电连接于所述的下拉晶体管的一漏极以接收一栅极驱动电压，所述的电压提供单元根据所述的栅极驱动电压以提供所述的第三共用电压。

13.如权利要求10所述的液晶显示装置，其特征在于，所述的下拉晶体管的栅极与所述的第三电极形成一耦合电容，所述的第三共用电压经由所述的耦合电容的耦合作用以控制所述的下拉晶体管的操作特性。

14.如权利要求13所述的液晶显示装置，其特征在于：

当所述的下拉晶体管导通时，所述的第三共用电压用来提升所述的下拉晶体管的导通电流；以及

当所述的下拉晶体管截止时，所述的第三共用电压用来降低所述的下拉晶体管的漏电流。

15.如权利要求1所述的液晶显示装置，其特征在于，所述的液晶显示装置另包含：

一输入晶体管，设置于所述的基板的周边区，所述的输入晶体管电连接于所述的上拉晶体管；

一第三电极，设置于所述的对向基板的周边区，用来接收一第三共用电压，所述的第三电极对应于所述的输入晶体管的一栅极，且与所述的第一电极以及所述的第二电极绝缘；以及

一电压提供单元，电连接于所述的第三电极，用来提供所述的第三共用电压。

16.如权利要求15所述的液晶显示装置，其特征在于，所述的电压提供单元所提供的所述的第三共用电压为固定或可调。

17.如权利要求15所述的液晶显示装置，其特征在于，所述的电压提供单元另电连接于所述的输入晶体管的一漏极以接收一栅极驱动电压，所述的电压提供单元根据所述的栅极驱动电压以提供所述的第三共用电压。

18.如权利要求15所述的液晶显示装置，其特征在于，所述的输入晶体管的栅极与所述的第三电极形成一耦合电容，所述的第三共用电压经由所述的耦合电容的耦合作用以控制所述的输入晶体管的操作特性。

19.如权利要求18所述的液晶显示装置，其特征在于：

当所述的输入晶体管导通时，所述的第三共用电压用来提升所述的输入晶体管的导通电流；以及

当所述的输入晶体管截止时，所述的第三共用电压用来降低所述的输入晶体管的漏电流。

Images